JPH098186A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JPH098186A JPH098186A JP7155703A JP15570395A JPH098186A JP H098186 A JPH098186 A JP H098186A JP 7155703 A JP7155703 A JP 7155703A JP 15570395 A JP15570395 A JP 15570395A JP H098186 A JPH098186 A JP H098186A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- elastomer
- wiring board
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 ＢＧＡ（ボールグリッドアレイ）構造を有す
るＬＳＩパッケージの熱抵抗の低減、基板の反りの防
止、製造歩留まりの向上を図る。 【構成】 本発明のＬＳＩパッケージは、プリント配線
基板１上に実装した半導体チップ２と、半導体チップ２
の上部に配置したヒートスプレッダ１１とをモールド樹
脂３で封止すると共に、プリント配線基板１の裏面に半
田バンプ８を接合したＢＧＡ構造を有し、半導体チップ
２をＴＡＢリード４を介在してプリント配線基板１上に
実装し、半導体チップ２とプリント配線基板１との間お
よび半導体チップ２とヒートスプレッダ１１との間にエ
ラストマー１０ａ，１０Ｂを介在させている。
るＬＳＩパッケージの熱抵抗の低減、基板の反りの防
止、製造歩留まりの向上を図る。 【構成】 本発明のＬＳＩパッケージは、プリント配線
基板１上に実装した半導体チップ２と、半導体チップ２
の上部に配置したヒートスプレッダ１１とをモールド樹
脂３で封止すると共に、プリント配線基板１の裏面に半
田バンプ８を接合したＢＧＡ構造を有し、半導体チップ
２をＴＡＢリード４を介在してプリント配線基板１上に
実装し、半導体チップ２とプリント配線基板１との間お
よび半導体チップ２とヒートスプレッダ１１との間にエ
ラストマー１０ａ，１０Ｂを介在させている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置お
よびその製造方法に関し、特に、ＢＧＡ(Ball Grid Arr
ay) 構造のＬＳＩパッケージを有する半導体集積回路装
置に適用して有効な技術に関するものである。
よびその製造方法に関し、特に、ＢＧＡ(Ball Grid Arr
ay) 構造のＬＳＩパッケージを有する半導体集積回路装
置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】従来、多ピンＬＳＩパッケージの代表的
なものとしてＱＦＰ(Quad Flat package) が広く使用さ
れてきた。しかし、近年におけるＬＳＩのＩ／Ｏ(Input
/Output)数の増加により、ＱＦＰによる対応が次第に困
難な状況になりつつある。
なものとしてＱＦＰ(Quad Flat package) が広く使用さ
れてきた。しかし、近年におけるＬＳＩのＩ／Ｏ(Input
/Output)数の増加により、ＱＦＰによる対応が次第に困
難な状況になりつつある。
【０００３】これはＱＦＰの場合、Ｉ／Ｏ数を増加させ
ようとすると、リードフレームのリードピッチを狭くす
るか、あるいはパッケージの外形寸法を大きくしなけれ
ばならないが、リードのピッチを狭くするとリードが変
形し易くなって実装基板に半田付けする際の不良率が高
くなり、また、パッケージの外形寸法を大きくすると実
装密度が低下してしまうからである。
ようとすると、リードフレームのリードピッチを狭くす
るか、あるいはパッケージの外形寸法を大きくしなけれ
ばならないが、リードのピッチを狭くするとリードが変
形し易くなって実装基板に半田付けする際の不良率が高
くなり、また、パッケージの外形寸法を大きくすると実
装密度が低下してしまうからである。
【０００４】最近、ＱＦＰの上記した問題を解決するこ
とが可能なパッケージとして、ＢＧＡが注目されてい
る。ＢＧＡは、半導体チップを実装したプリント配線基
板の裏面に半田バンプをマトリクス状に取り付けたもの
で、ＱＦＰのようにリードフレームを使用しないことか
ら、多ピン化が容易で、かつ実装面積も小さくできると
いう利点がある。
とが可能なパッケージとして、ＢＧＡが注目されてい
る。ＢＧＡは、半導体チップを実装したプリント配線基
板の裏面に半田バンプをマトリクス状に取り付けたもの
で、ＱＦＰのようにリードフレームを使用しないことか
ら、多ピン化が容易で、かつ実装面積も小さくできると
いう利点がある。
【０００５】上記ＢＧＡについては、例えば米国特許第
５，２１６，２７８号公報に記載がある。この公報に記
載されたＢＧＡは、裏面に半田バンプを取り付けた樹脂
製のプリント配線基板上にワイヤボンディング方式で半
導体チップを実装し、この半導体チップをモールド樹脂
で封止した、いわゆるＯＭＰＡＣ(Over Molded Pad Arr
ay Carrier) 構造で構成されている。
５，２１６，２７８号公報に記載がある。この公報に記
載されたＢＧＡは、裏面に半田バンプを取り付けた樹脂
製のプリント配線基板上にワイヤボンディング方式で半
導体チップを実装し、この半導体チップをモールド樹脂
で封止した、いわゆるＯＭＰＡＣ(Over Molded Pad Arr
ay Carrier) 構造で構成されている。
【０００６】また、上記ＢＧＡは、半導体チップの上部
にエラストマー（弾性ゴム）を介して金属製のヒートス
プレッダ（放熱板）を配置している。このヒートスプレ
ッダは、その上面がモールド樹脂の表面から露出してお
り、半導体チップの熱を外部に効率良く逃がすことがで
きるようになっている。また、半導体チップとヒートス
プレッダとの間に挿入されたエラストマーは、ワイヤと
ヒートスプレッダとが接触するのを防ぐと共に、半導体
チップとヒートスプレッダとの熱膨張係数差による熱応
力を緩和することでプリント配線基板の反りを防いでい
る。
にエラストマー（弾性ゴム）を介して金属製のヒートス
プレッダ（放熱板）を配置している。このヒートスプレ
ッダは、その上面がモールド樹脂の表面から露出してお
り、半導体チップの熱を外部に効率良く逃がすことがで
きるようになっている。また、半導体チップとヒートス
プレッダとの間に挿入されたエラストマーは、ワイヤと
ヒートスプレッダとが接触するのを防ぐと共に、半導体
チップとヒートスプレッダとの熱膨張係数差による熱応
力を緩和することでプリント配線基板の反りを防いでい
る。
【０００７】
【発明が解決しようとする課題】しかしながら、本発明
者の検討によると、前述した従来のＢＧＡには次のよう
な問題がある。
者の検討によると、前述した従来のＢＧＡには次のよう
な問題がある。
【０００８】（１）前記ＢＧＡは、半導体チップとヒー
トスプレッダとの間にエラストマーを挿入しているの
で、半導体チップとヒートスプレッダとの熱膨張係数差
による熱応力を緩和することはできるが、プリント配線
基板の上面に半導体チップを接着、固定しているので、
半導体チップとプリント配線基板の熱膨張係数差による
熱応力を緩和することができない。そのため、特にピン
数が１００ピン以上、あるいは外形寸法が１０mm×１０
mm程度以上の大型基板を使用するＢＧＡでは、基板の反
りを防ぐことが困難となる。
トスプレッダとの間にエラストマーを挿入しているの
で、半導体チップとヒートスプレッダとの熱膨張係数差
による熱応力を緩和することはできるが、プリント配線
基板の上面に半導体チップを接着、固定しているので、
半導体チップとプリント配線基板の熱膨張係数差による
熱応力を緩和することができない。そのため、特にピン
数が１００ピン以上、あるいは外形寸法が１０mm×１０
mm程度以上の大型基板を使用するＢＧＡでは、基板の反
りを防ぐことが困難となる。
【０００９】（２）前記ＢＧＡは、プリント配線基板と
半導体チップとをワイヤボンディング方式で接続してい
るので、Ｉ／Ｏ数が増加してワイヤ間のピッチが狭くな
ると、ワイヤの短絡不良などが発生し易くなり、ワイヤ
ボンディング工程の歩留まりが低下する。また、ワイヤ
数の増加により、ワイヤボンディング工程のスループッ
トも低下する。
半導体チップとをワイヤボンディング方式で接続してい
るので、Ｉ／Ｏ数が増加してワイヤ間のピッチが狭くな
ると、ワイヤの短絡不良などが発生し易くなり、ワイヤ
ボンディング工程の歩留まりが低下する。また、ワイヤ
数の増加により、ワイヤボンディング工程のスループッ
トも低下する。
【００１０】（３）前記ＢＧＡの製造工程では、プリン
ト配線基板上にワイヤボンディング方式で半導体チップ
を実装し、次いで半導体チップの上部にエラストマーを
介してヒートスプレッダを接合した後、モールド金型を
使って半導体チップを樹脂封止する。ところが、プリン
ト配線基板をモールド金型に装着したときに、プリント
配線基板、半導体チップ、エラストマーおよびヒートス
プレッダのそれぞれの厚みのばらつきによって、ヒート
スプレッダとモールド金型との間にわずかでも隙間が生
じると、モールド金型内に高圧で注入された流動樹脂が
この隙間に侵入するために、離型後のパッケージの表面
に樹脂「ばり」が発生する虞れがある。
ト配線基板上にワイヤボンディング方式で半導体チップ
を実装し、次いで半導体チップの上部にエラストマーを
介してヒートスプレッダを接合した後、モールド金型を
使って半導体チップを樹脂封止する。ところが、プリン
ト配線基板をモールド金型に装着したときに、プリント
配線基板、半導体チップ、エラストマーおよびヒートス
プレッダのそれぞれの厚みのばらつきによって、ヒート
スプレッダとモールド金型との間にわずかでも隙間が生
じると、モールド金型内に高圧で注入された流動樹脂が
この隙間に侵入するために、離型後のパッケージの表面
に樹脂「ばり」が発生する虞れがある。
【００１１】本発明の目的は、ＢＧＡ構造を有するＬＳ
Ｉパッケージの基板の反りを低減または防止することの
できる技術を提供することにある。
Ｉパッケージの基板の反りを低減または防止することの
できる技術を提供することにある。
【００１２】本発明の他の目的は、ＢＧＡ構造を有する
ＬＳＩパッケージの多ピン化を促進することのできる技
術を提供することにある。
ＬＳＩパッケージの多ピン化を促進することのできる技
術を提供することにある。
【００１３】本発明の他の目的は、ＢＧＡ構造を有する
ＬＳＩパッケージの製造歩留まり、信頼性を向上させる
ことのできる技術を提供することにある。
ＬＳＩパッケージの製造歩留まり、信頼性を向上させる
ことのできる技術を提供することにある。
【００１４】本発明の他の目的は、ＢＧＡ構造を有する
ＬＳＩパッケージの熱抵抗を低減することのできる技術
を提供することにある。
ＬＳＩパッケージの熱抵抗を低減することのできる技術
を提供することにある。
【００１５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１７】（１）本発明の半導体集積回路装置は、基
板上に実装した半導体チップと、前記半導体チップの上
部に配置したヒートスプレッダとをモールド樹脂で封止
すると共に、前記基板の裏面に半田バンプを接合したＢ
ＧＡ構造のＬＳＩパッケージを有するもので、前記半導
体チップをＴＡＢ(Tape Automated Bonding)リードを介
在して前記基板上に実装し、前記半導体チップと前記プ
リント配線基板との間および前記半導体チップと前記ヒ
ートスプレッダとの間にエラストマーを介在させたもの
である。
板上に実装した半導体チップと、前記半導体チップの上
部に配置したヒートスプレッダとをモールド樹脂で封止
すると共に、前記基板の裏面に半田バンプを接合したＢ
ＧＡ構造のＬＳＩパッケージを有するもので、前記半導
体チップをＴＡＢ(Tape Automated Bonding)リードを介
在して前記基板上に実装し、前記半導体チップと前記プ
リント配線基板との間および前記半導体チップと前記ヒ
ートスプレッダとの間にエラストマーを介在させたもの
である。
【００１８】（２）本発明の半導体集積回路装置は、前
記半導体チップおよび前記ＴＡＢリードの全体を前記エ
ラストマーで被覆したことものである。
記半導体チップおよび前記ＴＡＢリードの全体を前記エ
ラストマーで被覆したことものである。
【００１９】（３）本発明の半導体集積回路装置の製造
方法は、（ａ）半導体チップをＴＡＢリードを介在して
プリント配線基板上に実装する工程、（ｂ）前記半導体
チップの上下両面にエラストマーを被着した後、前記半
導体チップ上に前記エラストマーを介在してヒートスプ
レッダを重ねる工程、（ｃ）前記プリント配線基板をモ
ールド金型に装着して型締めを行い、前記エラストマー
の弾性力によって、前記ヒートスプレッダを前記モール
ド金型のキャビティの内壁に密着させる工程、（ｄ）前
記モールド金型のキャビティにモールド樹脂を注入し
て、前記半導体チップ、前記ＴＡＢリード、前記エラス
トマーおよび前記ヒートスプレッダを樹脂封止する工
程、（ｅ）前記プリント配線基板の裏面に半田バンプを
接合する工程、を含んでいる。
方法は、（ａ）半導体チップをＴＡＢリードを介在して
プリント配線基板上に実装する工程、（ｂ）前記半導体
チップの上下両面にエラストマーを被着した後、前記半
導体チップ上に前記エラストマーを介在してヒートスプ
レッダを重ねる工程、（ｃ）前記プリント配線基板をモ
ールド金型に装着して型締めを行い、前記エラストマー
の弾性力によって、前記ヒートスプレッダを前記モール
ド金型のキャビティの内壁に密着させる工程、（ｄ）前
記モールド金型のキャビティにモールド樹脂を注入し
て、前記半導体チップ、前記ＴＡＢリード、前記エラス
トマーおよび前記ヒートスプレッダを樹脂封止する工
程、（ｅ）前記プリント配線基板の裏面に半田バンプを
接合する工程、を含んでいる。
【００２０】
【作用】上記した手段（１）によれば、半導体チップの
上下両面にエラストマーを配置したことにより、半導体
チップの熱を上下両方向に逃がすことができるので、パ
ッケージの熱抵抗を低減することができる。また、半導
体チップの上下両面に熱膨張係数の等しい一対のエラス
トマーを配置したことにより、半導体チップ、ヒートス
プレッダおよび基板の熱膨張係数差による熱応力をエラ
ストマーによって緩和、吸収することができるので、基
板の反りを防止することができる。
上下両面にエラストマーを配置したことにより、半導体
チップの熱を上下両方向に逃がすことができるので、パ
ッケージの熱抵抗を低減することができる。また、半導
体チップの上下両面に熱膨張係数の等しい一対のエラス
トマーを配置したことにより、半導体チップ、ヒートス
プレッダおよび基板の熱膨張係数差による熱応力をエラ
ストマーによって緩和、吸収することができるので、基
板の反りを防止することができる。
【００２１】上記した手段（２）によれば、半導体チッ
プとＴＡＢリードとの接続部、およびＴＡＢリードと基
板との接続部を弾性の高いエラストマーで被覆したこと
により、半導体チップ、モールド樹脂、基板の熱膨張係
数差による熱応力をエラストマーによって緩和、吸収す
ることができるので、上記接続部の信頼性を向上させる
ことができる。
プとＴＡＢリードとの接続部、およびＴＡＢリードと基
板との接続部を弾性の高いエラストマーで被覆したこと
により、半導体チップ、モールド樹脂、基板の熱膨張係
数差による熱応力をエラストマーによって緩和、吸収す
ることができるので、上記接続部の信頼性を向上させる
ことができる。
【００２２】上記した手段（３）によれば、ヒートスプ
レッダとキャビティとの界面にモールド樹脂が侵入する
ことがないので、樹脂「ばり」の発生を確実に防止する
ことができる。
レッダとキャビティとの界面にモールド樹脂が侵入する
ことがないので、樹脂「ばり」の発生を確実に防止する
ことができる。
【００２３】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。なお、実施例を説明するための全図におい
て同一機能を有するものは同一の符号を付し、その繰り
返しの説明は省略する。
に説明する。なお、実施例を説明するための全図におい
て同一機能を有するものは同一の符号を付し、その繰り
返しの説明は省略する。
【００２４】（実施例１）図１は、本発明の実施例１で
あるＢＧＡの上面の破断平面図、図２は、裏面の平面
図、図３は、図１のＡ−Ａ’線に沿った断面図、図４
は、図３の一部を拡大して示す断面図である。
あるＢＧＡの上面の破断平面図、図２は、裏面の平面
図、図３は、図１のＡ−Ａ’線に沿った断面図、図４
は、図３の一部を拡大して示す断面図である。
【００２５】図１および図３に示すように、本実施例の
ＢＧＡは、プリント配線基板（以下、単に基板という）
１の上面に半導体チップ２を実装し、この半導体チップ
２をモールド樹脂３で封止したＯＭＰＡＣ構造を有して
いる。半導体チップ２は、ＴＡＢリード４を介して基板
１の電極５と電気的に接続されている。すなわち、この
ＢＧＡは、半導体チップ２をフェイスダウンボンディン
グ方式で基板１上に実装している。電極５およびＴＡＢ
リード４はＣｕからなり、それらの表面にはＡｕのメッ
キが施されている。
ＢＧＡは、プリント配線基板（以下、単に基板という）
１の上面に半導体チップ２を実装し、この半導体チップ
２をモールド樹脂３で封止したＯＭＰＡＣ構造を有して
いる。半導体チップ２は、ＴＡＢリード４を介して基板
１の電極５と電気的に接続されている。すなわち、この
ＢＧＡは、半導体チップ２をフェイスダウンボンディン
グ方式で基板１上に実装している。電極５およびＴＡＢ
リード４はＣｕからなり、それらの表面にはＡｕのメッ
キが施されている。
【００２６】図２および図４に示すように、基板１の周
辺に沿って設けられた電極５は、スルーホール６を通じ
て基板１の裏面側の電極５および配線７と接続されてい
る。この配線７の一端にはＢＧＡの外部電極を構成する
半田バンプ８が接続されている。半田バンプ８は、Ｐｂ
−Ｓｎ合金からなる半田ボールで構成されている。な
お、実際の半田バンプ８の数は１００個以上であるが、
図面にはその数を省略して示してある。基板１は、ガラ
スエポキシ樹脂などの合成樹脂基材にＣｕの多層配線を
形成したもので、その厚さは0.１〜1.０mm程度、外形寸
法は１０mm×１０mm程度である。基板１の両面は、電極
５が形成された領域を除いてソルダレジスト９で被覆さ
れている。
辺に沿って設けられた電極５は、スルーホール６を通じ
て基板１の裏面側の電極５および配線７と接続されてい
る。この配線７の一端にはＢＧＡの外部電極を構成する
半田バンプ８が接続されている。半田バンプ８は、Ｐｂ
−Ｓｎ合金からなる半田ボールで構成されている。な
お、実際の半田バンプ８の数は１００個以上であるが、
図面にはその数を省略して示してある。基板１は、ガラ
スエポキシ樹脂などの合成樹脂基材にＣｕの多層配線を
形成したもので、その厚さは0.１〜1.０mm程度、外形寸
法は１０mm×１０mm程度である。基板１の両面は、電極
５が形成された領域を除いてソルダレジスト９で被覆さ
れている。
【００２７】図３に示すように、半導体チップ２の上部
には、エラストマー（弾性ゴム）１０ａを介してＣｕま
たはＡｌのヒートスプレッダ（放熱板）１１が取り付け
られている。このヒートスプレッダ１１は、その上面が
モールド樹脂３の表面から露出しており、半導体チップ
２の熱を外部に効率良く逃がすことができるようになっ
ている。また、半導体チップ２と基板１との間には、別
のエラストマー１０ｂが設けられている。エラストマー
１０ａ，１０ｂは、弾性係数が0.１〜１０ＭＰａの範
囲、より好ましくは0.１〜１ＭＰａの範囲のシリコーン
系エラストマーなどからなる。
には、エラストマー（弾性ゴム）１０ａを介してＣｕま
たはＡｌのヒートスプレッダ（放熱板）１１が取り付け
られている。このヒートスプレッダ１１は、その上面が
モールド樹脂３の表面から露出しており、半導体チップ
２の熱を外部に効率良く逃がすことができるようになっ
ている。また、半導体チップ２と基板１との間には、別
のエラストマー１０ｂが設けられている。エラストマー
１０ａ，１０ｂは、弾性係数が0.１〜１０ＭＰａの範
囲、より好ましくは0.１〜１ＭＰａの範囲のシリコーン
系エラストマーなどからなる。
【００２８】半導体チップ２とヒートスプレッダ１１と
の間に設けたエラストマー１０ａは、半導体チップ２の
熱をヒートスプレッダ１１に効率良く伝えると共に、半
導体チップ２とヒートスプレッダ１１との熱膨張係数差
による熱応力を緩和する働きがある。また、半導体チッ
プ２と基板１との間に設けたエラストマー１０ｂは、半
導体チップ２の熱を基板１に効率良く伝えると共に、半
導体チップ２と基板１との熱膨張係数差による熱応力を
緩和する働きがある。
の間に設けたエラストマー１０ａは、半導体チップ２の
熱をヒートスプレッダ１１に効率良く伝えると共に、半
導体チップ２とヒートスプレッダ１１との熱膨張係数差
による熱応力を緩和する働きがある。また、半導体チッ
プ２と基板１との間に設けたエラストマー１０ｂは、半
導体チップ２の熱を基板１に効率良く伝えると共に、半
導体チップ２と基板１との熱膨張係数差による熱応力を
緩和する働きがある。
【００２９】このように、本実施例のＢＧＡは、半導体
チップ２の上下両面にエラストマー１０ａ，１０ｂを配
置しているので、半導体チップ２の熱を上下両方向に逃
がすことができる。また、半導体チップ２の上下両面に
熱膨張係数の等しい一対のエラストマー１０ａ，１０ｂ
を配置しているので、半導体チップ２、ヒートスプレッ
ダ１１および基板１の熱膨張係数差による熱応力をエラ
ストマー１０ａ，１０ｂによって緩和、吸収することが
できる。これにより、基板１の反りを確実に防止するこ
とができるので、基板１を大型化して多ピンのＢＧＡを
実現することができる。
チップ２の上下両面にエラストマー１０ａ，１０ｂを配
置しているので、半導体チップ２の熱を上下両方向に逃
がすことができる。また、半導体チップ２の上下両面に
熱膨張係数の等しい一対のエラストマー１０ａ，１０ｂ
を配置しているので、半導体チップ２、ヒートスプレッ
ダ１１および基板１の熱膨張係数差による熱応力をエラ
ストマー１０ａ，１０ｂによって緩和、吸収することが
できる。これにより、基板１の反りを確実に防止するこ
とができるので、基板１を大型化して多ピンのＢＧＡを
実現することができる。
【００３０】次に、本実施例のＢＧＡの製造方法を図５
〜図１３を用いて説明する。
〜図１３を用いて説明する。
【００３１】まず、図５に示すように、基板１の上面に
エラストマー１０ｂを塗布した後、図６に示すように、
あらかじめ一端側（インナーリード部）を半導体チップ
２に接続しておいたＴＡＢリード４の他端側（アウター
リード部）を基板１の電極５に接続する。ＴＡＢリード
４と半導体チップ２の接続、およびＴＡＢリード４と電
極５の接続は、ＴＡＢの製造工程で使われている周知の
一括ボンディング法（ギャングボンディング法）で行
う。
エラストマー１０ｂを塗布した後、図６に示すように、
あらかじめ一端側（インナーリード部）を半導体チップ
２に接続しておいたＴＡＢリード４の他端側（アウター
リード部）を基板１の電極５に接続する。ＴＡＢリード
４と半導体チップ２の接続、およびＴＡＢリード４と電
極５の接続は、ＴＡＢの製造工程で使われている周知の
一括ボンディング法（ギャングボンディング法）で行
う。
【００３２】次に、図７に示すように、半導体チップの
上面にエラストマー１０ａを塗布した後、図８に示すよ
うに、このエラストマー１０ａの上部にヒートスプレッ
ダ１１を重ねる。
上面にエラストマー１０ａを塗布した後、図８に示すよ
うに、このエラストマー１０ａの上部にヒートスプレッ
ダ１１を重ねる。
【００３３】次に、図９に示すように、半導体チップ
２、エラストマー１０ａ，１０ｂおよびヒートスプレッ
ダ１１を搭載した上記基板１をモールド金型１２のキャ
ビティ１３に位置決めする。このとき、半導体チップ
２、エラストマー１０ａ，１０ｂおよびヒートスプレッ
ダ１１の合計の厚み（Ｈ）がキャビティ１３の深さ
（Ｄ）よりも大きくなるように，あらかじめエラストマ
ー１０ａ，１０ｂの厚みを調整しておく。
２、エラストマー１０ａ，１０ｂおよびヒートスプレッ
ダ１１を搭載した上記基板１をモールド金型１２のキャ
ビティ１３に位置決めする。このとき、半導体チップ
２、エラストマー１０ａ，１０ｂおよびヒートスプレッ
ダ１１の合計の厚み（Ｈ）がキャビティ１３の深さ
（Ｄ）よりも大きくなるように，あらかじめエラストマ
ー１０ａ，１０ｂの厚みを調整しておく。
【００３４】次に、図１０に示すように、モールド金型
１２を型締めする。このとき、型締めの圧力によって前
述した半導体チップ２、エラストマー１０ａ，１０ｂ、
ヒートスプレッダ１１の合計の厚み（Ｈ）がキャビティ
１３の深さ（Ｄ）と同じになるまでエラストマー１０
ａ，１０ｂが弾性変形する。この結果、ヒートスプレッ
ダ１１は、エラストマー１０ａ，１０ｂの弾性力によっ
て、キャビティ１３の内壁に強く押しつけられる。
１２を型締めする。このとき、型締めの圧力によって前
述した半導体チップ２、エラストマー１０ａ，１０ｂ、
ヒートスプレッダ１１の合計の厚み（Ｈ）がキャビティ
１３の深さ（Ｄ）と同じになるまでエラストマー１０
ａ，１０ｂが弾性変形する。この結果、ヒートスプレッ
ダ１１は、エラストマー１０ａ，１０ｂの弾性力によっ
て、キャビティ１３の内壁に強く押しつけられる。
【００３５】次に、図１１に示すように、ゲート１４を
通じてキャビティ１３にモールド樹脂３を注入する。こ
のとき、ヒートスプレッダ１１は、エラストマー１０
ａ，１０ｂの弾性力によってキャビティ１３の内壁に強
く押しつけられた状態になっているので、ヒートスプレ
ッダ１１とキャビティ１３の内壁との界面にモールド樹
脂３が侵入することはない。
通じてキャビティ１３にモールド樹脂３を注入する。こ
のとき、ヒートスプレッダ１１は、エラストマー１０
ａ，１０ｂの弾性力によってキャビティ１３の内壁に強
く押しつけられた状態になっているので、ヒートスプレ
ッダ１１とキャビティ１３の内壁との界面にモールド樹
脂３が侵入することはない。
【００３６】図１２は、モールド金型１２から取り出し
た直後のＢＧＡである。その後、図１３に示すように、
基板１の裏面に半田バンプ８を接合することにより、本
実施例のＢＧＡが完成する。
た直後のＢＧＡである。その後、図１３に示すように、
基板１の裏面に半田バンプ８を接合することにより、本
実施例のＢＧＡが完成する。
【００３７】このように、基板１、半導体チップ２、ヒ
ートスプレッダ１１の間に弾性を有するエラストマー１
０ａ，１０ｂを介在させ、モールド金型１２の型締めに
よって半導体チップ２、エラストマー１０ａ，１０ｂ、
ヒートスプレッダ１１の合計の厚み（Ｈ）を自己整合的
にキャビティ１３の深さ（Ｄ）と一致させる本実施例の
製造方法によれば、ヒートスプレッダ１１とキャビティ
１３との界面にモールド樹脂３が侵入することがないの
で、樹脂「ばり」の発生を確実に防止することができ
る。
ートスプレッダ１１の間に弾性を有するエラストマー１
０ａ，１０ｂを介在させ、モールド金型１２の型締めに
よって半導体チップ２、エラストマー１０ａ，１０ｂ、
ヒートスプレッダ１１の合計の厚み（Ｈ）を自己整合的
にキャビティ１３の深さ（Ｄ）と一致させる本実施例の
製造方法によれば、ヒートスプレッダ１１とキャビティ
１３との界面にモールド樹脂３が侵入することがないの
で、樹脂「ばり」の発生を確実に防止することができ
る。
【００３８】（実施例２）図１４は、本発明の実施例２
であるＢＧＡの断面図である。
であるＢＧＡの断面図である。
【００３９】図示のように、本実施例のＢＧＡは、ＴＡ
Ｂリード４を介して基板１上に実装した半導体チップ２
の上下両面のみならず、半導体チップ２およびＴＡＢリ
ード４の全体をエラストマー１０ｃで被覆している。
Ｂリード４を介して基板１上に実装した半導体チップ２
の上下両面のみならず、半導体チップ２およびＴＡＢリ
ード４の全体をエラストマー１０ｃで被覆している。
【００４０】このＢＧＡを製造するには、まず、ＴＡＢ
リード４を介して半導体チップ２を基板１上に実装した
後、半導体チップ２およびＴＡＢリード４をエラストマ
ー１０ｃで被覆し、次いで、エラストマー１０ｃの上部
にヒートスプレッダ１１を重ねる。その後の工程は、前
記実施例１と同じである。
リード４を介して半導体チップ２を基板１上に実装した
後、半導体チップ２およびＴＡＢリード４をエラストマ
ー１０ｃで被覆し、次いで、エラストマー１０ｃの上部
にヒートスプレッダ１１を重ねる。その後の工程は、前
記実施例１と同じである。
【００４１】前記実施例１のＢＧＡは、半導体チップ２
とＴＡＢリード４との接続部、およびＴＡＢリード４と
基板１の電極５との接続部を硬度の高いモールド樹脂３
で被覆しているので、半導体チップ２、モールド樹脂
３、基板１の熱膨張係数差による熱応力が上記接続部に
加わりやすい構造になっている。これに対し、弾性の高
いエラストマー１０ｃで上記接続部を被覆する本実施例
のＢＧＡによれば、上記熱応力がエラストマー１０ｃに
よって緩和、吸収されるので、上記接続部の信頼性を向
上させることができる。
とＴＡＢリード４との接続部、およびＴＡＢリード４と
基板１の電極５との接続部を硬度の高いモールド樹脂３
で被覆しているので、半導体チップ２、モールド樹脂
３、基板１の熱膨張係数差による熱応力が上記接続部に
加わりやすい構造になっている。これに対し、弾性の高
いエラストマー１０ｃで上記接続部を被覆する本実施例
のＢＧＡによれば、上記熱応力がエラストマー１０ｃに
よって緩和、吸収されるので、上記接続部の信頼性を向
上させることができる。
【００４２】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００４３】例えば図１５に示すように、ヒートスプレ
ッダ１１の下面に凹凸の段差部１５を設けることによ
り、ヒートスプレッダ１１とエラストマー１０ｃの接合
強度を向上させることができる。また、図１６に示すよ
うに、ヒートスプレッダ１１の側面に凹凸の段差部１６
を設けることにより、ヒートスプレッダ１１とモールド
樹脂３の接合強度を向上させることができる。
ッダ１１の下面に凹凸の段差部１５を設けることによ
り、ヒートスプレッダ１１とエラストマー１０ｃの接合
強度を向上させることができる。また、図１６に示すよ
うに、ヒートスプレッダ１１の側面に凹凸の段差部１６
を設けることにより、ヒートスプレッダ１１とモールド
樹脂３の接合強度を向上させることができる。
【００４４】本発明のＢＧＡは、半導体チップと基板と
をＴＡＢリードで接続しているので、ＴＡＢリードの中
途部にコンデンサなどの素子を取付けてリードのインダ
クタンス制御を行ったりすることもできる。
をＴＡＢリードで接続しているので、ＴＡＢリードの中
途部にコンデンサなどの素子を取付けてリードのインダ
クタンス制御を行ったりすることもできる。
【００４５】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００４６】（１）本発明によれば、半導体チップの上
下両面にエラストマーを配置したことにより、半導体チ
ップの熱を上下両方向に逃がすことができるので、熱抵
抗の小さなＢＧＡを得ることができる。
下両面にエラストマーを配置したことにより、半導体チ
ップの熱を上下両方向に逃がすことができるので、熱抵
抗の小さなＢＧＡを得ることができる。
【００４７】（２）本発明によれば、半導体チップの上
下両面に熱膨張係数の等しい一対のエラストマーを配置
したことにより、基板の反りを確実に防止することがで
きるので、基板を大型化してＢＧＡの多ピン化を促進す
ることができる。
下両面に熱膨張係数の等しい一対のエラストマーを配置
したことにより、基板の反りを確実に防止することがで
きるので、基板を大型化してＢＧＡの多ピン化を促進す
ることができる。
【００４８】（３）本発明によれば、半導体チップとＴ
ＡＢリードとの接続部、およびＴＡＢリードと基板との
接続部を弾性の高いエラストマーで被覆したことによ
り、半導体チップ、モールド樹脂、基板の熱膨張係数差
による熱応力をエラストマーによって緩和、吸収するこ
とができるので、上記接続部の信頼性が向上する。
ＡＢリードとの接続部、およびＴＡＢリードと基板との
接続部を弾性の高いエラストマーで被覆したことによ
り、半導体チップ、モールド樹脂、基板の熱膨張係数差
による熱応力をエラストマーによって緩和、吸収するこ
とができるので、上記接続部の信頼性が向上する。
【００４９】（４）本発明によれば、ヒートスプレッダ
とモールド金型のキャビティとの界面にモールド樹脂が
侵入することがないので、樹脂「ばり」の発生を確実に
防止することができ、ＢＧＡの製造歩留まりが向上す
る。
とモールド金型のキャビティとの界面にモールド樹脂が
侵入することがないので、樹脂「ばり」の発生を確実に
防止することができ、ＢＧＡの製造歩留まりが向上す
る。
【００５０】（５）本発明によれば、半導体チップと基
板とをＴＡＢ方式で接続したことにより、ワイヤボンデ
ィング方式で両者を接続する場合に比べて、半導体チッ
プを基板に実装する工程の歩留まり、およびスループッ
トが向上する。また、ＢＧＡの多ピン化を促進すること
ができる。
板とをＴＡＢ方式で接続したことにより、ワイヤボンデ
ィング方式で両者を接続する場合に比べて、半導体チッ
プを基板に実装する工程の歩留まり、およびスループッ
トが向上する。また、ＢＧＡの多ピン化を促進すること
ができる。
【図１】本発明の実施例１であるＢＧＡの上面の一部を
破断して示す平面図である。
破断して示す平面図である。
【図２】本発明の実施例１であるＢＧＡの裏面の平面図
である。
である。
【図３】図１のＡ−Ａ’線に沿った断面図である。
【図４】図３の一部を拡大して示す断面図である。
【図５】本発明の実施例１であるＢＧＡの製造方法を示
す断面図である。
す断面図である。
【図６】本発明の実施例１であるＢＧＡの製造方法を示
す断面図である。
す断面図である。
【図７】本発明の実施例１であるＢＧＡの製造方法を示
す断面図である。
す断面図である。
【図８】本発明の実施例１であるＢＧＡの製造方法を示
す断面図である。
す断面図である。
【図９】本発明の実施例１であるＢＧＡの製造方法を示
す断面図である。
す断面図である。
【図１０】本発明の実施例１であるＢＧＡの製造方法を
示す断面図である。
示す断面図である。
【図１１】本発明の実施例１であるＢＧＡの製造方法を
示す断面図である。
示す断面図である。
【図１２】本発明の実施例１であるＢＧＡの製造方法を
示す断面図である。
示す断面図である。
【図１３】本発明の実施例１であるＢＧＡの製造方法を
示す断面図である。
示す断面図である。
【図１４】本発明の実施例２であるＢＧＡを示す断面図
である。
である。
【図１５】本発明の他の実施例であるＢＧＡを示す要部
拡大断面図である。
拡大断面図である。
【図１６】本発明の他の実施例であるＢＧＡを示す要部
拡大断面図である。
拡大断面図である。
１ プリント配線基板 ２ 半導体チップ ３ モールド樹脂 ４ ＴＡＢリード ５ 電極 ６ スルーホール ７ 配線 ８ 半田バンプ ９ ソルダレジスト １０ａ エラストマー １０ｂ エラストマー １０ｃ エラストマー １１ ヒートスプレッダ １２ モールド金型 １３ キャビティ １４ ゲート １５ 段差部 １６ 段差部
Claims (8)
- 【請求項１】 プリント配線基板上に実装した半導体チ
ップと、前記半導体チップの上部に配置したヒートスプ
レッダとをモールド樹脂で封止すると共に、前記プリン
ト配線基板の裏面に半田バンプを接合したボールグリッ
ドアレイ構造のＬＳＩパッケージを有する半導体集積回
路装置であって、前記半導体チップをＴＡＢリードを介
在して前記プリント配線基板上に実装し、前記半導体チ
ップと前記プリント配線基板との間および前記半導体チ
ップと前記ヒートスプレッダとの間にエラストマーを介
在させたことを特徴とする半導体集積回路装置。 - 【請求項２】 請求項１記載の半導体集積回路装置であ
って、前記半導体チップおよび前記ＴＡＢリードの全体
を前記エラストマーで被覆したことを特徴とする半導体
集積回路装置。 - 【請求項３】 請求項１または２記載の半導体集積回路
装置であって、前記エラストマーの弾性係数は、0.１〜
１０ＭＰａの範囲であることを特徴とする半導体集積回
路装置。 - 【請求項４】 請求項１、２または３記載の半導体集積
回路装置であって、前記エラストマーは、シリコーン系
エラストマーであることを特徴とする半導体集積回路装
置。 - 【請求項５】 請求項１、２、３または４記載の半導体
集積回路装置であって、前記プリント配線基板の裏面の
半田バンプの数は、１００個以上であることを特徴とす
る半導体集積回路装置。 - 【請求項６】 請求項１、２、３、４または５記載の半
導体集積回路装置であって、前記ヒートスプレッダの一
部に前記エラストマーまたは前記モールド樹脂との接合
強度を向上させるための段差部を設けたことを特徴とす
る半導体集積回路装置。 - 【請求項７】 プリント配線基板上に実装した半導体チ
ップと、前記半導体チップの上部に配置したヒートスプ
レッダとをモールド樹脂で封止すると共に、前記プリン
ト配線基板の裏面に半田バンプを接合したボールグリッ
ドアレイ構造のＬＳＩパッケージを有する半導体集積回
路装置の製造方法であって、（ａ）半導体チップをＴＡ
Ｂリードを介在してプリント配線基板上に実装する工
程、（ｂ）前記半導体チップの上下両面にエラストマー
を被着した後、前記半導体チップ上に前記エラストマー
を介在してヒートスプレッダを重ねる工程、（ｃ）前記
プリント配線基板をモールド金型に装着して型締めを行
い、前記エラストマーの弾性力によって、前記ヒートス
プレッダを前記モールド金型のキャビティの内壁に密着
させる工程、（ｄ）前記モールド金型のキャビティにモ
ールド樹脂を注入して、前記半導体チップ、前記ＴＡＢ
リード、前記エラストマーおよび前記ヒートスプレッダ
を樹脂封止する工程、（ｅ）前記プリント配線基板の裏
面に半田バンプを接合する工程、を含むことを特徴とす
る半導体集積回路装置の製造方法。 - 【請求項８】 請求項７記載の半導体集積回路装置の製
造方法であって、前記プリント配線基板を前記モールド
金型に装着する工程に先立って、前記半導体チップ、前
記エラストマーおよび前記ヒートスプレッダの合計の厚
みを、前記モールド金型のキャビティの深さよりも大き
くしておくことを特徴とする半導体集積回路装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7155703A JPH098186A (ja) | 1995-06-22 | 1995-06-22 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7155703A JPH098186A (ja) | 1995-06-22 | 1995-06-22 | 半導体集積回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098186A true JPH098186A (ja) | 1997-01-10 |
Family
ID=15611678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7155703A Pending JPH098186A (ja) | 1995-06-22 | 1995-06-22 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098186A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100233865B1 (ko) * | 1997-01-28 | 1999-12-01 | 마이클 디. 오브라이언 | 히트싱크 부착 볼 그리드 어레이 반도체 패키지 및 그 제조 방법 |
| US6297964B1 (en) | 1997-12-08 | 2001-10-02 | Seiko Epson Corporation | Semiconductor device, method of fabricating the same film carrier tape, circuit board, and electronic apparatus |
| KR100308393B1 (ko) * | 1998-12-17 | 2001-12-17 | 마이클 디. 오브라이언 | 반도체패키지및그제조방법 |
| KR100325179B1 (ko) * | 1999-02-18 | 2002-02-25 | 이중구 | 마이크로 비지에이 패키지 |
| KR100352865B1 (ko) * | 1998-04-07 | 2002-09-16 | 신꼬오덴기 고교 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
| DE10129388A1 (de) * | 2001-06-20 | 2003-01-09 | Infineon Technologies Ag | Elektronisches Bauteil und Verfahren zu seiner Herstellung |
| KR100424382B1 (ko) * | 2000-07-13 | 2004-03-24 | 엔이씨 일렉트로닉스 코포레이션 | 열확산기를 부착한 반도체 장치 및 그 제조 방법 |
| DE10324615A1 (de) * | 2003-05-28 | 2004-09-02 | Infineon Technologies Ag | Elektronisches Bauteil und Verfahren, sowie Vorrichtung zur Herstellung des elektronischen Bauteils |
| JP2007300029A (ja) * | 2006-05-02 | 2007-11-15 | Sony Corp | 半導体装置及びその製造方法並びに回路基板装置 |
| CN112447630A (zh) * | 2020-11-09 | 2021-03-05 | 南昌航空大学 | 散热主体和具有该散热主体的芯片封装 |
-
1995
- 1995-06-22 JP JP7155703A patent/JPH098186A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100233865B1 (ko) * | 1997-01-28 | 1999-12-01 | 마이클 디. 오브라이언 | 히트싱크 부착 볼 그리드 어레이 반도체 패키지 및 그 제조 방법 |
| US6297964B1 (en) | 1997-12-08 | 2001-10-02 | Seiko Epson Corporation | Semiconductor device, method of fabricating the same film carrier tape, circuit board, and electronic apparatus |
| KR100352865B1 (ko) * | 1998-04-07 | 2002-09-16 | 신꼬오덴기 고교 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
| KR100308393B1 (ko) * | 1998-12-17 | 2001-12-17 | 마이클 디. 오브라이언 | 반도체패키지및그제조방법 |
| KR100325179B1 (ko) * | 1999-02-18 | 2002-02-25 | 이중구 | 마이크로 비지에이 패키지 |
| KR100424382B1 (ko) * | 2000-07-13 | 2004-03-24 | 엔이씨 일렉트로닉스 코포레이션 | 열확산기를 부착한 반도체 장치 및 그 제조 방법 |
| US6720650B2 (en) | 2000-07-13 | 2004-04-13 | Nec Electronics Corporation | Semiconductor device having heat spreader attached thereto and method of manufacturing the same |
| DE10129388A1 (de) * | 2001-06-20 | 2003-01-09 | Infineon Technologies Ag | Elektronisches Bauteil und Verfahren zu seiner Herstellung |
| US7064429B2 (en) | 2001-06-20 | 2006-06-20 | Infineon Technologies Ag | Electronic package having integrated cooling element with clearance for engaging package |
| DE10129388B4 (de) * | 2001-06-20 | 2008-01-10 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauteils |
| DE10324615A1 (de) * | 2003-05-28 | 2004-09-02 | Infineon Technologies Ag | Elektronisches Bauteil und Verfahren, sowie Vorrichtung zur Herstellung des elektronischen Bauteils |
| JP2007300029A (ja) * | 2006-05-02 | 2007-11-15 | Sony Corp | 半導体装置及びその製造方法並びに回路基板装置 |
| CN112447630A (zh) * | 2020-11-09 | 2021-03-05 | 南昌航空大学 | 散热主体和具有该散热主体的芯片封装 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6861734B2 (en) | Resin-molded semiconductor device | |
| US7074645B2 (en) | Fabrication method of semiconductor package with heat sink | |
| JP2531382B2 (ja) | ボ―ルグリッドアレイ半導体装置およびその製造方法 | |
| JP2891607B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6291274B1 (en) | Resin molded semiconductor device and method for manufacturing the same | |
| US8546183B2 (en) | Method for fabricating heat dissipating semiconductor package | |
| JP3170182B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US7871865B2 (en) | Stress free package and laminate-based isolator package | |
| US6458626B1 (en) | Fabricating method for semiconductor package | |
| JP2000323623A (ja) | 半導体装置 | |
| JPH11260985A (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| JP2000077563A (ja) | 半導体装置およびその製造方法 | |
| JPH11307675A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH07321252A (ja) | 樹脂封止型半導体装置 | |
| JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP3478139B2 (ja) | リードフレームの製造方法 | |
| JPH098186A (ja) | 半導体集積回路装置およびその製造方法 | |
| US20020182773A1 (en) | Method for bonding inner leads of leadframe to substrate | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| JP2000114426A (ja) | 片面樹脂封止型半導体装置 | |
| JP3427492B2 (ja) | 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法 | |
| JPH11260990A (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| JP2001024133A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3232698B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| US6710434B1 (en) | Window-type semiconductor package and fabrication method thereof |