JP2000114426A - 片面樹脂封止型半導体装置 - Google Patents

片面樹脂封止型半導体装置

Info

Publication number
JP2000114426A
JP2000114426A JP30167498A JP30167498A JP2000114426A JP 2000114426 A JP2000114426 A JP 2000114426A JP 30167498 A JP30167498 A JP 30167498A JP 30167498 A JP30167498 A JP 30167498A JP 2000114426 A JP2000114426 A JP 2000114426A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
flat portion
sealing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30167498A
Other languages
English (en)
Inventor
Toshiya Matsubara
俊也 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP30167498A priority Critical patent/JP2000114426A/ja
Publication of JP2000114426A publication Critical patent/JP2000114426A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

(57)【要約】 【課題】 樹脂封止部の底面部位に露出した外部実装面
を初期状態に保持し、片面樹脂封止型半導体装置の小型
化を可能にする構造を提供することにある。 【解決手段】 外部実装面となる第１の平坦部と、サポ
ートリードで支持され、半導体素子を搭載する半導体素
子搭載部と、これらに平行に形成されたボンデング面と
なる第２の平坦部と、前記第１の平坦部と前記第２の平
坦部とを接続する傾斜部を備え、前記第２の平坦部と前
記傾斜部とから成る接続リードを、所定回数のエッチン
グ加工を行うことにより、他の部位の板厚に比べその板
厚を薄く成形された複数の内部リードを半導体素子搭載
部の周辺部に配置したリードフレームを構成部材とした
ことにある。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、片面樹脂封止型半
導体装置に係る、特に、封止樹脂の底面部位に外部実装
面が露出したＳＯＮ（Small Outline Nonlead Package)
やＱＦＮ（QuadeFlat Non-lead Package)半導体装置の
構成に関する。
【０００２】
【従来技術】従来、ＩＣ、ＬＳＩ等の半導体装置の実装
は、その外周辺部に沿ってＪ型、Ｉ型、或いはガルウイ
ング型などの所要の形状に成形された導体リードを突出
させ、この導体リードをプリント基板等の上に形成され
た配線パターンのマウティング・パッドに半田等を用い
て接続することによって行われている。しかしながら、
この方式では、封止樹脂の外周辺部から導体リードが突
出する部分が比較的広い面積を占めるので、半導体装置
の小型化に対応できなかった。そこで、例えば、特開平
８−３１６３７１号公報には、半導体素子、半導体素子
搭載部、導体リードの一端部等を封止樹脂で封止し、前
記封止樹脂の低面部位に外部実装面となる導体リードの
他端部又は全てを露出したＳＯＮ（Small Outline Nonl
ead Package)やＱＦＮ（Quade Flat Non-lead Package)
と呼ばれている片面樹脂封止型半導体装置が提案されて
いる。
【０００３】図６（ａ）に示すように、第１の平坦部６
２と、半導体素子を搭載する半導体素子搭載部６３と、
これらに平行に形成された第２の平坦部６４と、前記第
１の平坦部６２と前記第２の平坦部６４とを接続する傾
斜部６５を備え、前記第２の平坦部６４と前記傾斜部６
５とから成る接続リード６６とを備えた複数の内部リー
ド６１を半導体素子搭載部６３の周辺部に配置したリー
ドフレーム６０と、前記半導体素子搭載部６３に固着さ
れた半導体素子６３ａと、図示していない、前記半導体
素子６３ａの電極パッドと前記接続リード６６とを電気
的に接続して電気的導通回路が形成された電気的導通回
路形成部（この実施の形態ではボンデンクワイヤ６４ｂ
とボンディング面６４ａを含む）６４ｃと、前記半導体
素子６３ａ、前記接続リード６６、及び前記電気的導通
回路形成部６４ｃを、片面樹脂封止金型７０（図６
（ｃ）参照）により、これに封止樹脂７１ａを充填して
前記外部実装面６２ａ、及び半導体素子搭載部６３の裏
面が前記封止樹脂７１ａの底面部位６２ｂに露出した樹
脂封止部７６とから成る構成とされている。
【０００４】また、図６（ｂ）に示すように、この片面
樹脂封止型半導体装置７７の形成に用いるリードフレー
ム６０は、例えば、内部リード６１の他端部に、外部実
装面６２ａとなる第１の平坦部６２とサポートリードで
支持され（図示していない）、半導体素子を搭載する半
導体素子搭載部６３と内部リード６１の一端部に、これ
らに平行に形成されたボンデング面６４ａとなる第２の
平坦部６４と第１の平坦部６２と第２の平坦部６４とを
接続する傾斜部６５とを備えた接続リード６６から成る
複数の内部リード６１を備えた導体回路パターン６７
と、これを支持する支持枠６８とから成る構成とされて
いる。
【０００５】さらに、図６（ｃ）に示すように、この片
面樹脂封止型半導体装置７７を形成するための片面樹脂
封止金型７０は、一般的に、例えば、封止樹脂を充填す
る空間を形成するキャビティ７１及びその周辺に形成さ
れた上型パッティング面７２を備えた上型７３と、上型
パッティング面７２に対面する平坦状の下型バッティン
グ面７４を備えた下型７５とから成る構成とされてい
る。
【０００６】続いて、図６（ａ）（ｂ）、（ｃ）を参照
にしつつ、片面樹脂封止型半導体装置７７の形成につい
て、ワイヤボンデング・タイプのＳＯＮ型半導体装置を
例として説明する。
【０００７】まず、図６（ｂ）に示す、プレス加工法又
はエッチング加工法により、前記導体回路パターン６７
と、これを支持する支持枠６８とから成る構成とされる
前記リードフレーム６０を準備する。
【０００８】次に、図６（ｂ）、（ｃ）に示すように、
準備された前記リードフレーム６０の半導体素子搭載部
６３に半導体素子６３ａをフェイスアップで搭載し、前
記半導体素子６３ａの電極パッド部とこれに対応する内
部リード６１の一端部側に設けた第２の平坦部６４のボ
ンデング面６４ａとをボンディングワイヤ６４ｂを介し
て接続し、前記半導体素子６３ａの電極パッド部と前記
外部実装面６２ａとの間に電気的導通回路を設けた電氣
的導通回路部６４ｃを備えた半導体素子搭載フレーム６
０ａを形成する。
【０００９】次に、図６（ｃ）に示すように、前記半導
体素子搭載フレーム６０ａを前記上型７３と、前記下型
７５との組合せから成る片面樹脂封止金型７０内に載置
し、前記上型パッティング面７２と前記下型パッティン
グ面７４とで半導体素子搭載フレーム６０ａの支持枠６
８近傍の上、下面を圧接衝合して、前記支持枠６８及び
第１の平坦部６２一部を下型パッティング面７４に押し
付けた状態で、キャビティ７１内に封止樹脂７１ａを注
入し、第１の平坦部６２の外部実装面６２ａが封止樹脂
７１ａの底面部位６２ｂに露出した状態の樹脂封止部７
６が形成される（図６（ａ）参照）。
【００１０】最後に、図示していないトリミング金型に
より、半導体素子６３ａが樹脂封止された樹脂封止部７
６の封止樹脂領域から外側に突出した内部リード６２を
その外周辺部の近傍で切断し、図６（ａ）に示す片面樹
脂封止型半導体装置７７が形成される。
【００１１】この片面樹脂封止型半導体装置７７によれ
ば、外部実装面６２ａを備えた内部リード６１は樹脂封
止部７６の外周辺部から殆ど突出することがなく、その
代わりに前記第１の平坦面６２の外部実装面６２ａが前
記樹脂封止部７６の底面部位６２ｂに露出しているの
で、片面樹脂封止型半導体装置７７の小型化が可能とな
る。また、外部実装面６２ａのそれぞれに対応して設け
た、図示していない、マザーボード上のマウンティング
・パッドに片面樹脂封止型半導体装置７７を位置決め載
置した後、加熱により、溶融性の半田等をリフローする
ことにより、全ての外部実装面６２ａをマウンティング
・パッドに同時に接続できるので、片面樹脂封止型半導
体装置の実装工程が極めて簡単になる利点がある。
【００１２】
【発明が解決しようとする課題】ところが、ＳＯＮ、Ｑ
ＦＮ型の片面樹脂封止型半導体装置には、第１の平坦部
６２とこれに平行に形成された第２の平坦部６４と第１
の平坦部６２と第２の平坦部６４とを接続する傾斜部６
５を備えたリードフレーム６０を構成部材とし、片面樹
脂封止には、上型パッテング面７２はキャビティ内にあ
る導体回路パターン６７の部分を除く領域に、下型パッ
ティング面７４は半導体素子搭載フレーム６０ａの下面
側の全領域面に圧接する樹脂封止金型７０を用いて樹脂
封止された樹脂封止部７６を構成部材としている。その
ため、未だ解決すべき次のような問題があった。
【００１３】１．図６（ａ）、（ｂ）に示すように、Ｓ
ＯＮ型、ＱＦＮ型の片面樹脂封止型半導体装置では、第
１の平坦部６２の外部実装面６２ａと、これに平行に形
成された第２の平坦部６４のボンデング面６４ａと、第
１の平坦部６２と第２の平坦部６４とを接続する傾斜部
６５を備えたリードフレームを構成部材としているの
で、折り曲げ加工によって傾斜部６５が成形されるた
め、第１の平坦部６２と傾斜部６５との境界部７８に曲
げ加工時に発生する引っ張り応力により、前記第１の平
坦部６２の板厚が引き込まれて薄肉部Ｇ２と曲面Ｒ１、
すなわち境界部７８が形成されることは一般的に知られ
ている。このため、前記薄肉部Ｇ２により、第１の平坦
部６２の平坦部領域面積が狭くなると言う問題があっ
た。
【００１４】さらに、樹脂封止の際、この薄肉部Ｇ２に
より第１の平坦部と折り曲げ部分との境界部７８に、第
１の平坦部６２と下型パッティング面７４との間に隙間
Ｇ１が生じる。そしてこの隙間Ｇ１に封止樹脂が流入
し、外部実装面６２ａに封止樹脂７１ａが付着するとい
う問題があった。
【００１５】２．図６（ｃ）、及び図７に示すように、
前記半導体素子搭載部６３に半導体素子６３ａが搭載さ
れた前記半導体素子搭載フレーム６０ａを前記片面樹脂
封止金型７０に載置し、封止樹脂７１ａを注入して樹脂
封止部７６を形成する際に、前記片面樹脂封止金型７０
は、前記半導体素子搭載フレーム６０ａの支持枠６８の
近傍に圧接する下型パッテング面７４に対して上型パッ
ティング面７２が狭くなっている。そのため、上型パッ
ティング面７２及び下型パッティング面７４が半導体素
子搭載フレーム６０ａの上面及び下面を圧接固定する
と、図７に示すように、前記境界部７８の第１の平坦部
が矢印の方向に持ち上げられてキャビティ７１内の境界
部７８と下型パッティング面７４との間に前記隙間Ｇ１
を加えた隙間Ｇ３が生じる。そしてこの隙間Ｇ３に封止
樹脂７１ａがさらに流入し、外部実装面６２ａに封止樹
脂７１ａが広く付着するという問題があった。さらに、
前記境界部７８が押し上げられた状態で封止樹脂が硬化
するので、前記第１の平坦部が傾斜した状態となり、平
坦部領域の平坦度が悪くなると言う問題があった。この
ため、第１の平坦部６２の平坦度が低下し、外部実装面
６２が狭くなり、外部実装面６２ａと、図示していな
い、マザーボードのマウティング・パッドとの半田接合
不良が発生するので、外部実装面６２ａを封止樹脂７１
ａの境界側に設けるか、その外側に設けるか、半田バン
プ又は半田ボールを接続することによって実装面の平坦
度を確保する必要があった。さらに、外部実装面に付着
した封止樹脂を除去する作業を増加させる必要があっ
た。これが片面樹脂封止型半導体装置の小型化や生産効
率化の隘路となっていた（図６（ａ）参照）。
【００１６】本発明はかかる事情に鑑みてなされたもの
で、第１の平坦部と傾斜部との境界部で折り曲げ加工を
行って接続リードを形成する際に、曲げ加工による引っ
張り応力が前記第１の平坦部に作用し、前記第１の平坦
部の板厚が引き込まれ、前記第１の平坦部の板厚が細る
現象やパッティング面の圧接による第１の平坦部の持ち
上がり現象の影響を防ぐことができると共に、前記封止
樹脂が外部実装面に付着することを防止し、外部実装面
を初期状態に保持し、片面樹脂封止型半導体装置のさら
なる小型化を可能にする構造を提供することを目的とす
る。
【００１７】
【課題を解決するための手段】上記の課題を達成する本
発明に係る請求項１記載の片面樹脂封止型半導体装置
は、外部実装面となる第１の平坦部と、サポートリード
で支持され、半導体素子を搭載する半導体素子搭載部
と、これらに平行に形成されたボンデング面となる第２
の平坦部と、前記第１の平坦部と前記第２の平坦部とを
接続する傾斜部を備え、前記第２の平坦部と前記傾斜部
とから成る接続リードを、所定回数のエッチング加工を
行うことにより、他の部位の板厚に比べその板厚を薄く
成形された複数の内部リードを半導体素子搭載部の周辺
部に配置したリードフレームと、前記半導体素子搭載部
に固着された半導体素子と、前記半導体素子の電極パッ
ドと前記接続リードとを電気的に接続して電気的導通回
路が形成された電気的導通回路形成部と、前記半導体素
子、前記接続リード、及び前記電気的導通回路形成部
を、片面樹脂封止金型により、これに封止樹脂を充填し
て前記外部実装面、又は前記外部実装面及び半導体素子
搭載部の裏面が前記封止樹脂の底面部位に露出した樹脂
封止部とから成る構成としたことを特徴とする。
【００１８】本発明に係る片面樹脂封止型半導体装置
は、所定回数のエッチング加工を行うことにより、前記
第２の平坦部及び前記傾斜部を他の部位の板厚に比べて
その板厚を薄く成形されたリードフレームを構成部材と
しているので、前記第１の平坦部と前記傾斜部との境界
に形成された段差によつて、前記傾斜部を形成する折り
曲げ加工による板厚の細り現象の影響が前記第１の平坦
部に及ぶことを防ぐことができる。
【００１９】また、前記第２の平坦部の平坦度を初期状
態に維持されるので、外部実装面を半導体素子側に近接
させることができ、半導体装置の小型化が達成されると
共に、半導体素子の電極パッドとプリント基板の接合パ
ッドとの電気的導通回路を短縮させることができる。
【００２０】さらに、前記第２の平坦部及び前記傾斜部
は２段エッチング法を用いて形成されるので、接続リー
ドとなる前記第２の平坦部及び前記傾斜部の板厚を適切
に選択でき、電気的導通回路部の形成に、インナーリー
ド・ボンデング、ワイヤ・ボンデング、フリップ・チッ
プ等のボンディング法を用いた構成とすることもでき
る。
【００２１】また、請求項２記載の樹脂封止型半導体装
置は、請求項１記載の樹脂封止型半導体装置において、
前記樹脂封止部は、複数の封止樹脂充填キャビティ及び
その周囲に上型パッティグ面を備えた上型と、前記上型
のパッティングに対面する部分に前記上型のパッティン
グ面より巾狭で突出した微少高さの環状突起を有する下
型のパッティング面を備えた下型との組合せから成る片
面樹脂封止金型に封止樹脂を充填することにより成形さ
れることを特徴とする。
【００２２】この片面樹脂封止金型により樹脂封止部を
成形する際に、上型パッティングに対応する部分に前記
上型パッティング面より巾狭で突出した微少高さの環状
突起を有する下型パッティング面を備えた下型との組合
せから成る片面樹脂封止金型で樹脂封止されているの
で、上型パッティングと下型パッティング面とでリード
フレームを圧接した際、下型のパッティング面に設けた
環状突起がリードフレームの下面にくい込み、第１の平
坦部に、下型パッティング面側に向かって曲げ応力が作
用し、第１の平坦部の外部実装面を下型パッティング面
に押しつけることができる。これによって、従来技術で
生じていた第１の平坦部の外部実装面と下型パッティン
グ面との間の隙間もがなくなり、封止樹脂の流入を防止
することができる。その結果として、前記外部実装面の
実装領域に封止樹脂の付着がなくなり、実装領域に付着
した封止樹脂の除去工程なくすことができ生産効率が向
上する。更には実装面の平坦度を初期状態に維持するこ
とができる。
【００２３】
【本発明の実施の形態】本発明の実施の形態に係る半導
体装置１０は、ＳＯＮ型の半導体装置を例として説明す
ると、例えば、図１に示すように、外部実装面１１ａと
なる第１の平坦部１１と、サポートリードで支持され、
半導体素子を搭載する半導体素子搭載部１２と、これら
に平行に形成されたボンデング面１３ａとなる第２の平
坦部１３と、第１の平坦部１１と第２の平坦部１３とを
接続する傾斜部１４とを備え、さらに、２回エッチング
加工により、第２の平坦部１３及び傾斜部１４とを他の
部位の板厚に比べ薄く成形された接続リード１７ｂから
なる複数の内部リード１７を前記半導体素子搭載部１２
の外周辺部に沿って配置された構成とした導体回路パタ
ーン１５と、これを支持する支持枠１６とから成るリー
ドフレーム１７と、前記リードフレーム１７に半導体素
子１８を搭載し、下型パッティング面に突出した微少高
さのパッティンク領域２４ａ（環状突起）を設けた片面
樹脂封止金型２０により（図５（ａ）参照）、前記半導
体素子１８を樹脂封止すると共に、前記外部実装面１１
ａ、及び半導体素子搭載部１２が封止樹脂１９ａの底面
部位１９ｂに露出した樹脂封止部１９とを要素部材とし
て構成されている。
【００２４】ここで、前記半導体素子１８を封止する樹
脂封止金型は、例えば、図５（ａ）に示すように、封止
樹脂を充填する空間を形成するキャビティ５１及びその
周辺に形成された上型パッティング面を備えた上型と、
上型パッティング面５２Ａに対面する部分に前記上型パ
ッティング面より巾狭で突出する微少高さの環状突起を
有する下型パッティング面を備えた下型との組合せから
成る構成とされている。以下、半導体装置の各構成部材
について説明する。
【００２５】図２に示すように、本発明の一実施の形態
に使用されるリードフレーム１７は、例えば、鉄−ニッ
ケル合金（アロイ４２）や銅合金の薄板から、通常の２
回エッチング法により、半導体素子１８を搭載する半導
体素子搭載部１２と、一端部側にボンデング面１３ａ
を、他端部側に外部実装面１１ａを備え、前記外部実装
面１１ａを除く一端部側が、２回エッチング加工によ
り、各ボンディング法に適応した所定の板厚に成形され
た導体リード１７ｂを有し、且つ導体リード１７ｂが前
記半導体素子搭載部１２に連接して配列された内部リー
ド１７ａを有する中間形状の導体回路パターン１５ａと
これを支持する支持枠１６とから成る中間形状のリード
フレーム１７ｃを形成し、該中間形状のリードフレーム
１７ｃの前記半導体素子搭載部１２から前記接続リード
１７ｂを分離すると共に、折り曲げ加工を行って、前記
外部実装面１１ａを有する第１の平坦部１１と、第１の
平坦部１１に平行したボンデング面１３ａを有する第２
の平坦部１３と、第１の平坦部１１と第２の平坦部１３
を連結する傾斜部１４とが成形された構成とされてい
る。
【００２６】まず、図３（ａ）、（ｂ）に示すように、
前記リードフレーム１７の形成は、前記薄板の両面にフ
ォトレジストを塗布し、一方面側に第１の平坦部１１、
半導体素子搭載部１２、及び支持枠１７ｂの外郭パター
ンの露光・現像を行って後、第１の平坦部１１、半導体
素子搭載部１２、及び支持枠１７ｂの外郭を除く斜線部
分を所定の深さに成るように第１回のエツチング加工を
行い、前記外部実装面１１ａとなる第１の平坦部１１、
前記半導体素子搭載部１２、及び前記支持枠の外郭が形
成される。
【００２７】次に、図４に示すように、第１回のエッチ
ング加工で除去された斜線部分にレジストを充填し、前
記第１の平坦部１１、前記半導体素子搭載部１２、及び
前記支持枠を被覆した後、その反対面側にフォトレジス
トを塗布し、リードフレームの所定の形状パターンの露
光・現像を行って後、第２回のエッチング加工を行い、
内部リード１７ａの一端側の連接リード１７ｂが他の部
位の板厚よりも薄く形成され、且つその端面が前記半導
体搭載部１２に連結された中間形状のリードフレーム１
７ｃが形成される。
【００２８】次に、図２に示すように、前記内部リード
１７ａの一端部を前記半導体搭載部１２から分離すると
共に、板厚が薄く形成された内部リード１７ａの一端部
側を折り曲げて前記ボンデング面１３ａとなる第２の平
坦部１３と前記第１の平坦部１１と第２の平坦部１３を
連接する傾斜部１４を形成して図２に示すリードフレー
ム１７が得られる。
【００２９】ここで、前記ボンデング部１３ａとなる第
２の平坦部１３と前記第１の平坦部１１と第２の平坦部
１３を連接する傾斜部１４を形成したが、図示していな
い、インナーリードボンディング・タイプの半導体装置
を形成する場合は、インナーリードボンディングを行っ
て電気的導通回路を形成する際に、前記接続リード１７
ｂを半導体搭載基板１２から分離すると同時に折り曲げ
加工を行い、前記第２の平坦部１３と前記傾斜部１４か
ら成る接続リード１７ｂとを形成してもよい。この場合
には、熱衝撃を吸収するために板厚をより薄くビーム状
に形成すると良い。
【００３０】続いて、上記した２回エッチングを行い、
折り曲げ部分を薄肉化した構成の接続リード１７ｂを備
えたリードフレームを構成部材とする片面樹脂封止型半
導体装置の形成について、図１に示す、ワイヤボンデン
グ・タイプのＳＯＮ型半導体装置１０を例に取り上げて
説明する。
【００３１】図２に示す前記リードフレーム１７の半導
体素子搭載部１２に半導体素子１８をＡｇペーストなど
の接着剤層を介して固着・搭載し、半導体素子１８の電
極パッドと、これに対応する前記内部リード１７ａ（一
端部側に設けた第１の平坦部と、他端部側に第２の平坦
部と前記傾斜部とからなり、且つ前記第２の平坦部と傾
斜部を薄肉化した接続リード１７ｂとから成る構成とし
たものを言う）の第２の平坦部１３に設けたボンデング
面１３ａとをボンディングワイヤ１８ａで接続して電気
的導通回路を備えた半導体素子搭載フレーム１８ｂの形
成を行った後、前記半導体素子搭載フレーム１８ｂを、
例えば、図５（ａ）、（ｂ）に示すように、封止樹脂を
充填する空間を形成するキャビティ２１及びその周辺に
形成された上型パッティング面２２を備えるとと共に、
封止樹脂充填キャビティ２１には図示していない樹脂注
入口が設けられた上型２３と、上型パッティング面２２
に対面する部分の下型パッティング面２４に、前記上型
パッティング面２２より巾狭のパッティング領域２４ａ
が突出した、例えば、０．０１〜０．３ｍｍ程度、微少
高さの環状突起を設けた下型パッティング面２４を備え
た下型２５との組合せから成る片面樹脂封止用金型２０
内に載置し、上型パッテング面２２と下型パッティング
面２４とで前記半導体素子搭載フレーム１８ｂを圧接し
て、図５（ａ）に示すように、内部リード１７ａの第１
の平坦部１１を下型パッティング面２４に押し付けた状
態で、封止樹脂充填キャビティ２１の図示していない樹
脂注入口から封止樹脂充填キャビティ２１内に封止樹脂
を注入し、第１の外部実装面１１ａ、及び半導体素子搭
載裏面１２ａを露出させた状態で、前記半導体素子１
８、接続リード１７ｂ、及びボンディングワイヤ１８ａ
が封止された樹脂封止部１９が形成される。
【００３２】そして、前記樹脂封止部１９の樹脂封止領
域である外周境界面から外側にと突出した内部リード１
７ａの他端部側を前記外周境界面側に隣接した位置で切
断分離することによって、図１に示すような構成の片面
樹脂封止型半導体装置１０が完成する。
【００３３】以上、本発明の実施の形態ついて、ＳＯＮ
（Small Outline Nonlead Package)型の片面樹脂封止型
半導体装置を一例して説明したように、本発明の特徴と
するところは、２回エッチング法を用いて形成された、
第１の平坦部と、第２の平坦部と、第１の平坦部と第２
の平坦部を接続する傾斜部を備え、しかも第２の平坦部
と傾斜部を他の部位の板厚に比べてその板厚を薄くした
所要の板厚に成形した接続リードを有するリードフレー
ムをその構成部材し、且つ樹脂封止に際して、上面パッ
ティング面に対面する下型パッティング面に突出した微
細な環状突起を設けた片面樹脂封止用金型を用い、外部
実装面に封止樹脂の付着をなくし、封止樹脂の底面部位
に前記第１の平坦部を露出させた所定の平坦度を有する
外部実装面を備えた構成としたことにある。
【００３４】従って、本発明の実施の形態に記載の構成
に限定されるものではなく、特許請求の範囲に記載され
ている事項の範囲内で考えられるその他の実施の形態や
変形例も含むものである。例えば、ＱＦＮ（Quade Flat
Non-lead Package)と呼ばれている片面樹脂封止型半導
体装置にも適用することもできる。また、インナーリー
ド・ボンデング、ワイヤ・ボンデング、フリップ・チッ
プ等のボンディング法を用いた構成の片面樹脂封止型半
導体装置にも適用することができる。
【００３５】
【発明の効果】本発明に係る請求項１叉は２記載の片面
樹脂封止型半導体装置は、２回エッチングを行うことに
より、前記第２の平坦部及び前記傾斜部を、他の部位の
板厚に比べてその板厚を薄く成形されたリードフレーム
を用いた構成としているので、前記第１の平坦部と前記
傾斜部との境界部に形成された段差によつて、前記傾斜
部を形成する折り曲げ加工による板厚の細り現象の影響
が前記第１の平坦部に及ぶことを防ぐことができる、そ
して、これによって前記外部実装面の平坦度を初期状態
に維持することができる。その結果として、外部実装面
を半導体素子に近接させることがで半導体装置のさらな
る小型化が達成される。さらに、前記外部実装面の平坦
度を初期状態に維持することができると共に、前記外部
実装面を半導体素子側に隣接配置することができるの
で、半導体素子の電極パッドとプリント基板の接合パッ
ドとの電気的導通回路を短縮することができ、電気特性
を向上させることができる。また、半導体素子搭載部を
封止樹脂の底面部位叉は上面部位に露出する構成とする
ことができるので、熱拡散性を向上させることができ
る。更に外部実装面の平坦度を初期状態に維持されるの
で、外部実装面のコプラナリティを調整する半田バンプ
を設ける必要がなくなる。
【００３６】また、請求項２記載の樹脂封止型半導体装
置は、請求項１記載の樹脂封止型半導体装置において、
前記樹脂封止には、上型パッティング面に対面する部分
に上型パッティング面より巾狭で突出する微少高さの環
状突起を有するパッティング領域を設けた下型パッティ
ング面を備えた片面樹脂封止金型が用いたられているの
で、上型パッティング面と下型パッティング面とでリー
ドフレームを圧接することにより、第１の平坦部を下型
パッティング面に押しつけることができる。これによっ
て、第１の平坦部と下型パッティング面との間に従来技
術で生じていた隙間がなくなり、封止樹脂の流入を防ぐ
ことができる。その結果として、前記外部実装面の実装
領域に封止樹脂の付着がなくなり、実装領域に付着した
封止樹脂の除去工程なくすことができ生産効率を向上さ
せることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る片面樹脂封止型半導
体装置の断面図である。
【図２】本発明の実施の形態に係る片面樹脂封止型半導
体装置に用いたリードフレームの断面図である。
【図３】（ａ）、（ｂ）はそれぞれ本発明の実施の形態
に係る第１回エッチング加工を行って形成されたリード
フレームを示す平面図、同リードフレームの断面図であ
る。
【図４】本発明の実施の形態に係る第２回エッチング加
工を行って形成された中間形状のリードフレームを示す
平面図である。
【図５】（ａ）、（ｂ）はそれぞれ本発明の実施の形態
に係る半導体素子搭載フレームの樹脂封止状態を示す断
面図、同半導体素子搭載フレームの圧接状態を示す要部
断面図である。
【図６】（ａ）、（ｂ）、（ｃ）は従来の実施形態に係
る片面樹脂封止型半導体装置の断面図、同片面樹脂封止
型半導体装置に用いたリードフレームの断面図、半導体
素子搭載フレームの樹脂封止状態を示す断面図である。
【図７】従来の実施の形態に係る同半導体素子搭載フレ
ームの圧接状態を示す要部断面図である。
【符号の説明】
１０ 半導体装置 １１ 第１の平坦部 １１ａ 外部実装面 １２ 半導体素子搭載部 １３ 第２の平坦部 １３ａ ボンデング面 １４ 傾斜部 １５ 導体回路パターン １５ａ 中間形状の導体回路パターン １６ 支持枠 １７ リードフレーム １７ａ 内部リード １７ｂ 接続リード １７ｃ 中間形状のリードフレーム １８ 半導体素子 １８ａ ボンディングワイヤ １８ｂ 半導体素子搭載フレーム １９ 樹脂封止部 １９ａ 封止樹脂 １９ｂ 底面部位 ２０ 片面樹脂封止金型 ２１ キャビティ ２２ 上型パッティング面 ２３ 上型 ２４ 下型パッティング面 ２４ａ パッティング領域 ２５ 下型 ６０ リードフレーム ６０ａ 半導体素子搭載フレーム ６１ 内部リード ６２ 第１の平坦部 ６２ａ 外部実装面 ６２ｂ 底面部位 ６３ 半導体素子搭載部 ６３ａ 半導体素子 ６４ 第２の平坦部 ６４ａ ボンデング面 ６４ｂ ボンディングワイヤ ６４ｃ 電気的導通回路部 ６５ 傾斜部 ６６ 接続リード ６７ 導体回路パターン ６８ 支持枠 ７０ 片面樹脂封止金型 ７１ キャビティ ７１ａ 封止樹脂 ７２ 上型パッティング面 ７３ 上型 ７４ 下型バッティング面 ７５ 下型 ７６ 樹脂封止部 ７７ 片面樹脂封止型半導体装置

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 外部実装面となる第１の平坦部と、サポ
    ートリードで支持され、半導体素子を搭載する半導体素
    子搭載部と、これらに平行に形成されたボンデング面と
    なる第２の平坦部と、前記第１の平坦部と前記第２の平
    坦部とを接続する傾斜部を備え、前記第２の平坦部と前
    記傾斜部とから成る接続リードを、所定回数のエッチン
    グ加工を行うことにより、他の部位の板厚に比べその板
    厚を薄く成形された複数の内部リードを半導体素子搭載
    部の周辺部に配置したリードフレームと、前記半導体素
    子搭載部に固着された半導体素子と、前記半導体素子の
    電極パッドと前記接続リードとを電気的に接続して電気
    的導通回路が形成された電気的導通回路形成部と、前記
    半導体素子、前記接続リード、及び前記電気的導通回路
    形成部を、片面樹脂封止金型により、これに封止樹脂を
    充填して前記外部実装面、又は前記外部実装面及び半導
    体素子搭載部の裏面が前記封止樹脂の底面部位に露出し
    た樹脂封止部とから成る構成としたことを特徴とする片
    面樹脂封止型半導体装置。
  2. 【請求項２】 請求項１記載の樹脂封止型半導体装置に
    おいて、前記樹脂封止部は、複数の封止樹脂充填キャビ
    ティ及びその周囲に上型パッティグ面を備えた上型と、
    前記上型のパッティングに対応する部分に前記上型のパ
    ッティング面より巾狭で突出する微少高さの環状突起を
    有する下型のパッティング面を備えた下型との組合せか
    ら成る片面樹脂封止金型により成形されて成ることを特
    徴とする片面樹脂封止型半導体装置。
JP30167498A 1998-10-07 1998-10-07 片面樹脂封止型半導体装置 Pending JP2000114426A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30167498A JP2000114426A (ja) 1998-10-07 1998-10-07 片面樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30167498A JP2000114426A (ja) 1998-10-07 1998-10-07 片面樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JP2000114426A true JP2000114426A (ja) 2000-04-21

Family

ID=17899774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30167498A Pending JP2000114426A (ja) 1998-10-07 1998-10-07 片面樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2000114426A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
SG105544A1 (en) * 2002-04-19 2004-08-27 Micron Technology Inc Ultrathin leadframe bga circuit package
US7084511B2 (en) * 2001-03-27 2006-08-01 Nec Electronics Corporation Semiconductor device having resin-sealed area on circuit board thereof
JP2009267398A (ja) * 2008-04-04 2009-11-12 Gem Services Inc スタンピング加工を用いて形成される形状を有する半導体素子パッケージ
KR101090259B1 (ko) * 2002-10-17 2011-12-06 로옴가부시기가이샤 패키지형 전자부품에 있어서의 리드 단자의 절단 방법
CN103681535A (zh) * 2012-09-01 2014-03-26 万国半导体股份有限公司 带有厚底部基座的晶圆级封装器件及其制备方法
US9466008B2 (en) 2013-12-09 2016-10-11 Samsung Display Co., Ltd. Device and method for processing image
TWI618201B (zh) * 2013-03-09 2018-03-11 創研騰智權信託有限公司 低厚度引線半導體封裝
US11469205B2 (en) 2013-03-09 2022-10-11 Adventive International Ltd. Universal surface-mount semiconductor package

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
US7084511B2 (en) * 2001-03-27 2006-08-01 Nec Electronics Corporation Semiconductor device having resin-sealed area on circuit board thereof
US7268439B2 (en) 2001-03-27 2007-09-11 Nec Electronics Corporation Semiconductor device having resin-sealed area on circuit board thereof
SG105544A1 (en) * 2002-04-19 2004-08-27 Micron Technology Inc Ultrathin leadframe bga circuit package
US7183134B2 (en) 2002-04-19 2007-02-27 Micron Technology, Inc. Ultrathin leadframe BGA circuit package
US7294911B2 (en) 2002-04-19 2007-11-13 Micron Technology, Inc. Ultrathin leadframe BGA circuit package
KR101090259B1 (ko) * 2002-10-17 2011-12-06 로옴가부시기가이샤 패키지형 전자부품에 있어서의 리드 단자의 절단 방법
JP2009267398A (ja) * 2008-04-04 2009-11-12 Gem Services Inc スタンピング加工を用いて形成される形状を有する半導体素子パッケージ
CN103681535A (zh) * 2012-09-01 2014-03-26 万国半导体股份有限公司 带有厚底部基座的晶圆级封装器件及其制备方法
CN103681535B (zh) * 2012-09-01 2016-10-19 万国半导体股份有限公司 带有厚底部基座的晶圆级封装器件及其制备方法
TWI618201B (zh) * 2013-03-09 2018-03-11 創研騰智權信託有限公司 低厚度引線半導體封裝
US10008438B2 (en) 2013-03-09 2018-06-26 Adventive Ipbank Low profile leaded semiconductor package and method of fabricating the same
US11469205B2 (en) 2013-03-09 2022-10-11 Adventive International Ltd. Universal surface-mount semiconductor package
US9466008B2 (en) 2013-12-09 2016-10-11 Samsung Display Co., Ltd. Device and method for processing image

Similar Documents

Publication Publication Date Title
JP3521758B2 (ja) 半導体装置の製造方法
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
US5869905A (en) Molded packaging for semiconductor device and method of manufacturing the same
JP2001024135A (ja) 半導体装置の製造方法
JPH098207A (ja) 樹脂封止型半導体装置
JPH11195742A (ja) 半導体装置及びその製造方法とそれに用いるリードフレーム
JP2001274316A (ja) 半導体装置及びその製造方法
JPH1012769A (ja) 半導体装置およびその製造方法
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH09307043A (ja) リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置
JP2000114426A (ja) 片面樹脂封止型半導体装置
JPH11354572A (ja) 半導体チップパッケ―ジ及びその製造方法
US20080303134A1 (en) Semiconductor package and method for fabricating the same
JPH098186A (ja) 半導体集積回路装置およびその製造方法
KR20020026854A (ko) 반도체 장치 제조 방법
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP4243178B2 (ja) 半導体装置の製造方法
TWI387080B (zh) 四方扁平無引腳之半導體封裝結構及封裝方法
JPH1154663A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法
JP2001077283A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2005191158A (ja) 半導体装置及びその製造方法
JPH1041432A (ja) リードフレーム部材および表面実装型半導体装置
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法