TWI618201B - 低厚度引線半導體封裝 - Google Patents

低厚度引線半導體封裝 Download PDF

Info

Publication number
TWI618201B
TWI618201B TW103108003A TW103108003A TWI618201B TW I618201 B TWI618201 B TW I618201B TW 103108003 A TW103108003 A TW 103108003A TW 103108003 A TW103108003 A TW 103108003A TW I618201 B TWI618201 B TW I618201B
Authority
TW
Taiwan
Prior art keywords
die
package
plastic body
pin
pins
Prior art date
Application number
TW103108003A
Other languages
English (en)
Other versions
TW201501251A (zh
Inventor
瑞查德Ｋ 威廉斯
Original Assignee
創研騰智權信託有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創研騰智權信託有限公司 filed Critical 創研騰智權信託有限公司
Publication of TW201501251A publication Critical patent/TW201501251A/zh
Application granted granted Critical
Publication of TWI618201B publication Critical patent/TWI618201B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48108—Connecting bonding areas at different heights the connector not being orthogonal to a side surface of the semiconductor or solid-state body, e.g. fanned-out connectors, radial layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

在一種半導體封裝中，底表面與塑料體之平坦底表面共面的引腳在該塑料體之垂直側表面之底部向外延伸。結果產生一種具有最小覆蓋區的封裝，其適合用於在相對低成本印刷電路板組裝工廠中使用之稱作「波峰焊接」的技術。本發明揭示用於製造該封裝的方法。

Description

低厚度引腳半導體封裝 相關申請案之交叉參考
本申請案主張2013年3月9日申請之臨時申請案號61/775,540及61/775,544的優先權，該等案件之各者係藉由引用之方式全文併入本文中。
本發明係關於包括用於功率裝置及類似積體電路之封裝在內的半導體封裝。
半導體裝置及IC一般容納在半導體封裝中，半導體封裝包括保護性塗層或封裝劑以預防在該等組件之處理及組裝期間、在運送期間及當將該等組件安裝於印刷電路板上時損壞。出於成本考慮，該封裝劑較佳由塑料體製成。將液態塑料「模製化合物」於高溫下注入模製室中，並圍繞裝置及其互連件，然後冷卻並固化成固態塑料體。該等封裝通常稱為「射出成型」。
通過一般由銅製成之金屬引腳框進行與裝置的互連，從而將來自半導體裝置或「晶粒」之電流及熱量傳導至印刷電路板及其周圍。介於晶粒與引腳框之間的連接物一般包括用於將晶粒安裝於引腳框之「晶粒座」上的傳導性或絕緣性環氧物質，及一般由金、銅或鋁製成之用於連接晶粒表面連接物與引腳框之金屬接合線。或者，可使用焊料球狀物、金凸塊或銅柱以將晶粒之頂側連接物直接附著於引腳框 上。
儘管在成品中金屬引腳框作為充當電及熱的導體，但在製造期間，引腳框暫時性將裝置元件保持在一起直到塑料體硬化。塑料體固化後，藉由機械鋸割將已封裝晶粒從亦形成於相同引腳框上的其他封裝分離或「切單」。鋸子切斷金屬引腳框及在一些情形中亦切斷硬化的塑料體。
在「引腳」半導體封裝(亦即其中金屬引線或「引腳」突出塑料體的封裝)中，然後利用機械成形彎曲引腳以將其設定成其最終形狀。隨後將成品裝置包裝成帶子及捲軸備於組裝在客戶印刷電路板(PCB)上。
圖1A以橫斷面顯示一引腳封裝1之一個實例，其包括半導體晶粒4、塑料體2、接合線5B及5C、金屬引線3B及3C及金屬晶粒座3A。金屬引線3B及3C及晶粒座3A包括來自在製造期間分離的單一引腳框的元件。彎曲引腳3B及3C及在橫斷面中不可見的其他引腳係經彎曲以平貼由平坦表面6所描繪之PCB或與其「共面」。由於彎曲引腳3B及3C的形狀，封裝1有時稱為「海鷗翼」封裝。
可製造具有各種尺寸及涵蓋用於封裝電晶體及簡單IC(諸如雙極接面電晶體、功率MOSFET及分路電壓調節器)之3根引腳至用於封裝積體電路(IC)之數十根引腳的引腳組態的該等引腳封裝。迄今為止，已經利用射出成型引腳塑料體封裝製造數十億種產品。常用封裝包括小電晶體(Small Outline Transistor，以下簡稱SOT)封裝如SC70及SOT23封裝、小輪廓封裝(Small Outline Package，以下簡稱SOP)諸如SOP-8、SOP-16或SOP-24、及(針對更高的引腳數而言)引腳方形扁平封裝(Leaded Quad Flat Pack，以下簡稱LQFP)。每一封裝可具有64或更多根引腳的LQFP將其引腳均量地分配在其四個邊緣的各邊，而SOT及SOP封裝僅在兩側定位有引腳。
為適應引腳彎曲處理，針對SOP及LQFP之最小的封裝高度一般超過1.8mm。包括小輪廓電晶體封裝(諸如SOT23-3、SOT23-5、SOT23-6及SOT223)、小晶片封裝(諸如SC70、TSOP-8薄型小輪廓封裝(Thin Small Outline Package，以下簡稱TSOP)及TSSOP-8薄型超小輪廓封裝(Thin Super Small Outline Package，以下簡稱TSSOP)在內的一些封裝經工程設計為薄達1mm之更低厚度。低於1mm厚度，則變得難以製造任何該等封裝。即使對於更大的封裝高度，在海鷗翼封裝之量化製造中，在引腳彎曲期間維持良好的引腳共面性常成問題。
按嚴格規範及公差精確地形成引腳存在問題。客戶視變形的引腳為質量問題，從而要求作出合乎規格的修正處理並承擔改進方案。在極端情形下，在規定公差之外的製造可導致製造中斷，產生經濟處罰、廠商不合格及甚至訴訟。
對製造中之引腳彎曲的差控制性並非該等封裝的唯一限制。儘管其較普遍，但引腳射出成型封裝面對大量其他的限制，包括不良面積效率、差耐熱性及相對厚的橫斷面厚度。具體而言，該等封裝之最大的晶粒大小相比其在印刷電路板上的覆蓋區要小，部分原因在於由引腳之彎曲部分所浪費的面積。將最大的晶粒面積與封裝之PCB安裝面積相比，海鷗翼封裝之面積效率可低達30%至50%。
一種改進面積效率的方式係在封裝底部彎曲引腳，在如圖1B之封裝11中所示，封裝11包括半導體晶粒14、塑料體12、接合線15B及15C、金屬引線13B及13C及金屬晶粒座13A。金屬引腳13B及13C及晶粒座13A包括來自製造期間分離之單一引腳框的元件。金屬引線13B及13C及在橫斷面中不可見的其他引腳係在封裝底部經彎曲以平貼由虛構表面16所描繪之PCB或與其「共面」。引腳形狀因其明顯形似字母字元而可稱為「J」引腳，但實際上，在相反的方向中與海鷗翼形更相似。
與海鷗翼封裝1不同，經改進的封裝11可容納更寬的塑料體12及針對任何給定PCB覆蓋區而言為晶粒14提供更大的空腔及亦承載顯著更大的晶粒14，其高達具有相同覆蓋區之海鷗翼封裝的晶粒大小的3倍，面積效率提升至高達70%或甚至80%。因此，該封裝類型稱為JW型封裝，一種對其J引腳寬體構造的指稱。迄今為止，製造數量已經超過十億單位，包括SC70JW(一種具有與SC70相同的PCB覆蓋區的JW型封裝)及TSOPJW(一種具有與TSOP封裝相同的PCB覆蓋區的更小JW型封裝)。
不幸的係，引腳彎曲的過程需要垂直及水平間隙以供引腳成形機固定及彎曲引腳而不接觸塑料體。若機器接觸塑料體，則塑料體可能破裂及所得產品將不能通過必要的可靠性及密封性測試。為避免損壞及實現較低封裝厚度，對JW封裝11之塑料體12的底部邊緣製造缺口以容納引腳13B及13C的向上彎曲。即使存在該缺口並考慮彎曲過程的最小公差，亦無法可靠地製造低於1mm厚度的JW封裝。實際而言，製造體積在1mm厚度以下的任何JW封裝皆具有挑戰性。
除了其高度限制，海鷗翼及JW型封裝因難以將作為散熱片的曝露晶粒座整合至該等封裝中而缺乏有效的散熱。在低耐熱性「功率封裝」中，主要藉由使用背側延伸超過塑料體封裝之厚晶粒座，在晶粒與PCB之間插入包括固體銅的散熱片。例如，在圖1A之封裝中，若晶粒座3A向下延伸超過塑料體2到達平面6，如藉由假想的金屬散熱片7所示，則熱量可從晶粒更有效地傳入PCB。在實踐中，散熱片7將替代晶粒座3A，起著晶粒座及散熱片的雙重作用。如此，散熱片7亦可稱為「曝露的晶粒座」。
利用散熱片7之問題在於必須彎曲引腳3B及3C以匹配散熱片7的底部。然而，散熱片7之背側並非自然地與其引腳3B及3C共面。儘管可校正成形機以使引腳3B及3C彼此保持相對共面，但彎曲底腳低於 塑料體外殼2之底部的距離將變化及因此使引腳3B及3C與假想的散熱片7的底部錯位。儘管在低量製造中容許該錯位，但自大規模製造過程的自然隨機可變性導致的產量波動係不可避免，其影響具有風險性且可能涉及極高代價。
此外，該隨機可變性在應用中可產生不同的失效模式。例如，在統計上，在一些情形中，引腳3B及3C之底部可延伸低於散熱片7之底部。在該等情形下，在具有頂表面6之PCB上安裝封裝1將產生與引腳3B及3C的電連接，但底部散熱片7懸浮在平面6上方及不能將熱導入PCB。反之，當散熱片7延伸低於引腳3B及3C之底部時，則引腳無論如何都不會焊接到PCB上，從而產生開式電路及缺陷型PCB。更糟的是，可產生差或「冷」焊接點，從而通過最終的製造測試但在現場操作期間失效。嚴重的現場失效可導致昂貴的產品召回，並可造成客戶向製造商索賠損失。
雖然存在所有製造風險，但圖1A之引腳海鷗翼封裝1至少在概念上適合容納散熱片7，因為該封裝利用一種「晶粒向上」設計，其中晶粒4位於晶粒座3A或假想散熱片7的頂部。相比之下，圖1B之JW型封裝與PCB連接之散熱片完全不相容，因為該封裝利用一種「晶粒向下」組態，其中晶粒14位於晶粒座13A下方。
為避免引腳彎曲之可變性以製造低厚度封裝，已開發一種完全不同類型的封裝「無引腳」封裝及變為商業上採納的標準2000。針對在其所有四個邊緣均具有引腳的該類型封裝的一個常用的命名為QFN(Quad Flat No-lead，以下簡稱QFN)，方形扁平無引腳封裝的簡寫。現在亦廣泛使用該封裝的兩側變式DFN(Dual Flat No-lead，以下簡稱DFN)或雙側扁平無引腳封裝。名稱「無引腳」不意指封裝缺少與PCB的連接，而是其引腳不伸出超過塑料體的任一側邊緣。術語扁平暗含封裝高度均一，缺少用於彎曲引腳的區域。
圖2A之橫斷面圖顯示該一無引腳封裝21，其包括半導體晶粒24、塑料體22、接合線25B及25C、金屬引線23B及23C及金屬晶粒座23A。金屬引線23B及23C及晶粒座23A包括來自單一引腳框的元件(統稱為23)，藉此，該引腳框在製造期間被分離成晶粒座23A、金屬引線23B及23C及其他引腳(未顯示)。如圖所示，塑料體22及金屬引線23C之側面部分係與垂直邊緣31共面，從而引腳23C不會延伸超過塑料體22的邊緣。以類似的方式，引腳23B係與塑料體22之另一垂直邊緣共面。由於引腳垂直定位，因此對於引腳或對於引腳彎曲而言無需間隙及面積效率在一些情形中提升至高達80%至90% PCB面積利用率。
無引腳封裝21之底部亦為平坦的，塑料體22之底部沿水平平面邊緣26與引腳23B及23C之底部共面。在可選散熱片32替代晶粒座23A的情形下，由於引腳23B及23C及散熱片32均由相同的金屬片形成，因此可選散熱片32的底部自然地與引腳23B及23C之底部共面，如藉由水平線26所示。
如圖2B之DFN透視圖所示，引腳23B、23D、23F及23H不伸出超過藉由塑料體22界定之立方體形狀，與封裝之側面及藉由水平線26界定之底部邊緣平齊。圖2C所示之封裝底面的平面圖證實引腳23B至23I與藉由塑料體22界定之所有邊緣的共面性。可選散熱片32亦自然地與封裝之底部共面及其各側面藉由塑料體22之環形圖封閉。
將無引腳封裝安裝於PCB上需要在封裝與該板之間存在焊料，此係藉由在組件放置之前利用焊料糊劑塗佈PCB而完成。在拾放機將所有組件放置於PCB上之後，使PCB通過一般位於可移動帶上的再流動爐。在再流動操作期間，焊料糊劑熔化並僅黏附至PCB中曝露銅軌跡的部分。同樣地，焊料僅黏附至安裝之組件之曝露的金屬表面。因此，利用焊料再流動以附著組件的任何PCB組裝製造在本土工業中稱為「再流動」組裝線。
圖2D顯示該PCB組裝件之橫斷面圖，其中DFN封裝21係藉由焊料30安裝於多層PCB 27之上。如圖所示，DFN封裝21部分包括引腳23B及塑料體22。PCB 27包括一般為酚類的絕緣基板28及一般包括銅的多層導電跡線29、34及35。一些部分的(而非全部)導電跡線曝露在表面上。甚至更少部分的導電跡線29與安裝之組件的傳導性引腳(在該情形下，引腳23B及可選散熱片32)重疊。
在組件安裝之前施加至PCB的焊料糊劑一般包括金屬(諸如Ag)或在相對低的溫度下熔化的二相金屬化合物(諸如Pb-Sn)。近年來，出於環境擔憂已經大範圍地禁止Pb化合物，而是使用較高溫度的銀(Ag)焊料。在再流動組裝過程中，因為封裝放置在焊料自身的頂部，因此不需要焊料能夠在封裝引腳下流動。
在再流動處理期間，焊料30再流動至PCB 27具有曝露的導電跡線29及DFN封裝21具有曝露的引腳23B的地方。封裝自身係僅藉由表面張力而固定。焊料自然地「流動」離開封裝21及多層PCB 27上缺乏金屬連接物的任何區域。實質上，焊料流向其被需要的地方(即焊接點)及再流動之後，焊料不存在於PCB之所有其他的部分中。在存在可選散熱片32的情形下，焊料33亦保持在該區域中。
理想而言，再流動之後，焊料30填充介於引腳23B之底部與導電跡線29之間的全部空腔。在一些情形中，焊料30將通過流體行為向上「芯吸」至引腳23B之側面以減少表面張力。與引腳23B之側面的連接為不連續的及不可依賴以確保良好連接。相反，直接定位在引腳23B之底部與導體29之間的焊料必須促進安裝之組件的主要的電連接及機械連接。在存在可選散熱片32的情形下，焊料30將理想地填充介於散熱片32之底部與PCB導電跡線34之頂部之間的全部空腔。
若任何該等介入區未經焊料30填充，則將產生無用空隙，從而弱化焊接點的機械強度，增加連接的電阻及可能有損產品的可靠性。 例如，具有大空隙之焊接點通過在熱循環或電力循環期間經由反復收縮及膨脹而機械性弱化結合強度。最終，焊料中將形成裂縫，及組件將形成斷開或間歇性電連接。在極端情形下，組件可完全「脫離」PCB。
因此，關鍵在於：在製造期間確認在每根引腳上形成無空隙的焊接點。然而，由於主要焊接點位於組件的「下方」，因此不可能進行目視檢查，從而需要昂貴的x射線檢查設備。
在現代多層PCB工廠中通常可獲得用於製造智慧型手機、平板電腦、筆記型電腦、伺服器及網路基礎設施之利用所述再流動方法的PCB組裝件。該等產品一般要求足夠高的價格以承受多層PCB組裝設施的更高製造成本。然而，一些市場對成本極其敏感及無法承受利用x射線檢查之多層PCB或再流動PCB組裝件的高成本。相反，成本敏感型產品仍舊在1960年代建造及利用完全折舊的設備的PCB設施中製造。
要求低成本PCB組裝之產品的實例包括大多數消費品，包括時鐘、無線電收音機、電視機及家電用品及消費品中使用之供電模組、照明設備、HVAC(供暖、通風及空氣調節)及工業應用。該等老式PCB工廠不能夠進行再流動焊料製造、缺乏x射線檢查設備且僅可提供一側或至多兩側PCB，即具有僅一或兩個傳導層的PCB。事實上，利用再流動處理製造之多層PCB的成本可為在該等更老式工廠中製造的單層PCB的成本的2至5倍。
為將組件附接至PCB，該等低成本工廠使用一種已知為「波峰焊接」的方法，其主要利用熔融焊料浸沒板及其組件，熔融焊料僅黏住待製造焊接點的地方(即，組件及PCB具有距離上接近的曝露金屬表面的地方)。在實踐中，組件在其適宜的位置向下「膠黏」及接著將PCB浸於熔融焊料浴中。由於焊料係在安裝組件之後施加，因此與在 圖2D中不同，在介於封裝引腳之底部與PCB導電跡線之間不存在焊料。而是，焊料自身附著至引腳的側面並沿途向上芯吸至引腳。為製造良好連接，焊料必須覆蓋任何組件之曝露引腳的顯著的部分。由於焊料存在於曝露的引腳上，因此可目視檢查焊接操作而無需昂貴的x射線檢查設備。因此，僅引腳封裝諸如圖1A及圖1B所示之海鷗翼及JW型封裝使用波峰焊接PCB組裝。
儘管其具有性能優勢，但無引腳封裝實質上與波峰焊接及低成本PCB組裝不相容。如前所述，在波峰焊接中，不存在可使焊料擠入封裝引腳之底部與PCB導電跡線之間的方式，因為該等區域經膠黏劑填充。同樣地，圖2A所示之無引腳封裝21之曝露的引腳23B及23C的垂直邊緣不適合波峰焊接組裝，因為焊料不會可靠地沿途芯吸至垂直的曝露引腳上，實質上因為其傾斜過於陡峭。另外，作為垂直邊緣，目視檢查引腳之焊料覆蓋不切實際。
不幸的係，無引腳封裝之側面的角度因其製造方式而必須為垂直的。圖3顯示一種在塑料模製之後但在切單之前的製造期間的無引腳封裝。如之前，無引腳封裝21包括密封在一塑料體22中之晶粒座23A、晶粒24、接合線25B及25C、金屬引線23B及23C。封裝21之右側為一利用相同的引腳框製造的相同封裝。如圖所示，引腳23C實際上為延伸至下一封裝中之固體金屬片。
標記「鋸條」之區域描述鋸子在晶粒切單期間切割的地方。在鋸割期間，其切斷塑料體22及最終切斷引腳23C，分離封裝21與其相鄰件。因為封裝21之邊緣係藉由鋸割操作界定，因此鋸條之邊緣31必須為基本上垂直的。引腳23C及剩餘的塑料體22之共面性為藉由鋸條之切割界定邊緣31的事實的自然結果。不存在傾斜鋸條之切割線的實際方式，因此，邊緣31必然為垂直的。因此，現今的所有無引腳封裝無法利用低成本波峰焊接PCB工廠來組裝。
總之，引腳封裝諸如海鷗翼、JW類型及LQFP塑料體封裝係可與低成本波峰焊接PCB組裝及目視檢查相容，但遭受高封裝高度、在彎曲處理期間維持引腳精確的共面性的問題、不良面積效率、及不可併入散熱片以改進電力耗散。無引腳封裝諸如DFN及QFN提供一流的共面性、高面積效率、及可併入散熱片以改進電力耗散性能，但與利用波峰焊接及目視檢查的低成本PCB組裝不相容，而是需要利用x射線檢查之更昂貴的焊料再流動PCB製造。
需要一種提供無引腳封裝之性能及共面性益處但與利用波峰焊接及目視檢查的低成本PCB組裝法相容的新穎封裝。
本發明之一種封裝包括一半導體晶粒、一晶粒座、一引腳及一塑料體。該晶粒座可完全密封在塑料體內或曝露在塑料體之底部表面。當在垂直橫斷面觀察時，該引腳一般為Z型及包括一垂直柱區段、一懸臂區段及一底腳。懸臂區段在垂直柱區段之頂部朝晶粒座向內水平突出，及底腳在垂直柱區段之底部向外水平突出。垂直柱區段一般與懸臂區段及與底腳形成直角及尖角。底腳之底表面係與塑料體之底部表面共面。
在一些實施例中，該垂直柱區段水平延伸超過塑料體之一個側表面而形成凸緣。在其他實施例中，塑料體之側表面向外延伸超過垂直柱區段及覆蓋底腳之一部分上表面。該底腳之上表面之全部或一部分係曝露。
本發明之封裝獨特地組合圖1A及1B所示之引腳封裝的特性與圖2A及2B所示之無引腳封裝的彼等。因此，垂直柱區段之垂直邊緣形成垂直平面及由塑料體覆蓋或稍微定位在其外部。在其中垂直柱區段之垂直外部邊緣經塑料體覆蓋的實施例中，底腳在塑料體之側表面的底部向外突出。底腳之底表面至少從鄰近塑料體之側表面的位置至底 腳末端為平坦的。該等特徵將封裝之水平尺寸最小化。
本發明亦包括一種形成半導體封裝的方法。該方法包括在金屬片之第一側面上形成第一遮罩層及接著在晶粒座、引腳之懸臂區段及介於該引腳與該晶粒座之間的間隙所定位的區域中經由該第一遮罩層中的開孔部分蝕刻該金屬片。若晶粒座曝露在塑料體的底部，則該遮罩層亦覆蓋晶粒座所定位的地方，及該區域未被蝕刻。部分蝕刻不會切斷整個金屬片，及薄化的金屬層保留在蝕刻區中。
本發明進一步包括在該金屬片之第二側面上形成第二遮罩層，第二遮罩層具有第一及第二開孔，該第二遮罩層中之第一開孔係位於引腳與晶粒座之間的間隙上方，該第二遮罩層中之第二開孔係位於待定位引腳之底腳的區域上方。若由金屬片形成複數個封裝，則該第二遮罩層中之第二開孔亦可位於分離相鄰封裝的區域上方。
然後通過第二遮罩層中之第一及第二開孔蝕刻金屬片。持續該蝕刻直到金屬在待定位介於晶粒座與引腳之間的間隙的區域中完全被移除但在待定位底腳的區域(及在分離相鄰封裝的區域)中僅部分被移除。第一遮罩層中之第一開孔及第二遮罩層中之第二開孔彼此垂直偏離，使得一部分金屬片維持不受蝕刻處理影響。該部分將變為引腳之垂直柱區段。
或者，金屬衝壓處理可用於替代上述蝕刻處理。將第一金屬印模施加至金屬片之第一側面以壓縮及薄化其中待定位引腳之懸臂區段及介於晶粒座與引腳之間的間隙(及視需要之待定位晶粒座)的金屬片。將第二金屬印模施加至該金屬片之第二側面以切開其中待定位介於晶粒座與引腳之間的間隙的金屬片及壓縮及薄化待定位引腳之底腳的(及視需要在介於相鄰封裝之間的區域)的金屬片。
不論使用蝕刻還是衝壓處理，結果一般為具有複數個晶粒座之引腳框，各晶粒座係與複數根引腳相關。若封裝欲只在晶粒座之兩個 相對的側面具有引腳(「雙側」封裝)，則晶粒座一般藉由至少一根連接桿固定在引腳框中。若封裝欲在晶粒座之四個側面均具有引腳(「方形」封裝)，則晶粒座一般與至少一根相關的引腳保持連接，亦即，在上述蝕刻或衝壓處理中在晶粒座與至少一根相關的引腳之間未形成間隙。不論何種方式，晶粒座保持與引腳框連接。
接著將半導體晶粒安裝至晶粒座，及一般利用線接合或覆晶技術在晶粒與引腳之間建立電連接。晶粒、晶粒座及引腳之一部分密封於塑料模製化合物中，該塑料模製化合物係經固化以形成塑料體，該塑料體未覆蓋引腳之底腳之至少一部分。在一些實施例中，該塑料體不覆蓋垂直柱區段之垂直外表面，從而在引腳頂部形成凸緣。
隨後將引腳框及晶粒切單成單獨的封裝。在雙側封裝的情形下，一般藉由鋸割首先切割引腳框，從而在定位引腳的側面上分離相鄰封裝。進行第一次切割以使各引腳之一個區段突出超過其垂直柱區段，突出區段形成引腳之底腳。塑料體未受該切割影響。接著藉由在不具有引腳的側面上將其切割開而分離該等封裝。一般以與第一次切割成直角而做出的第二次切割切穿塑料體及一般在完成模製處理之前固定晶粒座的連接桿切割。
在方形封裝的情形下，亦進行一般彼此呈直角的兩次切割，但兩次切割均類似於上述第一次切割，亦即塑料體未受影響及各引腳之底腳突出超過其垂直柱區段。
參考以下圖示及詳細敘述將更充分地理解本發明。
1‧‧‧引腳封裝
2‧‧‧塑料體
3A‧‧‧金屬晶粒座
3B‧‧‧金屬引線
3C‧‧‧金屬引線
4‧‧‧半導體晶粒
5B‧‧‧接合線
5C‧‧‧接合線
6‧‧‧平面表面
7‧‧‧金屬散熱片
11‧‧‧封裝
12‧‧‧塑料體
13A‧‧‧晶粒座
13B‧‧‧引腳
13C‧‧‧引腳
14‧‧‧晶粒
15B‧‧‧接合線
15C‧‧‧接合線
16‧‧‧虛構表面
21‧‧‧無引腳封裝
22‧‧‧塑料體
23A‧‧‧金屬晶粒座
23B‧‧‧金屬引線
23C‧‧‧金屬引線
23D‧‧‧金屬引線
23E‧‧‧金屬引線
23F‧‧‧金屬引線
23G‧‧‧金屬引線
23H‧‧‧金屬引線
23I‧‧‧金屬引線
24‧‧‧半導體晶粒
25B‧‧‧接合線
25C‧‧‧接合線
26‧‧‧水平平面邊緣
27‧‧‧PCB
28‧‧‧絕緣基板
29‧‧‧導電跡線
30‧‧‧焊料
31‧‧‧鋸條之垂直邊緣
32‧‧‧可選的散熱片
33‧‧‧焊料
34‧‧‧導電跡線
35‧‧‧導電跡線
37‧‧‧導熱性化合物
41‧‧‧封裝
42‧‧‧塑料體
42A‧‧‧塑料體之側表面
42B‧‧‧塑料體之底部表面
43‧‧‧固體金屬片
43A‧‧‧晶粒座
43B‧‧‧引腳
43C‧‧‧引腳
43D‧‧‧引腳
43E‧‧‧引腳
43F‧‧‧引腳
43G‧‧‧引腳
43H‧‧‧引腳
43I‧‧‧引腳
43J‧‧‧引腳
43K‧‧‧引腳
43L‧‧‧引腳
43M‧‧‧引腳
43N‧‧‧引腳
43O‧‧‧引腳
43P‧‧‧引腳
43Q‧‧‧引腳
43R‧‧‧引腳
43S‧‧‧引腳
43T‧‧‧引腳
43U‧‧‧引腳
43V‧‧‧引腳
43W‧‧‧引腳
43X‧‧‧引腳
43Y‧‧‧引腳
44‧‧‧晶粒
45B‧‧‧接合線
45C‧‧‧接合線
45D‧‧‧接合線
45E‧‧‧接合線
45F‧‧‧接合線
45G‧‧‧接合線
45H‧‧‧接合線
45I‧‧‧接合線
46‧‧‧平面
49‧‧‧引腳框
50‧‧‧引腳框
51X‧‧‧鋸條切割線
51Y‧‧‧鋸條切割線
52‧‧‧凸緣
53B‧‧‧底腳
53C‧‧‧底腳
53E‧‧‧底腳
53G‧‧‧底腳
53I‧‧‧底腳
53J‧‧‧底腳
53L‧‧‧底腳
53N‧‧‧底腳
53P‧‧‧底腳
53S‧‧‧底腳之上表面
55‧‧‧方形QFF封裝
60‧‧‧光阻層
61‧‧‧開孔
62‧‧‧薄區
63C‧‧‧垂直柱區段
64‧‧‧光阻層
65‧‧‧開孔(圖5C)/引腳框(圖13A)
66‧‧‧開孔
67‧‧‧開孔
68‧‧‧薄區
70‧‧‧垂直匯流條
71‧‧‧水平匯流條
72‧‧‧連接桿
73‧‧‧單位單元
73C‧‧‧懸臂區段
74‧‧‧晶粒座
74A‧‧‧晶粒座
75‧‧‧金屬橋
75C‧‧‧底部
76‧‧‧曝露的T型晶粒座
77‧‧‧晶粒座與底腳之間的間隙
79‧‧‧引腳框
81‧‧‧虛線
82‧‧‧虛線
83‧‧‧虛線
84‧‧‧虛線
85‧‧‧虛線
86‧‧‧虛線
91‧‧‧金屬片
92‧‧‧熱量片
93‧‧‧熱短接
99‧‧‧突出部分
100‧‧‧封裝
110‧‧‧封裝
120‧‧‧封裝
130‧‧‧封裝
140‧‧‧封裝
150‧‧‧封裝
160‧‧‧無接合線封裝
161‧‧‧無接合線封裝
165A‧‧‧焊料球狀物
165B‧‧‧焊料球狀物
165C‧‧‧焊料球狀物
175‧‧‧焊料球狀物
175B‧‧‧焊料球狀物
175C‧‧‧焊料球狀物
175D‧‧‧焊料球狀物
175E‧‧‧焊料球狀物
175F‧‧‧焊料球狀物
175G‧‧‧焊料球狀物
175H‧‧‧焊料球狀物
175I‧‧‧焊料球狀物
176‧‧‧向下接合線
177‧‧‧連接桿之加寬的部分
178‧‧‧金屬層
A‧‧‧塑料體之側表面的位置
HC‧‧‧垂直柱區段之高度
HF‧‧‧底腳之高度
LF‧‧‧底腳之長度
在下列圖式中，大致相似的組件係以相似參考數字指定。
圖1A為引腳海鷗翼封裝的橫斷面圖。
圖1B為引腳JW型封裝的橫斷面圖。
圖2A為無引腳封裝的橫斷面圖。
圖2B為無引腳封裝的透視圖。
圖2C為無引腳封裝的底部圖。
圖2D為利用焊料再流動安裝於PCB上之無引腳封裝的橫斷面圖。
圖3為切單之前之無引腳封裝的橫斷面圖。
圖4為根據本發明製造之低厚度底腳封裝的橫斷面圖。
圖5A為製造之前的顯示待形成之元件的位置的引腳框的橫斷面圖。
圖5B為第一遮罩處理步驟之後及第一金屬蝕刻之前的引腳框的橫斷面圖。
圖5C為第二遮罩處理步驟之後及第二金屬蝕刻之前的引腳框的橫斷面圖。
圖5D為第二金屬蝕刻及遮罩移除處理步驟之後的引腳框的橫斷面圖。
圖5E為晶粒附著及線接合處理步驟之後的引腳框的橫斷面圖。
圖5F為塑料模製處理步驟之後但在切單之前的引腳框的橫斷面圖。
圖5G為晶粒切單處理步驟之後的引腳框的橫斷面圖。
圖6A為包括固定相鄰封裝的支撐條的複數個封裝DFF引腳框的平面圖。
圖6B為顯示普通特徵及其相對對齊的DFF底腳封裝的橫向(x方向)橫斷面及對應的平面圖。
圖6C為顯示普通特徵及其相對對齊的DFF底腳封裝的縱向(y方向)橫斷面及對應的平面圖。
圖6D為顯示普通特徵及其相對對齊的DFF底腳封裝的橫向及縱向橫斷面圖。
圖7A為8引腳DFF底腳封裝的透視圖。
圖7B為窄體8引腳DFF底腳封裝的底部圖。
圖7C為寬體8引腳DFF底腳封裝的底部圖。
圖7D為具有一個曝露的晶粒座及兩根連接晶粒座的曝露引腳的8引腳DFF底腳封裝的底部圖。
圖7E為具有寬熱量片的5引腳DFF底腳封裝的底部圖。
圖8A為無安裝於PCB上之曝露的晶粒座的底腳封裝的橫斷面圖。
圖8B為具有安裝於PCB上之曝露的晶粒座的底腳封裝的橫斷面圖。
圖8C為具有與引腳短接且安裝於PCB上之曝露的晶粒座的底腳封裝的橫斷面圖。
圖9A為具有未附接至封裝引腳之曝露的晶粒座的替代性底腳封裝的橫斷面圖。
圖9B為具有與封裝引腳合併之曝露的晶粒座的替代性底腳封裝的橫斷面圖。
圖9C為具有附接至封裝引腳之非曝露的晶粒座的替代性底腳封裝的橫斷面圖。
圖9D為具有內部附接至封裝引腳之曝露的晶粒座的替代性底腳封裝的橫斷面圖。
圖9E為具有未附接至封裝引腳之曝露的T型晶粒座的替代性底腳封裝的橫斷面圖。
圖10為具有經塑料體覆蓋之引腳的替代性底腳封裝的橫斷面圖。
圖11A為包括固定相鄰封裝的支撐條的複數個封裝QFF引腳框的平面圖。
圖11B為具有可選之曝露的晶粒座的16引腳QFF底腳封裝的底部圖。
圖11C為QFF底腳封裝的16引腳實例的透視圖。
圖12A為包括寬熱量片引腳之替代性QFF引腳框的平面圖。
圖12B為包括寬熱量片引腳之替代性QFF引腳框的底部圖。
圖12C為包括寬熱量片引腳之替代性QFF引腳框的透視圖。
圖13A為包括雙側寬熱量片引腳之替代性方形QFF引腳框的平面圖。
圖13B為包括雙側寬引腳之替代性矩形QFF引腳框的平面圖。
圖13C為矩形引腳框之另一實施例的平面圖。
圖14A為顯示位於平齊鋸子邊緣上之連接桿的底腳封裝的橫斷面圖。
圖14B為顯示位於底部邊緣上之有問題的連接桿突出部分的底腳封裝的橫斷面圖。
圖15A為具有對引腳之焊料球狀物晶粒附著的底腳封裝的橫斷面圖。
圖15B為具有對引腳及晶粒座之焊料球狀物晶粒附著的底腳封裝的橫斷面圖。
圖16A為具有焊料球狀物晶粒附著及背側線向下接合的底腳封裝的橫斷面圖。
圖16B為具有焊料球狀物晶粒附著及背側線向下接合的底腳封裝的平面圖。
圖16C為具有熱量片、焊料球狀物晶粒附著及背側線向下接合的底腳封裝的平面圖。
圖4顯示一種根據本發明製造之可與波峰焊接相容的低厚度封裝 41的橫斷面圖。該封裝包括一半導體晶粒44、一晶粒座43A、引腳43B及43C、接合線45B及45C及塑料體42。為適應波峰焊接及目視檢查，引腳43B包括側向突出超過塑料體42的「底腳」53B。以類似的方式，引腳43C包括側向突出超過塑料體42的「底腳」53C。
引腳43B及43C與對應的底腳53B及53C以及晶粒座43A係由單片金屬(較佳而言銅)構成，無需彎曲或引腳成形。因此，如藉由水平線46所代表，引腳43B及43C與底腳53B及53C之底部彼此自然地共面。 除引腳43B及43C的小凸緣52延伸超過塑料體42以外，新穎揭示之封裝除了其底腳基本上為無引腳的。因此，根據本發明製造之封裝在文中稱為扁平「底腳」封裝，其包括對應的縮寫為DFF(Dual-sided Flat Footed，以下簡稱DFF)的雙側底腳封裝及QFF(Quad Flat Footed，以下簡稱QFF)的方形(四側)底腳封裝。在本揭示案之範圍中，術語扁平係指低厚度，即薄或低封裝高度。
如圖所示，底腳53B及53C之垂直高度為引腳43B及43C的高度的一部分。在一個較佳實施例中，底腳53B及53C之高度不超過引腳43B及43C的垂直高度的30%。因為該低底腳高度，在PCB組裝期間，焊料可容易芯吸至底腳53B及53C上，以焊料覆蓋金屬引線延伸段。由於焊接點發生在塑料封裝體外側而非在其下方，因此可容易藉由目視檢查(藉由低成本目視檢查機或藉由人眼目視檢查)確認焊接品質及覆蓋。
除由容納底腳所需之額外面積所損失之面積效率的略微減損以外，所揭示之DFF及QFF封裝之熱特性及電學性能類似於相似大小之DFN及QFN封裝之彼等。然而，在製造中，習知無引腳封裝與新穎揭示的底腳封裝的差別係實質性的。在習知無引腳封裝中，焊料必須自身芯吸至封裝之垂直引腳的側壁上，而在底腳封裝中，焊料可容易流動至低厚度底腳上而無需上升到實質上垂直的引腳上並與其黏附。可 修圓底腳邊緣以進一步提高可焊接性及引腳覆蓋，使得焊料尤其更加容易覆蓋底腳。同樣地，儘管幾乎不可能目視檢查在習知無引腳封裝中存在之垂直引腳之側面上的焊料覆蓋，但可容易檢查揭示之底腳封裝的焊料覆蓋及品質。
儘管眾多設計變化及製造流程可用於製造底腳封裝，圖5A至圖5G以橫斷面顯示一種示例性製造流程，以一固體金屬片43開始及以一完成的封裝41結束。
圖5A顯示形成用於同時製造複數個封裝產品之一部分傳導引腳框之單一固體金屬片43，其包括金屬合金或固體金屬(較佳而言銅)，且具有取決於封裝之所需厚度及功率定額的厚度。在以封裝厚度為主的低厚度封裝應用(如便攜式消費裝置)中，必須限制金屬片43的高度，即約200μm厚，而在更高的功率應用中，因為更厚的金屬(例如，約500μm至約1.2mm厚)為更佳的散熱器，所以需要更厚的金屬。在一些實施例中，金屬可大於1.2mm厚度。銅可在處理之初或製造後期經另一金屬諸如Sn(錫)鍍覆。
製造單個封裝之金屬片43部分的橫向尺寸隨封裝之大小而變化，對於單個封裝而言其在一毫米以內至幾十毫米的範圍內。就說明性目的而言，圖5A中以虛線顯示金屬片43將製造成的組成性封裝元件，該虛線界定晶粒座43A及金屬引線43B及43C(包括底腳53B及53C)將在根據本發明之處理期間形成的位置。
在圖5B中，金屬片43係經光阻層60塗佈，該光阻層係利用光微影方式光學圖案化以界定開孔61而使金屬片43曝露。隨後蝕刻金屬片43以形成薄區62。或者，保護性光阻層60可透過鋼板遮罩絲網印刷以在光阻層60中界定開孔61。藉由將金屬片43浸沒在硫酸或硝酸，或在半導體封裝製造中常用於蝕刻金屬的其他酸的熱酸浴中進行隨後的金屬蝕刻。蝕刻後，薄區62可具有等於金屬片43的原有厚度之10%至 30%的厚度，但薄區62一般至少為50μm厚。
在一個替代性實施例中，金屬「印模」用於衝壓及壓縮一部分金屬片43以形成薄區62。金屬衝壓(一種熟悉金屬加工之技術者知曉的方法)利用強大的精密機械，其利用定製的鋼「印模」快速地機械式衝擊及局部壓縮金屬片43從而以機械方式而非化學方式形成薄區。 因為衝壓僅耗時數秒，而化學蝕刻耗時幾十分鐘至數小時，因此衝壓可比前述之更慢的金屬蝕刻法實現更高的產率及更低的製造成本以形成薄區62。
在金屬衝壓處理中，衝壓機的金屬印模具有擁有與光阻層60中之開孔61所示的相同的尺寸且定位在相同的位置的特徵。因此，在金屬衝壓期間不需要光阻層60(除了在製造印模自身期間，光阻層可用於界定印模的突出區域)。當硬化的鋼印模衝擊金屬片43時，其將更軟的金屬片43局部地壓縮至薄區62的目標厚度，同時其他部分保持完全的厚度。
取決於用於金屬片43之金屬的類型，壓縮量可大，將金屬原子擠壓成低達甚至原有厚度之10%的體積。介於金屬片43之厚部與薄部之間，印模產生一種甚至比藉由蝕刻製造之邊緣更清晰的乾淨的完全垂直切割。對於衝壓而言，因為在衝壓期間，鍍覆之金屬可能裂開或剝落，金屬片43較佳地由均一的金屬或合金製成，在其表面上無鍍覆之金屬。若使用衝壓進行製造，則在完成衝壓之後應進行任何金屬鍍覆；應避免使用任何「預鍍覆」之金屬。
當欲使完成之封裝中的晶粒座曝露在封裝底部時(在此稱為「曝露的晶粒座」)，則一部分光阻層60留在開孔61內。因此，圖5B中闡明之蝕刻處理僅在待定位完成封裝中之引腳的懸臂區段及介於引腳與晶粒座之間的間隙的區域中移除一部分金屬片43。未蝕刻待定位晶粒座的區域。若使用金屬衝壓處理，則相應地設計印模，從而僅壓縮待 定位引腳的懸臂區段及介於引腳與晶粒座之間的間隙的區域。
在圖5C中，金屬片43係經光阻層64塗佈，該光阻層係利用光微影方式光學圖案化以界定開孔65及66。接著在金屬片43上透過開孔65及66進行第二次蝕刻以在金屬片43中形成開孔67及薄區68。或者，光阻層64可透過鋼板遮罩絲網印刷以在光阻層64中界定開孔65及66。藉由將金屬片43浸沒在硫酸或硝酸，或在半導體封裝製造中常用於蝕刻金屬的其他酸的熱酸浴中進行第二次蝕刻。
如圖所示，光阻層64中之開孔66界定金屬片43中將要進行第二次金屬蝕刻以形成薄區68的區域。開孔65界定金屬片43中待曝露至第二次蝕刻以在金屬片43中形成間隙67之薄區62的區域。第二次蝕刻處理的深度係經選擇以將金屬片43從其完全的厚度薄化至較佳等於原有的厚度之10%至30%但一般不薄於50μm。在光阻層64中之開孔65中，使之前在第一次蝕刻期間形成的薄區62曝露至第二次蝕刻，其完全移除薄區62中之所有的金屬以形成間隙67。應注意，光阻層64中之開孔66與光阻層60中之開孔61側向偏移從而形成引腳之垂直柱區段，如圖5D所示。
在一個替代性實施例中，硬化的金屬印模用於衝壓及壓縮一部分金屬片43以形成薄區68。如前所述，一般由鋼或鋼合金製造的具有與光阻層64中之開孔66一致的突出部分的金屬印模壓縮金屬片43至其最終的厚度68。金屬片43之其他部分保持不受影響及處於其原有的厚度。如前所述，介於金屬片43之厚部與薄化部分之間，衝壓產生一種乾淨的完全垂直切割。
在替代性實施例中，在衝壓之後使用第二種機械操作(金屬衝孔)以在金屬片43之薄區62中形成開孔67。金屬衝孔(如同衝壓，一種熟悉金屬加工之技術者知曉的方法)利用精密機械，其利用定製的鋼衝壓機快速地衝擊及局部切割及移除一部分金屬片43。不同於印模，衝 頭經設計用於切割及完全移除材料，而印模一般用於壓縮及薄化材料，但不將其移除。相比化學蝕刻，機械衝孔僅耗時數秒，而非幾十分鐘至數小時，及因此可比金屬蝕刻實現更高的產率及更低的製造成本以形成開孔67。
若薄區62足夠薄，一具有與開孔66及65一致的突出部分的鋼印模實際上可用於在相同的處理步驟中同時形成開孔67及薄區68。因此，可以單一步驟進行衝壓及衝孔操作。儘管該組合操作在理論上可行，但相比單獨地及順序地進行衝壓及衝孔，機械師技術之專業化及用於衝壓及衝孔之專用設備的分配可使得一步操作之商業製造更專業及因此更昂貴。
亦應注意，用於形成薄區68之金屬片43的蝕刻或衝壓在自用於形成薄區62之步驟後的金屬片43之對側進行。在實踐中，這涉及到處理金屬片43之一側，然後將其翻轉以處理其另一側。然而，為了簡化的目的，圖5A至圖5G中所示的處理步驟在貫穿插圖中保持與最終的封裝定位相同的金屬片43定位，從而顯示一些操作諸如圖5C中於金屬片43的頂側上的操作，同時闡明，例如在圖5B中，在金屬片43的背側上進行的其他步驟。
儘管已經利用遮罩及化學蝕刻處理，及在一個替代性實施例中利用機械衝壓及衝孔處理敘述圖案化及薄化金屬片43的方法，但可組合進行該等方法。例如，化學蝕刻可用於形成薄區62，而機械方法可用於形成薄區68及開孔67。實際上，不論何時進行機械操作，在金屬片43上不應存在光阻層諸如層60或64。
圖5D顯示在先前的金屬薄化操作之後所保留的一部分金屬片43，其包括引腳43B及43C及晶粒座43A(引腳框49之組件)，引腳框49包括所示之形成封裝41之金屬片及在該橫斷面中未顯示之形成其他封裝的其他金屬片，其等藉由形成該引腳框的共用金屬條暫時地接在一 起。引腳框為形成複數個封裝之引腳及晶粒座之金屬片及用於在製造期間固定該等金屬片的金屬架的組合。模製之後，引腳從引腳框分離以從引腳框之金屬架及從在相同的引腳框上製造的其他封裝「切單」該封裝。開孔67將晶粒座43A與引腳43B及43C分離。圖5D中未顯示之類似於開孔67的其他開孔將類似於引腳43B及43C的其他引腳與類似於晶粒座43A的晶粒座分離。在製造流程的該階段中，薄區68仍連接引腳43B及43C與相鄰封裝的引腳，及晶粒座43A及其他類似的晶粒座並未「懸浮」而是藉由附接至金屬片43固定在第三維度(即，超出圖5D所作出之橫斷面的平面)中。因此，儘管具有薄區62及68及開孔67，引腳框49仍可作為單個金屬片處理。
圖5E顯示晶粒附著及線接合處理之後的引腳框49。在順序上，利用焊料或環氧物質將一半導體晶粒44首先附著至晶粒座43A。該環氧物質可具有導電性，其在環氧膠中利用金屬填充物，或可視需要為電絕緣的。然後進行線接合以在定位於半導體晶粒44之表面上的金屬接合墊與引腳43B及43C之懸臂區段之間形成接合線45B及45C。接合線45B及45C可包括金、銅、鋁或其他金屬合金。圖5E中不可見的其他引腳可類似地通過相應的接合線連接至其他引腳。晶粒座43A及引腳43B及43C以及其他引腳(未顯示於圖5E中)在引腳框43中之晶粒附著及線接合操作期間接在一起，該引腳框包括與晶粒座43A及引腳43B及43C同時製造的許多類似的晶粒座及引腳。
接著利用熟習此項技術者知曉的塑料射出成型或模製轉移處理以塑料模製引腳框49，形成一圖5F所示的塑料體42。除了小凸緣52，塑料體42覆蓋晶粒座43A及引腳43B及43C之升高的水平部分(即未接觸水平線46的部分)，填充引腳框49之上方及下方以密封晶粒44。因為塑料體42必須以機械方式對齊引腳框49，所以出現包括引腳43B及43C超出塑料體42之略微突出部分的凸緣52。因為任何機械處理必須 容許一些錯位公差，塑料體42之側面從引腳43B及43C之垂直柱區段的外邊緣略微回縮。然而，凸緣52較小，例如，長0.1mm，及因此對封裝之覆蓋區的大小具有最小的影響。在一個較佳實施例中，塑料體42不重疊至薄區68上。
因為界定塑料體42之位置的模具係以機械方式對齊引腳框49，因此凸緣52之側向尺寸的設計必須包括來自製造中之自然的統計差異的一些錯位公差。為避免塑料體42重疊至薄區68上的情形，及在其他情形中形成凸緣52，凸緣52之設計長度應足以容納引腳框49(不論藉由蝕刻或衝壓形成)之尺寸的差異及容納模具至引腳框對齊的差異。 該設計長度(公差)取決於處理設備及其維護及可在0.01mm至0.2mm變化(較佳而言小於0.1mm)。
在一個替代性實施例中，塑料體42延伸超過引腳43B及43C之垂直的外邊緣，從而晶粒44及引腳43B及43C完全密封在塑料體42內及塑料體42略微重疊至薄區68上。但由於該方法針對相同的晶粒寬度佔據更大的維度，相比圖5F所示之實施例，晶粒44之最大尺寸受到不利影響。若塑料體42正好重疊至引腳框49之薄區68上，則該重疊之設計維度必須為足以考慮引腳框49自蝕刻或衝壓之尺寸差異及模具至引腳框對齊的差異。
塑料模製之後，藉由利用精密鋸子切斷薄區68而分離(即，切單)個別封裝。如圖5G之橫斷面圖所示，虛線51Y代表當鋸條切斷薄區68時其邊緣的位置，僅留下(除了小凸緣52)底腳53B及53C突出超過塑料體42。由於塑料體42不重疊至薄區68上，因此鋸條不會切割塑料體42的任何部分，從而使底腳53B及53C曝露以供焊接。相比之下，在習知無引腳封裝中，鋸條切斷塑料體及金屬引線。利用僅單一的切割操作以界定塑料體及金屬的側向範圍，習知無引腳封裝構造不能製造其中金屬引線突出超過塑料體的封裝。
圖5F及5G顯示鋸條以平行於虛線51Y的方向(「y方向」)切斷引腳框49。在第二次通過中，相同的鋸子以垂直於虛線51Y的方向(「x方向」)切割引腳框49，完成切單處理及將引腳框49中之每一封裝與其相鄰的封裝分離。
如圖5F及5G所示，在x方向，鋸條可切斷引腳，或取決於製造之封裝的類型，其可切斷塑料體42及不切斷引腳。在所有四個側面均具有引腳的「方形」引腳封裝中，以類似於圖5F及5G所示的方式，當以x方向切割時，鋸條切割引腳框49之薄區68。在雙側或DFF封裝(僅在兩側具有引腳的封裝)中，由於在平行x方向的封裝的側面上不存在引腳，當以x方向切割時，鋸條僅切斷塑料體42切割(有一個例外)。
該例外係由於所稱之「連接桿」，其包括用於在模製之前固定晶粒座43A及其他晶粒座的薄金屬延伸段。不同於底腳53B及53C延伸超過塑料體42的引腳43B及43C，由於在PCB組裝及波峰焊接期間可不利地產生非所欲的短路，該等連接桿係與塑料體42平齊切割及不會(不應)突出超過塑料體。在一個較佳的實施例中，在處於晶粒座43A及其他晶粒座之水平的升高位置形成連接桿。
切單之後，圖5G所示之所得底腳封裝41包括含於塑料體42內之安裝在晶粒座43A之頂部的晶粒44，其中引腳43B及43C除了底腳53B及53C以外不會側向延伸超過塑料體42任何基本量。晶粒44係藉由相應的接合線45B及45C連接至引腳43B及43C。底腳53B及53C之長度係藉由y方向之鋸痕51Y界定(及針對QFF封裝，藉由x方向之垂直的鋸痕界定)。凸緣52之長度相比封裝41之寬度及底腳53B及53C之長度實質上可忽略。底腳53B及53C之底部係與塑料體42之底部共面。晶粒座43A係藉由塑料體42密封及環繞，除了如下所述之可視需要連接至晶粒座43A之金屬連接桿及任何引腳的末端。
參考圖5G及特定而言引腳43C，顯而易見，本發明之封裝可包括 當以垂直的橫斷面觀察時一般為Z型的引腳。引腳43C包括一垂直柱區段63C、一懸臂區段73C及一底腳53C。懸臂區段73C在垂直柱區段63C之頂部朝晶粒座向內水平延伸，底腳53C在垂直柱區段63C之底部朝外水平延伸。垂直柱區段63C與懸臂區段73C及底腳53C形成直角及內部尖角。底腳53C之底部平面係與塑料體42之底部表面42B共面。 懸臂區段73C之頂表面一般與晶粒座43A之頂表面共面。在一些實施例中，懸臂區段73C之厚度等於晶粒座43A之厚度。
如圖所示，垂直柱區段63C具有高度HC及底腳53C具有高度HF及長度LF。垂直柱區段63C之高度HC等於金屬片43之原有厚度。在一些實施例中，底腳53C之高度HF不大於垂直柱區段63C的高度HC之30%。底腳53C之上表面53S可為水平的且與底腳53C之底表面53B平行。
在圖5G所示之實施例中，垂直柱區段63C水平延伸超過塑料體42之側表面42A以形成凸緣52。(注意，圖5G未按比例繪製)。因此，垂直柱區段63C之垂直的外邊緣53E未經塑料體42覆蓋。在其他實施例中，塑料體42之側表面42A超過垂直柱區段63C向外(至圖5G之右側)定位及覆蓋底腳53C之一部分上表面53S。在該等實施例中，不存在凸緣52且底腳53C在塑料體42之側表面42A之底部向外突出。本發明之封裝獨特地組合如圖1A及1B所示之引腳封裝的特性與如圖2A及2B所示之無引腳封裝的彼等。因此，垂直柱區段63C之外邊緣53E形成垂直平面且經塑料體42覆蓋或稍微定位在塑料體42之表面42A的外部。該等特徵將封裝41之水平尺寸最小化。此外，底腳53C之底表面53B至少從鄰近塑料體42之側表面42A的位置(由字母A標記)至底腳53C之末端53F為平坦的。(應注意，用虛線顯示側表面42A在超出圖5G之橫斷面之外的第三維度中的位置。圖7A-C亦顯示該位置。)底腳53C之上表面53S之所有或一部分係曝露。在特徵之該組合下，使得 封裝之水平覆蓋區最小化及焊料可容易流動至底腳53C上及可容易檢查封裝之焊料覆蓋及品質。
圖6A顯示根據本發明製造之在晶粒附著及線接合之前之用於8引腳DFF底腳封裝之引腳框79的平面圖。引腳框79包括垂直及水平匯流條70及71以對構件提供剛性，支撐呈縱橫陣列形式配置的複數個相同封裝。在該插圖中，除了在先前步驟中已經在引腳框79中形成開孔處，未顯示來自蝕刻或衝壓之引腳框79之厚度的差異。
在圖6A中，虛線指示界定一個DFF封裝的單位單元73。單位單元73在引腳框79中重複多次以同時製造複數個封裝。在單位單元73中，DFF封裝包括晶粒座43A、引腳43B至43I及連接桿72。為了簡明的目的，已經省去半導體晶粒及其接合線的位置。以虛線顯示塑料體42。
塑料體42僅與引腳43B至43H之一部分相交及側向重疊。鋸條切割線51Y與引腳43B至43I相交但不與塑料體42相交，由此界定突出超過塑料體42之引腳43B至43I的底腳的長度。在切單期間，鋸痕51Y永久地分離引腳43B至43H與金屬匯流條70。
塑料體42完全側向封閉晶粒座43A及連接桿72。因此，塑料體42沿引腳框之長度形成重疊所有晶粒座的一排連續的垂直條。在切單期間，鋸子切割線51X橫切塑料體42及連接桿72，從匯流條71分離晶粒座43A及從在引腳框79上形成之其他封裝移除單位單元73內的封裝。 由於鋸痕51X切斷塑料體42及連接桿72，因此切單之後之連接桿72的末端係與塑料體42之側向範圍平齊垂直。
細述前一圖式，圖6B顯示前述DFF封裝透過平行於x方向之部分的平面圖及相關的橫斷面圖。所示橫斷面係通過引腳43B及43C之中心作出，顯示晶粒44、接合線45B及45C、晶粒座43A、引腳43B及43C、封裝底腳53B及53C及塑料體42。
如圖所示，具有側向邊緣(與虛線86共線)的半導體晶粒44位於頂 部及側向配置在晶粒座43A的邊緣(與虛線85共線)內。超出晶粒44之晶粒座43A的久重疊(即，介於虛線86與85之間的距離)可有利地確保介於晶粒與晶粒座之間之可靠的及可再生的電及熱接觸。為確保晶粒44絕不延伸超過晶粒座43A的邊緣，重疊需要容納晶粒座43A之隨機尺寸差異以及晶粒44對引腳框79及晶粒座43A之錯位。超出晶粒44之晶粒座43A的久重疊可在幾十至幾百微米的範圍內，但在較佳實施例中不應超過100微米或低於20微米。儘管久重疊可極小或甚至為零，但由於超出晶粒座43A之邊緣的晶粒44的任何突出部分可使晶粒44經歷應力、斷裂及不合格的可靠性，所以不建議。
介於晶粒座43A之邊緣與引腳43B至43I之內邊緣之間的間隙(即，介於虛線85與虛線84之間的空間)係在引腳框49之製造中決定，及可因蝕刻及衝壓之引腳框而不同。可製造100微米的間隙以使晶粒座43A與引腳43B至43I之間具有低風險的電短路。
如圖6B之橫斷面圖所示，引腳43B至43I各為「Z」型，包括具有與晶粒座43A相同厚度及相同高度的升高的薄水平區域、與封裝之底部及平面46共面的薄水平「底腳」及連接兩個水平區域的垂直柱區段。定位在虛線82與81之間的垂直柱區段與塑料體42相交及部分埋入其中，從而具有藉由塑料體42覆蓋及密封的內邊緣及具有曝露的外邊緣。
引腳在塑料體42中的最小長度(即，從虛線84至虛線83測量之引腳43B至43I的長度)必須足以容納將接合線45B至45I安裝至引腳43B至43I的球狀物，同時確保該等球狀物完全包含在塑料體42中。
虛線82界定從引腳43B至43I之薄的懸臂區段(跳板)至垂直長度等於金屬片43之原有厚度的較厚垂直柱區段的過渡，如圖5A所示。在一個較佳實施例中，藉由虛線82界定之該邊緣係側向地含於塑料體42中，經充分重疊以確保引腳框49之尺寸及引腳框49與塑料體42之對齊 的隨機差異不會偶爾地容許任何引腳43B至43I之垂直柱區段被完全覆蓋。最小的重疊尺寸在100微米至20微米的範圍內。
類似地，虛線81界定引腳43B至43I之垂直柱區段的外邊緣及引腳43B至43I從垂直柱區段至與封裝底部共面之薄水平底腳區域(即，位於平面46上之包括底腳53B至53I的引腳43B至43I的部分)的過渡。 在一個較佳實施例中，與虛線81共線的該等外邊緣係定位在塑料體42的邊緣的外部並為凸緣52騰出足夠空間以確保引腳框49之尺寸及引腳框49與塑料體42之對齊的隨機差異不會偶爾地完全覆蓋引腳43B至43I中之任何一者之垂直柱區段的外邊緣。凸緣52之最小尺寸在100微米至20微米的範圍內。
藉由鋸痕51Y界定延伸超過塑料體42之底腳53B至53I的側向長度，其具有100微米至20微米的最小長度。
圖6C顯示前述DFF封裝透過平行於y方向之部分的平面圖及相關的橫斷面圖。所示橫斷面係通過連接桿72之中心作出，其顯示晶粒44、晶粒座43A、連接桿72及塑料體42。平面圖另外顯示接合線45B至45I、引腳43B至43I及塑料體42。如圖所示，晶粒44具有與虛線86共線的邊緣及側向包含在晶粒座43A及塑料體42中。鋸條切割線51X橫切連接桿72及塑料體42，使得連接桿72之末端與塑料體42之側向邊緣在DFF封裝之末端(即，在未定位引腳43B至43I的封裝邊緣上)平齊。
圖6D顯示說明DFF封裝透過平行於y方向(引腳邊緣)之部分及透過平行於x方向(連接桿邊緣)之部分的直接橫斷面的比較。如圖所示，晶粒座43A、連接桿72及引腳43C之升高的薄水平部分共面。同樣地，底腳53C及塑料體42之底部與封裝之底部及平面46共面。
鋸子切割線51Y界定底腳53C之長度但不與塑料體42相交。塑料體42之邊緣自引腳43C之垂直柱區段的外邊緣(藉由虛線81表示)回移 凸緣52的長度。晶粒44自晶粒座43A之邊緣側向內移及與引腳43C之升高的薄水平部分分隔。鋸痕51X界定塑料體42及連接桿72的邊緣。晶粒44之邊緣86自由鋸痕51X界定之封裝邊緣側向內移。
圖7A顯示根據本發明製造之8引腳DFF封裝41的三維透視圖。封裝41包括塑料體42、連接桿72及可見的引腳43C、43E、43G及43I，該等引腳具有對應的底腳53C、53E、53G及53I。塑料體42之底部、引腳43B至43I之垂直柱區段的底部及底腳53B至53I的底部係與封裝之底部及平面46共面。如圖所示，引腳43之垂直柱區段的側面係曝露及未經塑料體42覆蓋。該等引腳之垂直部分僅略微超出塑料體42之側邊及因此未在圖示中顯示。
具有曝露之晶粒座的DFF封裝
封裝之縱橫比可相對其寬度設計成窄的或寬的。在圖7B中，顯示窄體DFF的底面圖，其包括塑料體42及底腳引腳43B至43I之底部。從底面無法區分引腳之垂直柱區段之底部及其底腳。圖7C顯示根據本發明製造之相同DFF封裝的寬體選擇。在更寬的寬度及更低的縱橫比下，可併入可選的曝露的晶粒座74以改進封裝之散熱。在圖7D顯示之本發明之另一實施例的底部圖中，引腳43H及43F與曝露的晶粒座74合併以促進對晶粒座更容易的電連接。額外的金屬片91橋接介於晶粒座74與引腳43H之間的間隙以促進晶粒座與引腳之電及熱的傳導。可視需要簡單地藉由改變引腳框設計將任何數量的引腳或其組合連接至曝露的晶粒座。例如，圖7E顯示一起連接至曝露的晶粒座74及與曝露的固體熱量片92合併的四根引腳43B、43D、43F及43H。無需變化塑料體模具以改變連接至晶粒座之引腳的組合，從而將用於執行定製引腳輸出選擇的成本最小化。(應注意，如文中所用，術語「曝露的晶粒座」係指向下延伸並在封裝之底部表面曝露，從而容許與印刷電路板(PCB)之導電跡線或其他特徵或安裝封裝的其他支撐構件形 成直接的電或熱接觸的晶粒座)。
圖8A之橫斷面圖顯示利用波峰焊接將無曝露之晶粒座的DFF封裝安裝於PCB上。如圖所示，包括塑料體42、晶粒座43A及具有底腳53B之引腳43B的DFF封裝安裝在具有上表面46、絕緣酚系物28、內部金屬跡線35及曝露的金屬跡線34的PCB 27的頂部。虛線說明DFF封裝之內部的特徵，而實線表示塑料體42之外部可見的特徵。
波峰焊接之後，焊料30覆蓋封裝引腳底腳53B之側面及頂部，從而電及熱連接引腳43B與PCB導體34。利用光學儀或視覺檢查容易證實焊料覆蓋封裝底腳53B之水平表面。一些焊料亦可沿途芯吸至引腳43B之曝露的垂直側壁上，但利用光學方式不易檢查。在波峰焊接中，在底腳53B之底部與PCB導體34之頂部之間存在很少或不存在焊料。因此，所有熱量及電流必須流出底腳53B、通過焊料30及進入PCB導體34。由於晶粒座43A完全密封在塑料體42內及由於塑料體相比金屬表現相對差的導熱性，因此除非一或多根引腳連接至晶粒座43A，否則不存在使熱量由晶粒座43A流入PCB 27的直接方式。
在圖8B中，晶粒座43A已經藉由曝露的晶粒座74所替代，晶粒座74作為用於安裝半導體晶粒(未顯示)的晶粒座及為DFF封裝之背側提供低熱阻路徑。然而，除非在安裝封裝及進行波峰焊接之前將一些導熱性化合物37施加於PCB導體34的頂部，否則封裝之熱性能相比圖8A所示之彼等僅表現最小改進，因為若無導熱性化合物37，熱量不容易在曝露的晶粒座74與PCB導電跡線34之間流動。即使利用導熱性化合物37，亦可如圖8C中說明之熱短接93所示，藉由將一或多根引腳連接至晶粒座而改進DFF封裝之熱性能。在本發明之該實施例中，具有曝露的晶粒座的8引腳DFF封裝的背側看似圖7C所示的封裝且由於其引腳輸出與圖8B所示之封裝所要求的彼等相同，不需要特殊的PCB佈置。由於曝露的晶粒座可與一或多根引腳合併，因此該等設計之組裝 件不同於一般的PCB組裝件及晶粒座之大熱量要求增加的加熱持續期或溫度以確保與引腳之良好電連接。其亦可增加引腳電感及不利地影響封裝之高頻性能。
圖9A顯示根據本發明製造之具有曝露的晶粒座的DFF底腳封裝100。封裝100包括塑料體42、安裝於曝露的晶粒座74上之晶粒44、接合線45B及45C、具有對應的底腳53B及53C的引腳43B及43C。底腳53B及53C的長度係藉由鋸子切割線51Y界定。重要地是，由於引腳及曝露的晶粒座均由相同的引腳框構造並在製造中同時形成，因此曝露的晶粒座的底部必然與底腳53B及53C的底部共面。
圖9B之橫斷面圖所示的DFF封裝110為封裝100的一個變型，其中曝露的晶粒座75與底腳75C合併。
圖9C顯示根據本發明製造之無曝露的晶粒座的DFF底腳封裝120。封裝120包括塑料體42、安裝於晶粒座43A上之晶粒44、接合線45B及45C、具有對應的底腳53B及53C的引腳43B及43C。晶粒座43A係藉由金屬橋75與引腳43C合併及電短接。視需要地，向下接合線45C連接晶粒44之頂側接地連接物與晶粒座43A及引腳43C。預期封裝120提供優於圖4之封裝41但劣於圖9B之封裝110的熱阻。
圖9D顯示根據本發明製造之具有曝露的晶粒座的DFF底腳封裝130。封裝130包括塑料體42、安裝於曝露的晶粒座92上之晶粒44、接合線45B及45C、具有對應的底腳53B及53C的引腳43B及43C。晶粒座92係藉由金屬橋75與引腳43C合併及電短接。視需要地，向下接合線45C連接晶粒44之頂側接地連接物與晶粒座92及引腳43C。儘管曝露的晶粒座92及引腳53C係藉由金屬橋75合併，但封裝130之底面看似與圖7C所示之封裝相同，其具有介於晶粒座92與底腳53C之間的間隙77。
圖9E顯示根據本發明製造之具有曝露的晶粒座的DFF底部封裝 140。封裝140包括塑料體42、安裝於曝露的T型晶粒座76上之晶粒44、接合線45B及45C、具有對應的底腳53B及53C的引腳43B及43C。 利用曝露的T型晶粒座76，可比圖9A之封裝100使用更大的晶粒尺寸44，同時保持介於曝露的晶粒座76與底腳53B及53C之間的間隙77。
圖10顯示根據本發明製造之DFF底腳封裝150。在封裝150中，塑料體42延伸超過引腳43B及43C之垂直柱區段並重疊至底腳53B及53C上。如前所述，該設計由於針對給定的PCB面積減小晶粒44之最大的尺寸而不佳。
四側底腳(QFF)封裝變型
在小改變下，可調適文中揭示之用於製造低厚度底腳封裝的方法以製造在所有四側上均具有引腳的封裝，即方形扁平底腳或QFF封裝。除了改變封裝尺寸(及因此模具)及引腳框及鋸條切割線相對引腳框之位置，用於QFF封裝之製造處理流程的步驟係與用於製造DFF封裝之彼等相同。另外，用於QFF及DFF封裝之製造順序相同，從而可利用相同的機械以單一製造線製造兩種產品。
圖11A顯示在晶粒附著及線接合之前之用於本發明16引腳QFF底腳封裝的一部分引腳框的平面圖。引腳框50包括垂直及側向匯流條70及71以給構件提供機械剛性，支撐呈縱橫陣列形式配置的複數個相同的封裝。在該插圖中，除了已經在引腳框中形成開孔處，未顯示來自蝕刻或衝壓之引腳框50之厚度的差異。
在圖11A中，虛線指示界定一個QFF封裝的單位單元73。單位單元73在引腳框50中重複多次以同時製造複數個封裝。在單位單元73中，引腳框50包括晶粒座43A、引腳43B至43Q。為了簡明的目的，該圖已經省去半導體晶粒及其接合線的位置。
引腳框50中明顯不存在用於在模製之前固定晶粒座43A的連接桿。就替代在製造操作期間使用連接桿支撐晶粒座43A而言，一或多 根引腳43B至43Q集中連接至晶粒座43A以在晶粒附著、線接合及處理期間提供機械剛性。在一個較佳實施例中，該等支撐引腳定位在封裝的對側，諸如在圖11A中顯示藉由引腳43K及43P固定。任何與晶粒座連接之引腳電短接至與晶粒座43A相同的電位。
除非使用絕緣環氧物質將晶粒附著至晶粒座，否則晶粒座之電位係與在其上安裝之半導體晶粒的背側相同，其在大多數情形下為接地電位或最負的IC電壓。與晶粒座連接之引腳相比其他引腳亦更有效地將熱量從晶粒傳遞至PCB。該更低熱阻效益對具有曝露的晶粒座的封裝而言重要性並不大，但另外利用各其他引腳連接至晶粒座而改進。儘管與晶粒座連接之單一引腳亦可用於在處理期間穩定晶粒座43A，但必須注意提供底面支撐以避免在線接合期間的「跳板」狀彎曲。
虛線所示之塑料體42僅與引腳43B至43I的一部分相交並側向重疊。在塑料體42的同一側，鋸條切割線51Y與引腳43B至43I相交但不與塑料體42相交，由此界定突出超過塑料體42之引腳43B至43I的底腳的長度。在切單期間，鋸痕51Y將引腳43B至43I與金屬匯流條70永久地分離。
類似地，塑料體42僅與引腳43J至43Q的一部分相交並側向重疊。在塑料體42的同一側，鋸條切割線51X與引腳43J至43Q相交但不與塑料體42相交，由此界定突出超過塑料體42之引腳43J至43Q的底腳的長度。在切單期間，鋸痕51X將引腳43J至43Q與金屬匯流條71永久地分離。其中鋸條不碰到塑料體42之沿x方向的QFF鋸割與其中鋸條切斷塑料體及連接桿的DFF封裝之切單形成直接的對比。就此而言，QFF封裝之鋸割及切單在x及y方向均一，而DFF封裝之鋸割並非如此。
QFF封裝之縱橫比可經變化以製造方形或矩形封裝。遵循用於先 前技術QFN封裝之慣例，引腳沿各封裝側面以均一的增量正常分開。 在方形縱橫比的情形下，每側3、4、5及6根引腳產生具有12、16、20及24根引腳的方形封裝，其中一或兩根引腳物理連接至晶粒座。在兩根引腳連接至接地的晶粒座下，16引腳封裝僅支持15種不同的電信號，即14根獨立的引腳及1根接地連接的引腳。若僅1根引腳接地連接，則所有封裝引腳可經偏壓處於不同的電位。
在圖11B中，顯示一方形QFF封裝55的底面圖。封裝55包括塑料體42及引腳43B至43Q之底腳的底部。從底面無法區分引腳之垂直柱區段之底部及其底腳。可併入一可選的曝露的晶粒座74(藉由虛線顯示)以改進封裝55的散熱。若使用類似於圖9D所顯示之彼等的設計，從底面看，與曝露的晶粒座74物理連接之引腳43K及43P看似與其他引腳相同。可視需要簡單地藉由改變引腳框設計將任何數量的引腳或其組合連接至曝露的晶粒座。無需變化塑料體模具以改變與晶粒座連接之引腳的組合，從而將用於執行定製引腳輸出選擇的成本最小化。
圖11C顯示16引腳QFF封裝55的三維透視圖。在16根引腳中，在封裝55之一個邊緣可見引腳43C、43E、43G、43I，及在封裝55之另一個邊緣可見引腳43J、43L、43N及43P。該等引腳具有對應的底腳53C、53E、53G、53I、53J、53L、53N及53P。塑料體42之底部、引腳43B至43Q之垂直柱區段的底部及底腳53B至53Q的底部係共面並形成封裝55之底部。如圖所示，引腳43C、43E、43G、43I、43J、43L、43N及43P之垂直柱區段的側面係曝露且未經塑料體42覆蓋。引腳43C、43E、43G、43I、43J、43L、43N及43P之垂直柱區段僅略微超過塑料體42的側邊緣，及因此在圖式中未顯示該等突出部分。
圖12A顯示用於在三個邊緣具有引腳及在其餘下的邊緣上具有單一的「熱量片」的QFF封裝的引腳框60的平面圖，該熱量片包括與晶粒座連接之單一引腳，其充當電連接(接地用)及流出封裝及進入安裝 該封裝之PCB中之低熱阻通路。為了簡明的目的，圖12A已經省去半導體晶粒及其接合線的位置。虛線指示界定一個QFF封裝的單位單元73。單位單元73在引腳框60中重複多次以同時製造複數個封裝。在單位單元73中，存在曝露的晶粒座74及引腳43C、43E、43G、43I及43J至43Q。在該封裝之其餘邊緣上，短接至晶粒座74之單一的熱量片92替代原本可存在於該位置的引腳。例如，圖12A之引腳框60所示之熱量片92替代圖11A所示之單獨的引腳43B、43D、43F及43H，其方式為藉由金屬填充介於該等引腳之間的間隙，從而將該等引腳合併成固體片。
與圖11A所示之引腳框50相同，引腳框60中不包括連接桿。而是，與晶粒座連接之熱量片92提供在晶粒附著、線接合及處理期間的機械剛性而無需利用其他引腳支撐晶粒座。
塑料體42(以虛線所示)僅與熱量片92及引腳43C、43E、43G及43I的一部分相交並側向重疊。鋸條切割線51Y與引腳熱量片92及引腳43C、43E、43G及43I相交但不與塑料體42相交，由此界定突出超過塑料體42之熱量片92及引腳43C、43E、43G及43I的底腳的長度。在切單期間，鋸痕51Y將熱量片92及引腳43C、43E、43G及43I與金屬匯流條70永久地分離。
類似地，塑料體42僅與引腳43J至43Q的一部分相交並側向重疊。鋸條切割線51X與引腳43J至43Q相交但不與塑料體42相交，由此界定突出超過塑料體42之引腳43J至43Q的底腳的長度。在切單期間，鋸痕51X將引腳43J至43Q與金屬匯流條71永久地分離。其中鋸條不碰到塑料體42之沿x方向的QFF鋸割與其中鋸條切斷塑料體及連接桿的DFF封裝之切單形成直接的對比。就此而言，QFF封裝之鋸割及切單在x及y方向均一，而DFF封裝之鋸割並非如此。
熱量片QFF封裝之縱橫比可經變化以製造方形或矩形封裝。遵循 用於先前技術QFN封裝之慣例，引腳沿各封裝側面以均一的增量正常分開。熱量片可在任何封裝邊緣上合併所有的任何組合的相鄰引腳。
流出封裝進入PCB之熱流動係垂直地通過曝露的晶粒座74及側向通過熱量片92發生。由於熱量片92被焊接至安裝該封裝之PCB上，在該導熱通路中之熱阻實質上恒定。自曝露的晶粒座74垂直發生之熱傳導取決於介於曝露的晶粒座74之底部與定位在該封裝下面之PCB上的導體之間的熱接點的品質。若在曝露的晶粒座74之底部與PCB導體之間存在導熱性化合物，則可通過該通路發生顯著的熱流動。然而，若不存在導熱化合物，則垂直的熱流動可受任何介入空氣間隙抑制，及熱量將主要通過熱量片92之焊接點流入PCB。
在圖12B中，顯示根據本發明製造之方形熱量片QFF的底面圖，其包括塑料體42、熱量片92及底腳引腳43C、43E、43G、43I及43J至43Q之底部。從底面無法區分引腳之垂直柱區段之底部及其底腳。曝露的晶粒座74併入熱量片92會改進封裝的散熱。儘管所示設計合併四根引腳成固體金屬片以形成熱量片92，包括視需要填充介於該等引腳之間的間隙，可視需要簡單地藉由改變引腳框設計將任何數量的引腳或其組合連接至曝露的晶粒座。無需變化塑料體模具以改變與晶粒座連接之引腳的組合，從而將用於執行定製引腳輸出選擇的成本最小化。
根據本發明製造之熱量片QFF封裝通過其熱量片導熱，從而確保封裝之最小的功率定額而無需依賴通過其曝露的晶粒座導熱。利用介入性導熱凝膠將熱量片QFF封裝適宜地安裝於PCB上可進一步減小封裝之熱阻，容許封裝定額在更高的功率或在指定的功率定額下減少半導體之接面溫度，由此改進系統可靠性。
圖12C顯示13引腳熱量片QFF封裝60的三維透視圖。其顯示塑料體42及底腳熱量片92及12根其他底腳引腳，其中從所示透視圖僅可見 具有對應的底腳53J、53L、53N及53P的4根引腳43J、43L、43N及43P。
塑料體42之底部連同該等引腳之垂直柱區段的底部、底腳的底部及熱量片底部係與封裝底部及平面46共面。如圖所示，引腳43J、43L、43N、43P之垂直柱區段及熱量片92的側面係曝露且未經塑料體42覆蓋。引腳43J、43L、43N、43P之垂直柱區段及熱量片92僅略微超過塑料體42的側邊緣，及因此在圖式中未顯示該等突出部分。在圖12C中亦顯示，底腳53J、53L、53N及53P之長度係藉由鋸條切割線51X確定。類似地，熱量片92之底腳的長度係藉由鋸條切割線51Y確定。
圖13A顯示一用於根據本發明製造之9引腳熱量片QFF封裝的引腳框65的平面圖。熱量片92A及92B係連接至晶粒座74並在封裝之兩個相對的邊緣上側向延伸超過塑料體42，而未短接至晶粒座74之單獨的引腳43J至43Q係定位在另外兩個封裝邊緣上。即使當將封裝安裝於PCB上時未在其下方使用導熱性化合物，該封裝亦提供一流的功率處理性能及低熱阻。在一個替代性實施例中，可利用「隔離的」晶粒座(即，完全由塑料體42密封)替代曝露的晶粒座74而不顯著降低封裝之熱性能。
在熱量片QFF封裝之另一實施例中，該封裝「擴展」超過其方形形狀，即具有大於1之長寬縱橫比，從而增加可利用的封裝引腳數。 圖13B顯示一個替代性矩形引腳框70的平面圖，其中定位在藉由鋸條切割線51X橫切之封裝的較長邊緣上的引腳數可視需要藉由調節封裝尺寸而增加。在引腳框70中，在一個邊緣上之引腳數已經加倍成8根/封裝邊緣，從而產生具有雙熱量片92A及92B之17引腳QFF封裝。引腳框70為說明性的。只要安裝在曝露的晶粒座74上的半導體晶粒的縱橫比不變得過大及導致晶粒斷裂，引腳數可增加至任何數目。一般而 言，半導體晶粒之長寬比不應超過4：1及較佳地不應超過3：1。為了最佳的晶粒內互連的實際原因，在大多數情形下，晶粒縱橫比不超過2.5。
圖13C之平面圖顯示矩形引腳框的另一實施例。在引腳框75中，沿封裝之各長邊緣均提供熱量片及獨立的引腳。具體而言，熱量片92C及92D連同獨立的引腳43J至43Y連接至曝露的晶粒座74。熱量片92C及92D及引腳43J至43Y係藉由鋸條切割線51X沿封裝之長邊緣橫切並在引腳框支撐條71之鋸割期間分離。獨立的引腳43B至43I係定位在藉由鋸條切割線51Y橫切之封裝的較短邊緣上並在引腳框支撐條70之鋸割期間分離。雙熱量片92C及92D有效地傳導來自晶粒座74的熱量，同時在電學上構成接地或晶粒座連接。與電性獨立的引腳43B至43Y組合，圖13C之雙熱量片QFF設計包括25引腳底腳封裝。
如前所述，根據本發明之QFF封裝可使用引腳或熱量片而非連接桿以在模製之前在製造及處理期間固定晶粒座。該等引腳在晶粒附著及線接合期間應牢固地保持晶粒座而不顯著地彎曲或撓曲，以避免組裝裝置之製造及可靠性問題。必須留有最少1或2根引腳(而非連接桿)以確保製造期間的機械穩定性的理由在於連接桿與QFF封裝之製造流程及引腳框設計不相容。
在用於QFF封裝之引腳框中嘗試使用連接桿會不可避免地導致引腳框之連接桿部分之超出封裝之塑料體的無用突出部分(影響組裝之突出部分)可導致電短路，及在處理期間可能導致晶粒之斷裂或塑料體的斷裂及塑料體與其他引腳之層離。該問題為QFF獨有的及不會發生在DFF封裝中。如圖14A所示，在圖7A之DFF封裝中，連接桿72在與晶粒座43A等高的高度(即，高出封裝之底部平面46的高度)從塑料體42之側面伸出，但連接桿72係藉由鋸條平齊塑料體42切割。因為鋸條同時切割連接桿72及塑料體42，因此連接桿72不會突出超過塑料體 42的表面。
在DFF之兩個引腳邊緣，情形類似於QFF封裝之任何邊緣的彼等，然而，鋸條自塑料體42之邊緣回縮以容納引腳43C、43E、43G、43I的延伸超過塑料體42之表面的底腳53C、53E、53G、53I的形成。 在該情形下，在具有底腳引腳之封裝的一個邊緣中存在連接桿將在無其他加工步驟下必然留下連接桿側向突出超過塑料體。突出部分的長度將等於底腳的長度。圖14B之橫斷面顯示該問題，其中藉由鋸條切割線51X確定之連接桿72的一段長度(突出部分99)延伸超過塑料體42。由於連接桿高於平面46，所得「跳板」金屬突出部分可在機械處理期間容易突起或彎曲，從而導致封裝及晶粒損壞。
由於具有底腳引腳之封裝邊緣不可能容納連接桿而不產生無用突出部分99，因此QFF封裝係與連接桿彼此不相容且必須替代性使用一或多根引腳或熱量片以在製造期間穩定晶粒座。可併入附加步驟以從封裝移除連接桿突出部分，但由於該步驟必須發生在切單(即，切割引腳)之後，因此移除金屬突出部分的唯一步驟將涉及剪取或蝕刻無用組件。由於在處理期間無支撐封裝的便利方式，因此剪取或切割無用金屬成問題。此外，額外的步驟會影響塑料體模製及導致品質及可靠性失效。蝕刻容易損壞其他引腳。除了該等複雜問題，額外的加工步驟必然增加成本，使得即使一次或所述方式或其他方式經設計以將其移除，亦不需要在QFF封裝上利用連接桿。
引腳框上凸塊的底腳封裝變型
根據本發明製造之底腳封裝諸如DFF及QFF封裝可與接合線組裝法相容。在無接合線組裝中，接合線互連件係藉由焊料球狀物或銅柱替代，其在組裝之前在晶粒上形成，一般呈晶圓形式，及隨後用於將晶粒附著至引腳框，提供對晶粒之機械支撐及電連接。因為晶片係經翻轉以促進安裝於引腳框上，因此無接合線組裝法有時稱為「覆晶」 組裝。
無接合線組裝之第一步為在半導體晶粒上形成球狀物或柱。利用熟習此項技術者熟知的方法，藉由透過刻花遮罩將預形成銀焊料球狀物滴於經加熱的晶圓表面上形成凸塊或球狀物。一旦與曝露的金屬結合墊片接觸，焊料球狀物熔化，略微黏附至開放的結合墊片。焊料球狀物除了曝露的結合墊片之外不與任何區域粘連，從而證明具有微米精度的放置准度。
或者，可利用銅柱促進接觸。在該方法中，亦在技術中熟知及可從組裝廠購得，矽晶圓之頂側經薄的金屬夾層覆蓋，該金屬夾層包括高溫耐火金屬(諸如鎢或鈦)底層及薄的銅頂層。接著該沉積的金屬薄夾層係經遮罩並及利用光微影方式蝕刻，從而移除除結合墊片區域之外的各處金屬。然後對晶圓電鍍銅，僅在存在薄銅基層的位置生長銅「柱」。在電鍍期間，耐火金屬層作為擴散障壁，使得銅不擴散進入鋁結合墊片。在形成柱之後，將銅浸入熔融的銀焊料中，在各柱頂部留下小滴焊料。
不論利用焊料球狀物還是銅柱形成突起，接著將「突起的」晶圓鋸成單獨的晶片及利用覆晶拾放器安裝於引腳框上(即，晶粒經翻轉，從而晶片之正面朝下，其對齊及安裝於引腳框上)。然後，焊料流熔化介入性焊料，從而將晶粒以機械方式及電學方式固定在引腳框上。
圖15A顯示本發明無接合線封裝的橫斷面圖。無接合線底腳封裝160包括具有正面通過焊料球狀物或柱165A至165C附接至引腳框43的晶粒44，其中塑料體42密封晶粒44及焊料球狀物165A至165C。具體而言，焊料球狀物165B連接晶粒44之一個結合墊片與引腳43B及底腳53B，焊料球狀物165C連接晶粒44之一個不同的結合墊片與引腳43C及底腳53C等。
晶粒44之接地或基板連接並非由晶粒之背側製造，而是通過藉由焊料球狀物165A連接至曝露的晶粒座74的位於晶粒44正面上的結合墊片來完成。其他獨立的引腳亦可電連接至基板或晶粒44之接地墊片，或如針對圖15B中之封裝161所示，引腳53C可藉由金屬橋92電短接至曝露的晶粒座74。
在無接合線封裝160及161中，自晶粒44通過曝露的晶粒座74的顯著的熱流需要從半導體晶粒44至焊料球狀物的直接的熱通路(即熱通孔)，其通過晶粒44之表面中之金屬互連層，該熱通路係藉由針對基板接觸面利用複數個焊料球狀物來最佳地實現，其中各球狀物垂直堆疊在該接觸面的頂部及在方法中可實現每一層金屬充滿通孔開孔。 任何介入性氧化物將極大地增加熱阻及降低晶粒在無接合線封裝中之功率耗散性能。
在一些情形中，例如，在包含具有垂直電流傳導的裝置的晶片中，即使在引腳框上凸塊的封裝中亦需要電接觸晶粒44之背側。一種促進晶粒在利用引腳框上凸塊法組裝的底腳封裝中的背側接觸的方式顯示於圖16A之橫斷面中，其中晶粒44之背側係利用一或多根向下接合線176電連接至一曝露的晶粒座74A。晶粒座74A在其上表面包括一懸臂架，此容許針對向下接合線176之附接騰出額外區域。虛線顯示焊料球狀物175，指示該等球狀物不在所示橫斷面中及不必接觸曝露的晶粒座74A。
為接合至晶粒44之背側上，利用蒸發或濺鍍將厚金屬層178施加至晶粒44之背側。金屬層178可包括一金屬夾層，該金屬夾層具有包括第一金屬(諸如鎢或鉑)的底層、包括第二金屬(諸如鎳)的中間層及包括第三金屬(諸如銅、銀或金)的頂層。理想地，若向下接合線176為銅，則夾層型金屬層178之頂層亦應為銅。若接合線176為金，則夾層型金屬層178之頂層較佳係金或銀。
圖16B顯示利用引腳框上凸塊組裝及一背側向下接合線176的底腳DFN封裝的平面圖，其中包括焊料球狀物175B至175I之半導體晶粒44安裝於包括底腳引腳43B至43I、連接桿72及塑料體42之引腳框上。向下接合線176將晶粒44之背側連接至曝露的晶粒座74，向下接合線176接合至連接桿72之加寬部分177。該封裝係藉由鋸條切割線51X切割彼此平齊的塑料體42及連接桿72而橫切。鋸條切割線51Y橫切引腳43B至43I但不通過塑料體42，因此形成根據本發明之底腳封裝。
圖16C顯示本發明之另一實施例的平面圖，其包括利用引腳框上之凸塊組裝及一背側向下接合線之底腳熱量片QFF封裝。晶粒44包括將晶粒44之結合墊片附接至對應的封裝引腳43C、43E、43G、43I及43J至43Q的焊料凸塊或銅柱175。向下接合線176將晶粒44上之頂側熱及電接點附接至曝露的晶粒座74及熱量片92，提供來自半導體晶粒之頂側及背側的熱及電傳導。晶粒44及向下接合線176含於塑料體42中。鋸條切割線51X及51Y橫切引腳43C、43E、43G、43I及43J至43Q以及熱量片92，形成表徵根據本發明製造之QFF封裝的底腳特徵。
41‧‧‧封裝
42‧‧‧塑料體
43A‧‧‧晶粒座
43B‧‧‧引腳
43C‧‧‧引腳
44‧‧‧晶粒
45B‧‧‧接合線
45C‧‧‧接合線
46‧‧‧平面
51Y‧‧‧鋸條切割線
52‧‧‧凸緣
53B‧‧‧底腳
53C‧‧‧底腳

Claims (23)

  1. 一種半導體封裝，其包括：一塑料體，該塑料體具有一側邊緣；一半導體晶粒；及一部分密封於該塑料體內的引腳，該引腳包括一垂直柱區段及一底腳，該底腳在該垂直柱區段的底部水平向外延伸，並由該塑料體之一側表面之底部向外突出，該垂直柱區段與該底腳形成直角及尖角。
  2. 如請求項1之半導體封裝，其中該引腳進一步包括一垂直柱區段，該垂直柱區段之外邊緣及該底腳之部分係藉由該塑料體覆蓋。
  3. 如請求項1之半導體封裝，其中該引腳進一步包括一懸臂區段，該懸臂區段在該垂直柱區段之頂部向內水平延伸，該垂直柱區段與該懸臂區段形成直角及尖角。
  4. 如請求項1之半導體封裝，其進一步包括一晶粒座，該半導體晶粒係安裝至該晶粒座並電性連接至該引腳。
  5. 如請求項4之半導體封裝，其中該晶粒座曝露在該塑料體之底部表面。
  6. 如請求項5之半導體封裝，其進一步包括一熱量片，該熱量片包括該晶粒座之水平延伸段且具有平坦底部表面與該晶粒座之底部表面為共面。
  7. 如請求項4之半導體封裝，其中該晶粒座的上表面是與該引腳的懸臂區段上表面是共面。
  8. 如請求項4之半導體封裝，包含一第二引腳，該第二引腳包括一第二懸臂區段，一第二垂直柱區段及一第二底腳，該晶粒座以電 性連接至該第二懸臂區段。
  9. 如請求項8之半導體封裝，其中該半導體晶粒的正面藉由焊料球狀物將電性連接到該引腳，該第二引腳，和該晶粒座。
  10. 如請求項4之半導體封裝，其中該晶粒座底部表面與該引腳的懸臂區段底部表面為共面。
  11. 如請求項4之半導體封裝，其中該半導體晶粒藉由接合線電性連接至該引腳。
  12. 如請求項4之半導體封裝，其中該半導體晶粒藉由翻轉將該半導體晶粒正面安裝至該晶粒座上。
  13. 如請求項12之半導體封裝，其中該半導體晶粒的正面是藉由焊料球狀物或銅料柱狀物將電性連接至該引腳及該晶粒座。
  14. 如請求項13之半導體封裝，進一步包含一接地接合線連接該半導體晶粒正面的電性接點到該引腳。
  15. 如請求項4之半導體封裝，其中該引腳是藉由橋接方式與該晶粒座電性短路連接。
  16. 一種半導體封裝，其包括：一塑料體，該塑料體具有一側邊緣；及一部分密封於該塑料體內的引腳，該引腳包括一垂直柱區段及一底腳，該底腳在該垂直柱區段之底部向外突出，該垂直柱區段之內側邊緣埋入在塑料體內，該垂直柱區段之外側邊緣及該底腳之上表面係曝露於塑料體外。
  17. 如請求項16之半導體封裝，其中該垂直柱區段之上表面曝露於該塑料體的側邊緣係向外突出形成凸緣。
  18. 如請求項16之半導體封裝，其進一步包括一懸臂區段，該懸臂區段在該垂直柱區段之頂部向內水平延伸。
  19. 如請求項16之半導體封裝，其進一步包括一晶粒座及一晶粒， 該晶粒係安裝至該晶粒座並電性連接至該引腳。
  20. 如請求項19之半導體封裝，其中該晶粒座係曝露在該塑料體之底部表面。
  21. 如請求項20之半導體封裝，其進一步包括一熱量片，該熱量片包括該晶粒座之水平延伸段且具有平坦底部表面與該晶粒座之底部表面為共面。
  22. 一種半導體封裝包括：一半導體晶粒；一晶粒座，該晶粒安裝在該晶粒座上；及一塑料體，該晶粒密封於該塑料體內，該晶粒座部分密封於該塑料體內，該晶粒座的底部表面暴露在封裝的底部，該晶粒座水平延伸超出塑料體側邊緣，一底腳由晶粒座的側向面延伸。
  23. 如請求項22之半導體封裝，其中該晶粒座的側向面和該底腳的上表面係暴露。
TW103108003A 2013-03-09 2014-03-07 低厚度引線半導體封裝 TWI618201B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201361775544P 2013-03-09 2013-03-09
US201361775540P 2013-03-09 2013-03-09
US61/775,544 2013-03-09
US61/775,540 2013-03-09
US14/056,287 US9576884B2 (en) 2013-03-09 2013-10-17 Low profile leaded semiconductor package
US14/056,287 2013-10-17

Publications (2)

Publication Number Publication Date
TW201501251A TW201501251A (zh) 2015-01-01
TWI618201B true TWI618201B (zh) 2018-03-11

Family

ID=51686221

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108003A TWI618201B (zh) 2013-03-09 2014-03-07 低厚度引線半導體封裝

Country Status (4)

Country Link
US (3) US9576884B2 (zh)
CN (2) CN104167395B (zh)
MY (2) MY171818A (zh)
TW (1) TWI618201B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163766B2 (en) * 2016-11-21 2018-12-25 Semiconductor Components Industries, Llc Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks
US11469205B2 (en) 2013-03-09 2022-10-11 Adventive International Ltd. Universal surface-mount semiconductor package
KR101538543B1 (ko) * 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US10160637B2 (en) * 2013-08-29 2018-12-25 Robert Bosch Gmbh Molded lead frame package with embedded die
KR102153041B1 (ko) * 2013-12-04 2020-09-07 삼성전자주식회사 반도체소자 패키지 및 그 제조방법
US9379071B2 (en) * 2014-04-17 2016-06-28 Nxp B.V. Single inline no-lead semiconductor package
US9425130B2 (en) * 2014-10-29 2016-08-23 Nxp B.V. Package with multiple I/O side-solderable terminals
CN105679715B (zh) * 2014-11-17 2018-03-30 兴勤电子工业股份有限公司 具有脚架的平躺热敏电阻
US20160172275A1 (en) * 2014-12-10 2016-06-16 Stmicroelectronics S.R.L. Package for a surface-mount semiconductor device and manufacturing method thereof
US9786585B2 (en) * 2015-04-20 2017-10-10 Nxp B.V. Lead-frame
WO2016179111A1 (en) * 2015-05-04 2016-11-10 Adventive Technology, Ltd. Low-profile footed power package
TWI588951B (zh) * 2015-07-24 2017-06-21 萬國半導體股份有限公司 封裝元件及其製備方法
US20170064821A1 (en) * 2015-08-31 2017-03-02 Kristof Darmawikarta Electronic package and method forming an electrical package
JP6646491B2 (ja) * 2016-03-24 2020-02-14 サンデン・オートモーティブコンポーネント株式会社 電子回路装置及びそれを備えたインバータ一体型電動圧縮機
US10365303B2 (en) 2016-04-28 2019-07-30 Texas Instruments Incorporated Shunt strip
US20170323708A1 (en) 2016-05-03 2017-11-09 Texas Instruments Incorporated Component sheet and method of singulating
US10335875B2 (en) 2016-05-26 2019-07-02 Texas Instruments Incorporated Methods and devices for dicing components from a sheet of copper alloy
US10325878B2 (en) * 2016-06-30 2019-06-18 Kulicke And Soffa Industries, Inc. Methods for generating wire loop profiles for wire loops, and methods for checking for adequate clearance between adjacent wire loops
JP6870249B2 (ja) * 2016-09-14 2021-05-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6283131B1 (ja) * 2017-01-31 2018-02-21 株式会社加藤電器製作所 電子デバイス及び電子デバイスの製造方法
US11004742B2 (en) * 2017-03-19 2021-05-11 Texas Instruments Incorporated Methods and apparatus for an improved integrated circuit package
US10636729B2 (en) * 2017-06-19 2020-04-28 Texas Instruments Incorporated Integrated circuit package with pre-wetted contact sidewall surfaces
US10665555B2 (en) 2018-02-07 2020-05-26 Win Semiconductors Corp. Transition structure and high-frequency package
US20200135632A1 (en) * 2018-10-24 2020-04-30 Texas Instruments Incorporated Die isolation on a substrate
CN111370382A (zh) * 2018-12-25 2020-07-03 恩智浦美国有限公司 用于具有改进的爬电距离的半导体管芯封装的混合引线框架
US20200235067A1 (en) * 2019-01-22 2020-07-23 Texas Instruments Incorporated Electronic device flip chip package with exposed clip
JP2021044532A (ja) * 2019-03-25 2021-03-18 ローム株式会社 電子装置、電子装置の製造方法、およびリードフレーム
CN109935566A (zh) * 2019-03-29 2019-06-25 无锡红光微电子股份有限公司 改进型sot223框架
CN111787726A (zh) * 2019-06-28 2020-10-16 西门子电动汽车动力总成系统(上海)有限公司 降低或消除噪声与振动问题的模块与装设其的电子设备
DE102019119390A1 (de) * 2019-07-17 2021-01-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Gehäuse für ein optoelektronisches bauelement, verfahren zur herstellung eines gehäuses für ein optoelektronisches bauelement, optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
CN110491839A (zh) * 2019-07-31 2019-11-22 广东风华高新科技股份有限公司 一种射频器件
CN112490202A (zh) * 2019-09-12 2021-03-12 朋程科技股份有限公司 功率器件封装结构
TWI825546B (zh) * 2022-01-03 2023-12-11 美商矽成積體電路股份有限公司 封裝結構
CN112331583B (zh) * 2020-10-14 2023-04-07 安徽科技学院 一种用于mosfet器件生产的封装装置
CN112645279B (zh) * 2020-12-23 2023-09-05 东南大学 一种mems风速风向传感器的封装方法
WO2022179229A1 (zh) * 2021-12-02 2022-09-01 深圳麦克韦尔科技有限公司 发热体模组及其制备方法、封装模组和电子雾化装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233683A (ja) * 1998-02-10 1999-08-27 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材および樹脂封止型半導体装置の製造方法
JP2000114426A (ja) * 1998-10-07 2000-04-21 Mitsui High Tec Inc 片面樹脂封止型半導体装置
US20120025227A1 (en) * 2010-07-30 2012-02-02 Cree Hong Kong, Ltd. Water resistant surface mount device package
CN101587849B (zh) * 2008-04-04 2012-04-11 捷敏服务公司 具有通过冲压形成的特征的半导体器件封装
WO2013025603A1 (en) * 2011-08-16 2013-02-21 Advanced Analogic Technologies, Inc. Multi-die semiconductor package with one or more embedded die pads

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084309A (en) * 1992-10-20 2000-07-04 Fujitsu Limited Semiconductor device and semiconductor device mounting structure
JP4208893B2 (ja) * 1997-02-27 2009-01-14 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP3334864B2 (ja) * 1998-11-19 2002-10-15 松下電器産業株式会社 電子装置
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
US6891256B2 (en) 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
DE102006021959B4 (de) 2006-05-10 2011-12-29 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102006034679A1 (de) 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
CN100464415C (zh) * 2007-09-13 2009-02-25 江苏长电科技股份有限公司 半导体器件无脚封装结构及其封装工艺
JP4892033B2 (ja) * 2009-05-13 2012-03-07 日立ケーブルプレシジョン株式会社 リードフレームの製造方法
CN101694837B (zh) * 2009-10-17 2012-09-26 天水华天科技股份有限公司 一种双排引脚的四面扁平无引脚封装件及其生产方法
US20110115069A1 (en) 2009-11-13 2011-05-19 Serene Seoh Hian Teh Electronic device including a packaging substrate and an electrical conductor within a via and a process of forming the same
US8575006B2 (en) 2009-11-30 2013-11-05 Alpha and Omega Semiconducotr Incorporated Process to form semiconductor packages with external leads
JP5628549B2 (ja) 2010-04-27 2014-11-19 芝浦メカトロニクス株式会社 基板貼合装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233683A (ja) * 1998-02-10 1999-08-27 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材および樹脂封止型半導体装置の製造方法
JP2000114426A (ja) * 1998-10-07 2000-04-21 Mitsui High Tec Inc 片面樹脂封止型半導体装置
CN101587849B (zh) * 2008-04-04 2012-04-11 捷敏服务公司 具有通过冲压形成的特征的半导体器件封装
US20120025227A1 (en) * 2010-07-30 2012-02-02 Cree Hong Kong, Ltd. Water resistant surface mount device package
WO2013025603A1 (en) * 2011-08-16 2013-02-21 Advanced Analogic Technologies, Inc. Multi-die semiconductor package with one or more embedded die pads

Also Published As

Publication number Publication date
US20140306330A1 (en) 2014-10-16
US9793197B2 (en) 2017-10-17
CN108364918A (zh) 2018-08-03
MY196641A (en) 2023-04-26
US20170133304A1 (en) 2017-05-11
MY171818A (en) 2019-10-31
US20180040545A1 (en) 2018-02-08
CN104167395A (zh) 2014-11-26
CN108364918B (zh) 2022-08-30
CN104167395B (zh) 2018-03-20
TW201501251A (zh) 2015-01-01
US9576884B2 (en) 2017-02-21
US10008438B2 (en) 2018-06-26

Similar Documents

Publication Publication Date Title
TWI618201B (zh) 低厚度引線半導體封裝
US10312111B2 (en) Method of fabricating low-profile footed power package
US7768105B2 (en) Pre-molded clip structure
US20100164078A1 (en) Package assembly for semiconductor devices
JP5271886B2 (ja) 半導体装置およびその製造方法
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
JP2004048024A (ja) 半導体集積回路装置およびその製造方法
JP2010021515A (ja) 半導体装置およびその製造方法
US7394151B2 (en) Semiconductor package with plated connection
US11562949B2 (en) Semiconductor package including undermounted die with exposed backside metal
US20090127677A1 (en) Multi-Terminal Package Assembly For Semiconductor Devices
US20160148876A1 (en) Flat no-leads package with improved contact pins
US20210265214A1 (en) Methods and apparatus for an improved integrated circuit package
WO2016179111A1 (en) Low-profile footed power package
JP2012028513A (ja) 半導体装置及びその製造方法
US20170309548A1 (en) Semiconductor device and corresponding method
US20220102235A1 (en) Semiconductor package having a chip carrier and a metal plate sized independently of the chip carrier
JPH0870082A (ja) 半導体集積回路装置およびその製造方法ならびにリードフレーム
CN108630632B (zh) 用于改进的集成电路封装的方法和装置
TWI581375B (zh) 電子封裝件及其製法
JP2005223005A (ja) 半導体装置