JP4892033B2 - リードフレームの製造方法 - Google Patents
リードフレームの製造方法 Download PDFInfo
- Publication number
- JP4892033B2 JP4892033B2 JP2009116788A JP2009116788A JP4892033B2 JP 4892033 B2 JP4892033 B2 JP 4892033B2 JP 2009116788 A JP2009116788 A JP 2009116788A JP 2009116788 A JP2009116788 A JP 2009116788A JP 4892033 B2 JP4892033 B2 JP 4892033B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- roughened
- substrate
- base material
- roughening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
図1は、本発明の第1の実施の形態に係るリードフレームの断面の概要の一例を示しており、図2は、本発明の第1の実施の形態に係る基材の表面、及び粗化面の一部の拡大断面の概要の一例を示す。
第1の実施の形態に係るリードフレームは、リードフレームの素材として用いられる金属材料からなる基材10と、基材10の一部に設けられ、半導体素子を搭載可能な素子搭載部20と、基材10の表面の一部であって、素子搭載部20に搭載される半導体素子を封止する封止材が接触する予定の領域の少なくとも一部に設けられる粗化面30とを備える。また、リードフレーム1は、素子搭載部20の外縁から所定の距離だけ離れた位置に、半導体素子に電力を供給可能なリード40を備える。なお、図1の二点鎖線で示す領域は、リードフレーム1に封止材を設ける場合に封止部50が形成され得る領域を一例として示している。
基材10は、一例として、用いられる半導体素子の特性に応じた所定の熱伝導率及び所定の電気伝導度を有する金属材料からなる薄板(一例として、板厚が0.08mm以上3.00mm以下)から形成される。金属材料としては、銅、銅合金、アルミニウム、又はアルミニウム合金等を用いることができる。更に、リードフレーム1に所定の強度、所定の耐熱性等の特性を発揮させることを目的として、所定量の鉄、亜鉛、リン、すず、ニッケル等の添加元素を金属材料に添加することもできる。また、基材10として、所定の金属材料からなる薄板の両表面に所定の金属材料からなる薄板を金属学的に接合した材料を用いることもできる。本実施の形態に係る基材10は、一例として上面視にて、後述する素子搭載部20を有する略四角形状の領域と、リード40を含む端部とを有して形成される。そして、基材10の表面には、素子搭載部20が設けられる側の表面10aと、表面10aの反対側の表面10bとが含まれる。
素子搭載部20は、基材10の表面10aの所定の領域に設けられる。素子搭載部20が設けられる領域は、素子搭載部20に搭載される半導体素子の形状に応じて決定される。素子搭載部20に搭載される半導体素子としては、例えば、IC、LSI等の集積回路、発光素子、受光素子、小信号トランジスタ、又はパワートランジスタ等が挙げられる。
粗化面30は、基材10の表面よりも基材10の内側に形成される。具体的に、図2を参照する。図2において粗化面30は、表面10aを基準面にした場合、表面10aよりも低い位置に形成される。なお、粗化面30を表面10bに設ける場合、当該粗化面30は、表面10bを基準面にした場合、表面10bよりも低い位置に形成される。すなわち、本実施の形態に係る粗化面30は、基材10の板厚方向における中心線A−Aを基準にすると、基材10の表面10a及び表面10bよりも中心線A−Aに近い位置に形成される。また、粗化面30は、封止材と接触し得る基材10の表面の領域であれば、リード40と素子搭載部20との間の領域、リード40の近傍等に設けることもできる。
リード40は、リードフレーム1の一端に設けられる。なお、本実施の形態の変形例に係るリードフレームにおいては、リードフレームの使用形態に応じて、リードフレームの一方の端、及び他方の端の双方に設けることもできる。更に、本実施の形態の他の変形例においては、リードフレームの周囲に複数のリード40を設けることもできる。
図3A〜図3Cは、本発明の第1の実施の形態に係るリードフレームの製造工程の概要の一例を示す。具体的に図3Aは、本実施の形態に係るリードフレームの粗化面を形成する工程の概要の一例を示しており、図3Bは、粗化面を形成する工程における銅条の部分断面の概要を示す。また、図3Cは、本実施の形態に係るリードフレームの製造工程におけるプレス加工の概要を示す。
本実施の形態に係るリードフレーム1は、表面10a及び表面10bの一部であって、表面10a及び表面10bから基材10の内側の位置に粗化面30を備えているので、リードフレームの製造工程においてプレス加工を実施した場合であっても、表面10aの全体に粗化処理をした場合のようにプレス機110内で粗化面30が潰されてしまうことを抑制できる。これにより、本実施の形態に係るリードフレーム1は、基材10の厚さにかかわらず、当該リードフレーム1に要求される粗化面30の品質を保つことができる。
図4は、本発明の第2の実施の形態に係るリードフレームの断面の概要の一例を示しており、図5Aは、本発明の第2の実施の形態に係るリードフレームの製造工程の概要の一部を示す。また、図5Bの(a)及び(b)は、本発明の第2の実施の形態の変形例に係るリードフレームの断面の概要の一例を示す。
また、図5Bの(a)に示すように、導電層形成工程を先に実施して、その後、粗化処理を実施した場合、導電層70の直下に粗化面は存在しない形態のリードフレーム1aが形成される。一方、図5Bの(b)に示すように、粗化処理を先に実施して、その後、導電層形成工程を実施した場合、導電層70の直下に粗化面が存在する形態のリードフレーム1aが形成される。
第2の実施の形態に係るリードフレーム1aは、Reel to Reelにより粗化面30を形成できるだけでなく、例えば、既存のストライプめっき装置を転用することにより、ストライプめっき装置内にて粗化処理と部分めっきとを実施できる(すなわち、当該装置内にインラインに粗化処理と部分めっきとを組み込むことができる)。これにより、リードフレーム1aの製造に要する費用を低減することができる。
図6は、本発明の第3の実施の形態に係る半導体装置の断面の概要の一例を示す。
第3の実施の形態に係る半導体装置2は、リードフレーム1を構成する基材10の表面の一部分であって、封止部50に接触する領域の一部にだけ粗化面30を備えている。したがって、樹脂材料により半導体素子80をモールドした場合に、樹脂材料のバリ(フラッシュバリ)が封止部50を形成すべき場所以外に発生した場合であっても、当該バリは粗化面30上ではなく基材10の表面に発生しているので、容易に削除(デフラッシュ)することができる。
図7は、実施例に係る粗化面付銅材に対する樹脂のカップリング試験の概要を示しており、図8は、カップリング試験の結果を示す。
図9は、プレス加工を施した基材の上面視における概要を示し、図10は、CICからなる基材の表面の一部分に粗化処理を施した後、プレス加工を施した場合において、プレス機の金型と接触した領域と接触が少ない領域とのSEM観察の比較を示す。
2 半導体装置
3 粗化面付銅材
5 シートタイプリードフレーム
7 リールタイプリードフレーム
8 試験片
8a 試験片の表面
8b プレス抜き部
10、11 基材
10a、10b 基材の表面
11a、11c 領域
11b 開口
15 銅条
15a、15b 表面
17 粗化済み銅条
20 素子搭載部
30、31 粗化面
30a 凸部
30b 凹部
31a 領域
40 リード
50 封止部
55 樹脂
60 マスク
70 導電層
74 めっき層
80 半導体素子
85 ダイボンディング材
90 ワイヤー
100 リールめっき装置
110 プレス機
112 部分
115 打ち抜き部
120 ホットプレート
125 ストッパー
Claims (6)
- 無酸素銅若しくは銅合金から選択される金属材料からなり、一部に半導体素子が搭載される素子搭載部を有する基材を準備する基材準備工程と、
前記基材の表面の予め定められた領域にマスキングテープを設けるマスク工程と、
前記マスキングテープをマスクとして、前記基材の表面の一部に設けられ、前記素子搭載部に搭載される前記半導体素子を封止する封止材が接触する領域の一部であって、かつ、前記封止材の外縁より内部にエッチングよって凸部と凹部を有する粗化面を形成する粗化処理を施して粗化処理済み基材を形成する粗化工程と、
前記粗化処理済み基材の一部であって、後に形成される前記封止材の内部に位置することになる部分に、プレス機の金型が前記粗化面に直接接触することなく前記プレス機によるプレス処理を施すプレス加工工程と
を備え、さらに、
前記粗化工程は、前記凸部の先端が、前記基材の前記表面よりも前記基材の内側に位置する前記粗化面を前記基材の前記表面の一部に形成するリードフレームの製造方法。 - 前記粗化工程は、前記基材の前記表面の粗さより粗い粗さを有する前記粗化面を形成する請求項1に記載のリードフレームの製造方法。
- 前記マスク工程は、前記マスキングテープを前記基材の前記表面に設けるリールめっき装置にて実施され、
前記粗化工程は、前記リールめっき装置内で実施される請求項2に記載のリードフレームの製造方法。 - 前記基材の表面の一部に導電層を形成する導電層形成工程
を更に備える請求項3に記載のリードフレームの製造方法。 - 前記導電層形成工程を、
前記粗化工程の前に行う請求項4に記載のリードフレームの製造方法。 - 前記基材準備工程は、前記基材がコイル状に巻かれたコイル状の基材を準備し、
前記プレス加工工程後に前記プレス処理が施された前記粗化処理済み基材をコイル状に巻き取る巻取り工程
を更に備える請求項4又は請求項5に記載のリードフレームの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009116788A JP4892033B2 (ja) | 2009-05-13 | 2009-05-13 | リードフレームの製造方法 |
CN200910179516.6A CN101887877B (zh) | 2009-05-13 | 2009-10-12 | 引线框的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009116788A JP4892033B2 (ja) | 2009-05-13 | 2009-05-13 | リードフレームの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011244853A Division JP5376540B2 (ja) | 2011-11-08 | 2011-11-08 | リードフレーム及び半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010267730A JP2010267730A (ja) | 2010-11-25 |
JP2010267730A5 JP2010267730A5 (ja) | 2011-01-13 |
JP4892033B2 true JP4892033B2 (ja) | 2012-03-07 |
Family
ID=43073710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009116788A Expired - Fee Related JP4892033B2 (ja) | 2009-05-13 | 2009-05-13 | リードフレームの製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4892033B2 (ja) |
CN (1) | CN101887877B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5251991B2 (ja) * | 2011-01-14 | 2013-07-31 | トヨタ自動車株式会社 | 半導体モジュール |
US9576884B2 (en) * | 2013-03-09 | 2017-02-21 | Adventive Ipbank | Low profile leaded semiconductor package |
JP6142380B2 (ja) * | 2014-05-08 | 2017-06-07 | Shマテリアル株式会社 | リードフレーム及びその製造方法 |
JP6686691B2 (ja) * | 2016-05-16 | 2020-04-22 | 株式会社デンソー | 電子装置 |
KR102482396B1 (ko) * | 2016-12-27 | 2022-12-28 | 후루카와 덴끼고교 가부시키가이샤 | 리드 프레임재 및 이의 제조 방법 및 반도체 패키지 |
JP7449665B2 (ja) | 2019-09-26 | 2024-03-14 | 株式会社Kanzacc | 金属条材およびその金属条材の製造方法 |
JP7029504B2 (ja) * | 2020-09-23 | 2022-03-03 | Shプレシジョン株式会社 | リードフレームおよびパワー系半導体装置の製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60231349A (ja) * | 1984-05-01 | 1985-11-16 | Toshiba Corp | リ−ドフレ−ム |
JPS61263142A (ja) * | 1985-05-15 | 1986-11-21 | Mitsui Haitetsuku:Kk | リ−ドフレ−ム |
JP4208893B2 (ja) * | 1997-02-27 | 2009-01-14 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2006210958A (ja) * | 1997-02-27 | 2006-08-10 | Fujitsu Ltd | 半導体装置 |
SG76591A1 (en) * | 1999-02-27 | 2000-11-21 | Aem Tech Engineers Pte Ltd | Method for selective plating of a metal substrate using laser developed masking layer and apparatus for carrying out the method |
JP4329678B2 (ja) * | 2004-11-11 | 2009-09-09 | 株式会社デンソー | 半導体装置に用いるリードフレームの製造方法 |
JP2006147664A (ja) * | 2004-11-16 | 2006-06-08 | Hitachi Ltd | 電子装置用モールド部品、および電子装置 |
JP4857594B2 (ja) * | 2005-04-26 | 2012-01-18 | 大日本印刷株式会社 | 回路部材、及び回路部材の製造方法 |
US20090146280A1 (en) * | 2005-11-28 | 2009-06-11 | Dai Nippon Printing Co., Ltd. | Circuit member, manufacturing method of the circuit member, and semiconductor device including the circuit member |
JP4620584B2 (ja) * | 2005-12-27 | 2011-01-26 | 大日本印刷株式会社 | 回路部材の製造方法 |
JP2007287765A (ja) * | 2006-04-13 | 2007-11-01 | Denso Corp | 樹脂封止型半導体装置 |
JP2008103455A (ja) * | 2006-10-18 | 2008-05-01 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
-
2009
- 2009-05-13 JP JP2009116788A patent/JP4892033B2/ja not_active Expired - Fee Related
- 2009-10-12 CN CN200910179516.6A patent/CN101887877B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101887877B (zh) | 2016-02-03 |
CN101887877A (zh) | 2010-11-17 |
JP2010267730A (ja) | 2010-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4892033B2 (ja) | リードフレームの製造方法 | |
TWI429045B (zh) | Circuit member, manufacturing method of circuit member, laminated structure of semiconductor device and circuit member surface | |
US7190057B2 (en) | Packaging component and semiconductor package | |
JP6284397B2 (ja) | 半導体装置及びその製造方法 | |
KR20110081813A (ko) | 리드 프레임 기판과 그 제조 방법 및 반도체 장치 | |
JP6269887B2 (ja) | 半導体装置の製造方法、およびリードフレームの製造方法 | |
JP4670931B2 (ja) | リードフレーム | |
JP4789771B2 (ja) | 樹脂外囲器付きリードフレームとその製造方法 | |
JP5678980B2 (ja) | 回路部材の製造方法 | |
JP5376540B2 (ja) | リードフレーム及び半導体装置 | |
JP4620584B2 (ja) | 回路部材の製造方法 | |
JP2012049323A (ja) | リードフレーム及びこれを用いた半導体装置並びにその製造方法 | |
US20140367838A1 (en) | Leadframe with lead of varying thickness | |
JP2009099871A (ja) | リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法 | |
JP7119574B2 (ja) | リードフレーム及びその製造方法 | |
JP2014146827A (ja) | 回路部材の表面積層構造 | |
JP6340204B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JPH05315511A (ja) | リードフレーム材およびその製造方法 | |
JP5353954B2 (ja) | 回路部材、及び半導体装置 | |
JP6191664B2 (ja) | 半導体装置の多面付け体および半導体装置 | |
JP6607429B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP5299411B2 (ja) | リードフレームの製造方法 | |
JP3916364B2 (ja) | 金属ベース配線板の製造方法 | |
EP3185291B1 (en) | A leadframe and a method of manufacturing a leadframe | |
EP0723293A1 (en) | Semiconductor device with a heat sink and method of producing the heat sink |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101022 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20101022 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20101109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110714 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110809 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111108 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111216 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |