JP6269887B2 - 半導体装置の製造方法、およびリードフレームの製造方法 - Google Patents
半導体装置の製造方法、およびリードフレームの製造方法 Download PDFInfo
- Publication number
- JP6269887B2 JP6269887B2 JP2017127651A JP2017127651A JP6269887B2 JP 6269887 B2 JP6269887 B2 JP 6269887B2 JP 2017127651 A JP2017127651 A JP 2017127651A JP 2017127651 A JP2017127651 A JP 2017127651A JP 6269887 B2 JP6269887 B2 JP 6269887B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- plating layer
- lead frame
- die pad
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
本発明の他の態様として、樹脂封止用金型と接する部分が平滑面であるような構成とした。
本発明の他の態様として、前記めっき層は、Agめっき層であるような構成とした。
本発明の他の態様として、前記めっき層は、前記圧延銅板に順次、Niめっき層、Pdめっき層が積層しているような構成とした。
本発明の他の態様として、前記めっき層は、前記圧延銅板に順次、Niめっき層、Pdめっき層、Auめっき層が積層しているような構成とした。
本発明の他の態様として、前記粗面の表面粗度(Ra)が0.3μm以上であるような構成とした。
本発明の他の態様として、前記Agめっき層の厚さが2〜15μmであるような構成とした。
図1〜図9は、本発明の第1の実施の形態を示している。図1はリードフレームの平面図、図2〜図9は、図1のA−A断面に着目したリードフレーム及び半導体装置の製造方法を示す工程図である。
本実施の形態に係るリードフレーム1は、細長いリボン状の圧延銅板もしくは圧延銅合金板でなるフレーム素材2を、エッチングや金型打ち抜きなどにより、パターン形成して、複数の単位パターンが連続した状態で製造される。なお、図1はリードフレーム1における1単位パターンを示している。
次に、図2〜図6を用いて本実施の形態に係るリードフレームの製造方法について説明する。
(2)粗面化あり、防錆処理なしの場合、0.42kN/cm2
(3)粗面化あり、シラン系防錆処理ありの場合、0.54kN/cm2
〔第2の実施の形態〕
図12及び図13を用いて、本発明の第2の実施の形態を説明する。なお、本実施の形態において上述の第1の実施の形態と同一の部分には同一の符号を付して説明を省略する。
図15及び図16を用いて本発明の第3の実施の形態に係る回路部材について説明する。なお、本実施の形態において上述した第1の実施の形態と同一の部分には同一の符号を付して説明を省略する。
次に、本発明に係る回路部材の表面積層構造を、図10を用いて説明する。圧延銅板もしくは圧延銅合金板でなる導電性素材としてのフレーム素材2の表面に、表面粗度(Ra)が0.3μm以上の粗面8Aが形成され、この粗面8Aに、順次、Niめっき層17、Pdめっき層18が積層されたものであり、Niめっき層の厚さが0.5〜2μm、Pdめっき層の厚さが0.005〜0.2μmであることが好ましい。このような表面積層構造とすることにより、導電性素材と絶縁性樹脂との密着強度を向上することができる。また、図14に示すように、Pdめっき層18の上には、厚さが0.003〜0.01μmのAuめっき層19が積層されている構成としてもよい。このようなAuめっき層は、Pdめっき層の表面に酸化膜が形成されることを防ぐ効果がある。
上述した実施の形態の開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
2 フレーム素材
3 ダイパッド部
3A,3B 粗面
8 リード部
8A 粗面
9,14 保護フィルム
10,10A,10B めっき層
11 半導体チップ
12 ペースト剤
13 ボンディングワイヤ
15 封止樹脂
16 半導体装置
17 Niめっき層
18 Pdめっき層
19 Auめっき層
Claims (12)
- 上面に半導体チップが搭載されるダイパッド部と、前記半導体チップに電気的に接続されるリード部とを含む単位パターンが複数配列されてなり、一の前記単位パターンとそれに隣接する他の前記単位パターンとのそれぞれに含まれる前記各リード部のうち、互いに対向して位置する前記リード部同士が連続する連続部を有するリードフレームを用意する工程と、
前記リード部の上面の所望部位にめっき層を形成する工程と、
前記リードフレームの下面に保護フィルムをラミネートする工程と、
前記リードフレームの下面に前記保護フィルムをラミネートした後、前記連続部を含む前記リード部の上面の前記めっき層が存在しない部位および側壁面を同時に粗面化する処理を行う工程と、
前記ダイパッド部の上面に前記半導体チップを搭載した後、前記リード部の上面の前記めっき層と前記半導体チップの対応する電極とをボンディングワイヤを介して電気的に接続する工程と、
前記半導体チップ、前記ボンディングワイヤ、および前記リードフレームを、前記リード部の下面および前記ダイパッド部の下面を露出させるようにして封止樹脂により一括モールドする工程と、
前記封止樹脂により一括モールドされた半導体装置の多面付け体を前記連続部においてダイサーカットする工程と
を含むことを特徴とする半導体装置の製造方法。 - 上面に半導体チップが搭載されるダイパッド部と、前記半導体チップに電気的に接続されるリード部とを含む単位パターンが複数配列されてなり、一の前記単位パターンとそれに隣接する他の前記単位パターンとのそれぞれに含まれる前記各リード部のうち、互いに対向して位置する前記リード部同士が連続する連続部を有するリードフレームを用意する工程と、
前記リード部の上面の所望部位および前記ダイパッド部の上面の所望部位にめっき層を形成する工程と、
前記リードフレームの下面に保護フィルムをラミネートする工程と、
前記リードフレームの下面に前記保護フィルムをラミネートした後、前記連続部を含む前記リード部の上面の前記めっき層が存在しない部位および側壁面と、前記ダイパッド部の上面の前記めっき層が存在しない部位および側壁面とを、同時に粗面化する処理を行う工程と、
前記ダイパッド部の上面に前記半導体チップを搭載した後、前記リード部の上面の前記めっき層と前記半導体チップの対応する電極とをボンディングワイヤを介して電気的に接続する工程と、
前記半導体チップ、前記ボンディングワイヤ、および前記リードフレームを、前記リード部の下面および前記ダイパッド部の下面を露出させるようにして封止樹脂により一括モールドする工程と、
前記封止樹脂により一括モールドされた前記半導体装置の多面付け体を前記連続部においてダイサーカットする工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記リードフレームは、圧延銅板もしくは圧延銅合金板でなることを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
- 前記粗面化する処理は、過酸化水素および硫酸を主成分とするマイクロエッチング液を用いて行うことを特徴とする請求項1〜3のいずれかに記載の半導体装置の製造方法。
- 前記めっき層は、Agめっき層であることを特徴とする請求項1〜4のいずれかに記載の半導体装置の製造方法。
- 前記Agめっき層の厚さが2〜15μmであることを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記めっき層は、前記リードフレームに順次、Niめっき層、Pdめっき層が積層されてなることを特徴とする請求項1〜4のいずれかに記載の半導体装置の製造方法。
- 前記めっき層は、前記リードフレームに順次、Niめっき層、Pdめっき層、Auめっき層が積層されてなることを特徴とする請求項1〜4のいずれかに記載の半導体装置の製造方法。
- 前記粗面化する処理を行う工程が、表面粗度(Ra)が0.3μm以上の粗面になるようにする処理であることを特徴とする請求項1〜8のいずれかに記載の半導体装置の製造方法。
- 前記封止樹脂により一括モールドする工程の後、前記リード部および前記ダイパッド部のそれぞれの前記下面にはんだめっき層を形成する工程をさらに含むことを特徴とする請求項1〜9のいずれかに記載の半導体装置の製造方法。
- 上面に半導体チップが搭載されるダイパッド部と、前記半導体チップに電気的に接続されるリード部とを含む単位パターンが複数配列されてなり、一の前記単位パターンとそれに隣接する他の前記単位パターンとのそれぞれに含まれる前記各リード部のうち、互いに対向して位置する前記リード部同士が連続する連続部を有するリードフレームが、封止樹脂により一括モールドされ、前記連続部においてダイサーカットされてなる半導体装置に用いられるリードフレームの製造方法であって、
圧延銅板もしくは圧延合金銅板でなるフレーム素材を用意する工程と、
前記リード部の上面の所望部位にめっき層を形成する工程と、
前記フレーム素材の下面に保護フィルムをラミネートする工程と、
前記フレーム素材の下面に保護フィルムをラミネートした後、前記リード部の上面の前記めっき層が存在しない部位および側壁面を、過酸化水素と硫酸を主成分とするマイクロエッチング液により同時に粗面化処理する工程と
を備えることを特徴とするリードフレームの製造方法。 - 上面に半導体チップが搭載されるダイパッド部と、前記半導体チップに電気的に接続されるリード部とを含む単位パターンが複数配列されてなり、一の前記単位パターンとそれに隣接する他の前記単位パターンとのそれぞれに含まれる前記各リード部のうち、互いに対向して位置する前記リード部同士が連続する連続部を有するリードフレームが、封止樹脂により一括モールドされ、前記連続部においてダイサーカットされてなる半導体装置に用いられるリードフレームの製造方法であって、
圧延銅板もしくは圧延合金銅板でなるフレーム素材を用意する工程と、
前記リード部の上面の所望部位および前記ダイパッド部の上面の所望部位にめっき層を形成する工程と、
前記フレーム素材の下面に保護フィルムをラミネートする工程と、
前記フレーム素材の下面に保護フィルムをラミネートした後、前記リード部の上面の前記めっき層が存在しない部位および側壁面と、前記ダイパッド部の上面の前記めっき層が存在しない部位および側壁面とを、過酸化水素と硫酸を主成分とするマイクロエッチング液により同時に粗面化処理する工程と
を備えることを特徴とするリードフレームの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017127651A JP6269887B2 (ja) | 2017-06-29 | 2017-06-29 | 半導体装置の製造方法、およびリードフレームの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017127651A JP6269887B2 (ja) | 2017-06-29 | 2017-06-29 | 半導体装置の製造方法、およびリードフレームの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015163444A Division JP6191664B2 (ja) | 2015-08-21 | 2015-08-21 | 半導体装置の多面付け体および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017168871A JP2017168871A (ja) | 2017-09-21 |
JP6269887B2 true JP6269887B2 (ja) | 2018-01-31 |
Family
ID=59914012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017127651A Active JP6269887B2 (ja) | 2017-06-29 | 2017-06-29 | 半導体装置の製造方法、およびリードフレームの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6269887B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230101079A1 (en) * | 2020-03-11 | 2023-03-30 | Rohm Co., Ltd. | Semiconductor device |
WO2023033126A1 (ja) * | 2021-09-03 | 2023-03-09 | 大日本印刷株式会社 | リードフレーム及びその製造方法 |
KR102623540B1 (ko) * | 2022-05-11 | 2024-01-11 | 해성디에스 주식회사 | 반도체 패키지 기판, 이를 포함하는 반도체 패키지, 및 반도체 패키지 기판의 제조방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3963655B2 (ja) * | 2001-03-22 | 2007-08-22 | 三洋電機株式会社 | 回路装置の製造方法 |
JP2002299538A (ja) * | 2001-03-30 | 2002-10-11 | Dainippon Printing Co Ltd | リードフレーム及びそれを用いた半導体パッケージ |
DE10148120B4 (de) * | 2001-09-28 | 2007-02-01 | Infineon Technologies Ag | Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers |
JP3841768B2 (ja) * | 2003-05-22 | 2006-11-01 | 新光電気工業株式会社 | パッケージ部品及び半導体パッケージ |
JP4329678B2 (ja) * | 2004-11-11 | 2009-09-09 | 株式会社デンソー | 半導体装置に用いるリードフレームの製造方法 |
-
2017
- 2017-06-29 JP JP2017127651A patent/JP6269887B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017168871A (ja) | 2017-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4857594B2 (ja) | 回路部材、及び回路部材の製造方法 | |
JPWO2007061112A1 (ja) | 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置 | |
US10070523B2 (en) | Printed wiring board with conductor post having multiple surface roughness and method for manufacturing the same | |
CN108109972B (zh) | 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺 | |
JP6269887B2 (ja) | 半導体装置の製造方法、およびリードフレームの製造方法 | |
JP6284397B2 (ja) | 半導体装置及びその製造方法 | |
JP5678980B2 (ja) | 回路部材の製造方法 | |
JP4892033B2 (ja) | リードフレームの製造方法 | |
TW201448059A (zh) | 樹脂密封型半導體裝置之製造方法及引線框架 | |
US8114713B2 (en) | Method of manufacturing a lead frame with a nickel coating | |
JP2006140265A (ja) | 半導体装置および半導体装置に用いるリードフレームの製造方法 | |
WO2018018847A1 (zh) | 一种智能功率模块及其制造方法 | |
JP2014146827A (ja) | 回路部材の表面積層構造 | |
JP2007048978A (ja) | 半導体装置及びその製造方法 | |
JP5353954B2 (ja) | 回路部材、及び半導体装置 | |
JP6191664B2 (ja) | 半導体装置の多面付け体および半導体装置 | |
JP4620584B2 (ja) | 回路部材の製造方法 | |
JP5299411B2 (ja) | リードフレームの製造方法 | |
JP2006147918A (ja) | 半導体装置 | |
JP5376540B2 (ja) | リードフレーム及び半導体装置 | |
JP7419474B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US20080210457A1 (en) | Tape carrier for semiconductor device and method for making same | |
JP2009158824A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170728 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6269887 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |