JP6269887B2 - 半導体装置の製造方法、およびリードフレームの製造方法 - Google Patents

半導体装置の製造方法、およびリードフレームの製造方法 Download PDF

Info

Publication number
JP6269887B2
JP6269887B2 JP2017127651A JP2017127651A JP6269887B2 JP 6269887 B2 JP6269887 B2 JP 6269887B2 JP 2017127651 A JP2017127651 A JP 2017127651A JP 2017127651 A JP2017127651 A JP 2017127651A JP 6269887 B2 JP6269887 B2 JP 6269887B2
Authority
JP
Japan
Prior art keywords
lead
plating layer
lead frame
die pad
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017127651A
Other languages
English (en)
Other versions
JP2017168871A (ja
Inventor
洋 島崎
洋 島崎
啓之 齋藤
啓之 齋藤
増田 正親
正親 増田
健司 松村
健司 松村
勝 福地
勝 福地
孝夫 池澤
孝夫 池澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2017127651A priority Critical patent/JP6269887B2/ja
Publication of JP2017168871A publication Critical patent/JP2017168871A/ja
Application granted granted Critical
Publication of JP6269887B2 publication Critical patent/JP6269887B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本発明は、回路部材表面の積層構造や、回路部材の一つとしてのリードフレームの表面処理技術やその回路部材を用いた半導体装置に関し、さらに詳しくは、半導体パッケージのタイプに対応して、リードフレームと封止樹脂との密着強度を高める技術に関する。
半導体装置としては、リードフレームにICチップ、LSIチップなどの半導体チップが搭載され、絶縁性樹脂で封止された構造をもつ半導体パッケージがある。このような半導体装置では、高集積化及び小型化が進むに従ってパッケージの構造が、SOJ(Small Outline J-Leaded Package)やQFP(Quad Flat Package)のような樹脂パッケージの側壁から外部リードが外側に突出したタイプを経て、外部リードが外側に突出せずに樹脂パッケージの裏面に外部リードが露出するように埋設された、QFN(Quad Flat Non-leaded package)やSON(Small Outline Noneleaded Package)などの薄型で実装面積の小さいタイプに進展している。
リードフレームとしては、絶縁性樹脂で封止されるフレーム素材の表面に粗面化処理が施され、この表面に順次、ニッケル(Ni)層、パラジウム(Pd)層がめっき法にて積層された構造のものが知られている(例えば、特許文献1参照。)。上述した粗面化処理の方法としては、リードフレームの素材表面を、有機酸系のエッチング液で化学研磨している。
他のリードフレームとしては、フレーム素材の表面を、表面側が粗面化されたNiめっき層で被覆したものが知られている(例えば、特許文献2参照。)。このような粗面化されたNiめっき層は、めっき法の条件を調整することにより形成することができる。
このように、リードフレームの全面にNiめっき層を形成し、その上にPdめっきやAuめっきを施すことは、製造工程の簡素化、及び環境対応のはんだ工程のPbフリー化の目的のために広く行われている。
また、絶縁性樹脂と密着させる回路部材としては、リードフレームの他に、車両の供給電源を車載用補器へ分配する電気接続箱に用いられるコネクタの導電板やバスバーなどがある。
特開平11−40720号公報(第4頁、図1) 特開2004−349497号公報(第7頁、図3)
しかしながら、上述した特許文献1に記載された有機酸系のエッチング液は、めっき法で形成した銅の表面に対しては有効であるものの、リードフレームの素材である圧延銅板の表面の粗面化に対してはあまり有効でないという問題点がある。因みに、このような有機酸系のエッチング液で圧延銅素材の表面を処理した場合、表面粗度は上がるものの、表面プロファイルが針状にならない。このため、有機酸系のエッチング液で粗面化処理を行ったリードフレームでは、パッケージを構成する絶縁性樹脂との密着性に対しては大きな効果が得られないものであった。加えて、有機酸系のエッチング液を用いた粗面化では、表面粗度(Ra)を0.15μmとするのに、銅表面から深さ3μmに至るまでエッチングしなければならず、それ以上の表面粗度を得るにはさらに深くエッチングする必要がある。したがって、この処理方法では、エッチングに時間を要するため実際のリードフレームの生産には適さないものであった。
上述した特許文献2に記載されためっき法で粗面化されたNiめっき層を形成する方法では、表面粗度を大きくするにはNiめっき層を厚くする必要があり、1μm以上でないと安定した効果が得られない。最近はめっき層を薄くする傾向があり、Niめっき層の厚みとして0.5μm程度が要望されている。
ところで、上述したQFNやSONなどのような薄型で実装面積の小さいタイプの半導体装置に用いられるリードフレームでは、外部リードの下面が樹脂パッケージの下面に露出しているため、外部リードと絶縁性樹脂とが接触する面積が小さい。このため、リードフレームと絶縁性樹脂との密着強度を更に高める必要がある。近年では、車載用途向けの半導体装置の需要が高まり、このような用途に用いた場合、振動や温度変化に晒されるため、リードフレームと封止樹脂との密着強度を従来以上に強化させることが必要になっている。
また、内部リードにおけるワイヤーボンディングを施す領域や、外部リードにおける実装基板(プリント配線基板)へ半田付けする領域などを考慮すると共に、パッケージのタイプに対応した機能を有するリードフレームが要望されている。
そこで、本発明の主たる目的は、封止樹脂との密着強度を高めることができるリードフレーム、及びその製造方法、並びに半導体装置を提供することにある。
また、本発明の他の目的は、QFNやSONなどのパッケージタイプに用いることのできるリードフレーム、及びその製造方法、並びに半導体装置を提供することにある。
さらに、本発明の他の目的は、絶縁性樹脂に対する密着強度を高めることができる回路部材の表面積層構造を提供することにある。
本発明は、上面に半導体チップを搭載するダイパッド部と、前記半導体チップに電気的に接続されるリード部とを備えたフレーム素材を、圧延銅板もしくは圧延銅合金板をパターン加工して形成した回路部材であって、前記リード部の上面のボンディングワイヤが接続される部分が平滑面であると共に、該平滑面にめっき層が位置しており、前記めっき層が存在しない前記リード部の上面は粗面であり、前記リード部の下面はフレーム素材面であり、前記ダイパッド部及び前記リード部の側壁面は、上面と同じ表面粗度の粗面であるような構成とした。
本発明の他の態様として、前記ダイパッド部の上面の半導体チップを搭載する部分が平滑面であると共に、該平滑面にめっき層が位置しており、前記めっき層が存在しない前記ダイパッド部の上面は粗面であり、前記ダイパッド部の下面はフレーム素材面であるような構成とした。
本発明の他の態様として、樹脂封止用金型と接する部分が平滑面であるような構成とした。
本発明の他の態様として、前記めっき層は、Agめっき層であるような構成とした。
本発明の他の態様として、前記めっき層は、前記圧延銅板に順次、Niめっき層、Pdめっき層が積層しているような構成とした。
本発明の他の態様として、前記めっき層は、前記圧延銅板に順次、Niめっき層、Pdめっき層、Auめっき層が積層しているような構成とした。
本発明の他の態様として、前記粗面の表面粗度(Ra)が0.3μm以上であるような構成とした。
本発明の他の態様として、前記Agめっき層の厚さが2〜15μmであるような構成とした。
本発明によれば、封止樹脂との密着強度が高く、リード部の裏面が封止樹脂から露出するタイプのパッケージに用いることのできるリードフレーム、及びその製造方法、並びに半導体装置を実現可能とする。
また、本発明によれば、絶縁性樹脂に対する密着強度を高めることができる回路部材の表面積層構造を見いだしたことにより、絶縁性樹脂と接合する各種の回路部材を用いた電子機器などの耐久性を高めることができる。
本発明の第1の実施の形態に係るリードフレームを示す平面図である。 本発明の第1の実施の形態に係るリードフレームの製造方法を示す工程断面図である。 本発明の第1実施の形態に係るリードフレームの製造方法を示す工程断面図である。 本発明の第1の実施の形態に係るリードフレームの製造方法を示す工程断面図である。 本発明の第1の実施の形態に係るリードフレームの製造方法を示す工程断面図である。 本発明の第1の実施の形態に係るリードフレームの製造方法を示す工程断面図である。 本発明の第1の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の第1実施の形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の第1の実施の形態に係る半導体装置を示す断面図である。 本発明の実施の形態に係るリードフレームの粗面化部分の拡大断面図である。 密着強度試験の概要を示す斜視図である。 (a)〜(d)は、本発明の第2の実施の形態に係るリードフレームの製造工程を示す断面図である。 (a)〜(d)は、本発明の第2の実施の形態に係る半導体装置の製造工程を示す工程断面図である。 本発明のその他の実施の形態に係るリードフレームの粗面化部分の拡大断面図である。 (a)〜(e)は、本発明の第3の実施の形態に係るリードフレームの製造工程を示す工程断面図である。 (a)〜(e)は、本発明の第3の実施の形態に係る半導体装置の製造工程を示す断面図である。
以下、本発明の実施の形態に係る回路部材、回路部材の製造方法、半導体装置、及び回路部材の表面積層構造の詳細を図面に基づいて説明する。本実施の形態では、回路部材としてリードフレームに本発明を適用して説明する。但し、図面は模式的なものであり、各材料層の厚みやその比率などは現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
〔第1の実施の形態〕
図1〜図9は、本発明の第1の実施の形態を示している。図1はリードフレームの平面図、図2〜図9は、図1のA−A断面に着目したリードフレーム及び半導体装置の製造方法を示す工程図である。
(リードフレームの構成)
本実施の形態に係るリードフレーム1は、細長いリボン状の圧延銅板もしくは圧延銅合金板でなるフレーム素材2を、エッチングや金型打ち抜きなどにより、パターン形成して、複数の単位パターンが連続した状態で製造される。なお、図1はリードフレーム1における1単位パターンを示している。
図1に示すように、リードフレーム1の1単位パターンは、中央に形成された、半導体チップを搭載するための矩形状のダイパッド部3と、このダイパッド部3を取り囲むように形成されたリード部8と、ダイパッド部3をフレーム素材2に連結しているタイバー6と、リード部8を横方向に連結するタイバー7と、を備えている。このリード部8は、後述するように、封止樹脂15の側壁から外側へ向けて突出しない程度の寸法に設定されている。なお、本実施の形態では、リード部8を横方向に連結するタイバー7を形成しているが、タイバー7を省略してリード部8がフレーム2の外枠部からダイパッド部3の周縁に向けて延在されるパターンに形成してもよい。
本実施の形態に係るリードフレーム1の上面(半導体チップを搭載する側の面)及び各パターンの側壁面は、図4及び図5に示すように、過酸化水素と硫酸を主成分とするマイクロエッチング液を用いて粗面化処理が施された粗面3A,3B、8A,8Bとなっている。これら粗面3A,3B、8A,8Bにおける表面粗度(Ra)は、0.3μm以上に設定されており、表面プロファイルは針状に突出した凹凸面となっている。フレーム素材2の下面(半導体チップ搭載面の反対側の面)は平滑面に形成されている。
また、ダイパッド部3及びリード部8などを含むフレーム素材2の表面には、図6に示すように、めっき層10が形成されている。なお、本実施の形態におけるめっき層10は、図10に示すように、フレーム素材2の表面に、順次、Niめっき層17、Pdめっき層18が積層されてなる。そして、Niめっき層17の厚さは0.5〜2μmに設定され、Pdめっき層18の厚さは0.005〜0.2μmに設定されている。なお、Pdめっき層18は、ボンディングワイヤ及び半田ペーストとの接続性の良好な金属層であり、図7に示すようなボンディングワイヤ13を接続するワイヤボンディングや、図示しない実装基板(プリント配線基板)への半田付けを確実に行うことができる。
このような構成のリードフレーム1では、粗面3A,3B、8A,8Bの表面粗度(Ra)を0.3μm以上に設定し、めっき層10を構成するNiめっき層17及びPdめっき層18の厚さ範囲を設定したことにより、粗面3A,3B、8A,8Bの表面プロファイルを崩すことなく針状の突起の表面をめっき層10でコーティングした形状を保つことができる。このため、このリードフレーム1を樹脂封止したときに、めっき層10を含めた微細突起が封止樹脂に食い込むアンカー効果を奏しているものと考えられる。
(リードフレームの製造方法)
次に、図2〜図6を用いて本実施の形態に係るリードフレームの製造方法について説明する。
まず、本実施の形態では、図2に示すように、ダイパッド部3やリード部8などの所定のパターン形成がされているフレーム素材2を用意する。このフレーム素材2(圧延銅合金板)の構成材料は、例えば、三菱電機メテックス製,低すず,Ni銅合金MF202を用いる。
次に、図3に示すように、フレーム素材2の下面(一方の主面)に、マスク材としての保護フィルム9をラミネートする。そして、フレーム素材2の保護フィルム9で覆われていない部分を、過酸化水素と硫酸とを主成分とするマイクロエッチング液に浸漬させて、約90秒のマイクロエッチングを行って、図4に示すような粗面3A,3B、8A,8Bを形成する。これら粗面3A,3B、8A,8Bの表面プロファイルは、急峻な針状の凹凸となる。このような粗面化処理を行った結果、粗面3A,3B、8A,8Bのエッチング量が2μmで、表面粗さ(Ra)が0.33μm、Sratioが2.08であった。なお、エッチング量とは、エッチングで掘り下げた平均の深さを表す。Sratioは、凹凸面の表面積を、測定範囲の平面の面積で割った値である。
その後、図5に示すように、保護フィルム(マスク材)9を剥離し、図6に示すようなめっき層10を形成する。なお、このめっき層10は、上述したように、フレーム素材2の表面に、順次、Niめっき層17、Pdめっき層18が積層されてなる。なお、めっき層10の形成方法は、電解めっき法や無電解めっき法など周知の方法を用いることができる。ここで、Niめっき層17の厚さが0.5〜2μm、Pdめっき層18の厚さが0.005〜0.2μmの範囲となるようにめっき層の成長を制御する。このようにして、リードフレームの製造が完了する。
本実施の形態に係るリードフレームの製造方法では、エッチング時間が短く生産性を高めることができる。また、めっき層10の厚さが薄いため、高価なめっき液の消費を抑えることができる。
次に、図7〜図9を用いて半導体装置の製造方法及び半導体装置の構成について説明する。
図7に示すように、上述した製造方法で作製したリードフレーム1のダイパッド部3の上面に、半導体チップ11をペースト剤12を介して搭載する。その後、ワイヤボンディングを行って、リード部8の先端部と半導体チップ11の対応する電極との間をボンディングワイヤ13で接続する。次に、図8に示すように、リードフレーム1の下面に樹脂もれ防止用保護フィルム14をラミネートした後、全体を例えばエポキシ樹脂でなる封止樹脂15でモールドする。その後、所望の形状となるように、封止樹脂15及びリードフレーム1を一括して切断(個片化)することにより、図9に示す半導体装置(半導体パッケージ)16が完成する。
本実施の形態の半導体装置16では、リード部8及びダイパッド部3の下面が封止樹脂15の下面側で露出するようになっている。この露出したリード部8は、図示しない実装基板(プリント配線基板)側に半田付けにより接続される。
このような構成の半導体装置16では、リードフレーム1のダイパッド部3及びリード部8の下面を除く表面が粗面化されているため、封止樹脂15との密着強度が高く、振動や温度変化に対する耐久性を発揮することができる。
ここで、圧延銅合金板に本実施の形態の粗面化処理を行った場合と、有機酸系の処理を行った場合の比較を行った。
下表1は、本実施の形態のように過酸化水素と硫酸とを主成分とするマイクロエッチング液を用いて粗面化処理を施した例と、従来のように有機酸系(この例では商品名がCZ8100を用いた)を用いた比較例におけるエッチング量、表面粗度(Ra)、Sratio、エッチング時間を比較したものである。比較例においては、エッチング量が1μm,2μm,3μmの場合を挙げている。
Figure 0006269887
上記表1より、有機酸系を用いた比較例では、0.15μmの粗さを得るのに、深さ3μmにエッチングしなければならないことがわかる。このため、それ以上の粗さを得たい場合は、さらに深くエッチングする必要があり、このエッチングに時間を要するため、実際のリードフレームの生産には適さないことがわかる。これに対して、本実施の形態の粗面化処理を行うと、エッチング深さが2μmで、比較例の2倍以上の粗さを得ることができる。本実施の形態では、過酸化水素と硫酸とを主成分とするマイクロエッチング液を用いて粗面化処理を施したことにより、細かい針状の凹凸を持った表面形状が得られる。この形状が、数値で表されるパラメータ以上にアンカー効果を奏するのに有効であると考えられる。
本実施の形態における封止樹脂と密着強度を測定するため、図11に示すようなカップせん断強度を測定した。銅合金(MF202)の圧延銅合金板の上に、上記と同様のめっき層の形成、及び変色防止処理を施して密着強度試験片20を作製した。この密着強度試験片20をホットプレート上で220℃、60秒間加熱した後、更にホットプレート上で220℃、60秒間の加熱を行い、更にホットプレート上で240℃、80秒間の加熱を行った。成型は、125kg/cmの圧力下で175℃、120秒間の加熱を行った。その後、更に175℃、5時間の加熱を行ってエポキシ樹脂21を硬化させた。
このように成型したエポキシ樹脂21と密着強度試験片20に、図11に示す矢印方向に荷重をかけ、剥離したときの荷重を接着面の面積で割って単位面積当たりの荷重(kN/cm2)を求めた。
この結果、せん断強度の値として次の値が得られ、本実施の形態の粗面処理を行うことにより、封止樹脂との密着強度を高める効果が得られた。
(1)粗面化なしの場合、0.04kN/cm2
(2)粗面化あり、防錆処理なしの場合、0.42kN/cm2
(3)粗面化あり、シラン系防錆処理ありの場合、0.54kN/cm2
〔第2の実施の形態〕
図12及び図13を用いて、本発明の第2の実施の形態を説明する。なお、本実施の形態において上述の第1の実施の形態と同一の部分には同一の符号を付して説明を省略する。
第2の実施の形態に係る回路部材は、リードフレーム表面のうち樹脂封止用金型と接する部分を平滑な面とし、その他の部分を粗面化したリードフレームで、封止樹脂成形時の樹脂バリの発生や、樹脂もれを防ぐ効果を有する。図12(a)は、図2と同様にパターン形成されたフレーム素材2の断面を示す。部分粗化の方法としては、図12(b)に示すように、図3で説明したフレーム素材2の下面に保護フィルムをラミネートする方法の代わりにフレーム素材2をゴムパッキン27、28を介して上下一対のエッチング用の冶具29、30で挟み、エッチング用冶具29に付設されたノズル31からマイクロエッチング液32をフレーム素材2に所定時間噴射してマイクロエッチングして粗面を形成する。
このとき、ゴムパッキン28はフレーム素材2の下面、ゴムパッキン27はフレーム素材2の上面のうち樹脂封止用金型の接する部分を覆ってマスク材の役割を果たし、マイクロエッチングから保護してフレーム素材2の平滑な面が残る。
図12(c)は、エッチング後に、エッチング用の冶具からフレーム素材2を取り出した状態を示しており、下面23及び上面のうちゴムパッキン27で覆われた部分(樹脂封止用金型に接する部分)24が平滑な面として残り、それ以外の表面は粗面3A、3B、8A、8Bとなっている。
次に、図12(d)に示すように、ダイパッド部3及びリード部8を含むフレーム素材2の表面に、上記第1の実施の形態と同様にめっき層10を形成し、リードフレーム1Aとして完成する。
図13に上記リードフレーム1Aを用いて半導体装置を製造する工程を示す。リードフレーム1Aに、図13(a)に示すように、ダイパッド部上面にペースト剤12を介して半導体チップ11を搭載した後、ワイヤボンディングを行ってリード部8と半導体チップ11の対応する電極同士をボンディングワイヤ13で接続する。
次に、図13(b)に示すように、樹脂封止用金型25を用いて封止樹脂15でモールドする。樹脂モールド後、リードフレームを樹脂封止用金型25から取り出した状態を図13(c)に示す。この状態でリード部の不要な個所を所望の形状に切断し、半導体装置(半導体パッケージ)図13(d)が完成する。なお、本実施の形態では、個別モールドを例示しているため、一括モールド時のような個片化のためのダイサーカットの工程は無い。
図13(b)の封止樹脂による樹脂モールド時に、樹脂封止用金型25と接する部分のリードフレーム1Aの表面が粗面化されていると樹脂封止用金型25とリードフレーム1Aとの間に隙間が生じ、封止樹脂が入り込み樹脂バリとなったり、極端な場合は金型の外に封止樹脂が漏れることになる。本実施の形態では、粗面化された部分は上記第1の実施の形態と同じ効果を奏するとともに、前記のように樹脂封止用金型25と接する部分のリードフレーム1Aの表面を平滑な面としているので、樹脂封止用金型25とリードフレーム1Aとが密着し樹脂バリや樹脂漏れを防止する効果がある。
〔第3の実施の形態〕
図15及び図16を用いて本発明の第3の実施の形態に係る回路部材について説明する。なお、本実施の形態において上述した第1の実施の形態と同一の部分には同一の符号を付して説明を省略する。
本実施の形態では、図15(a)に示すように、エッチングや金型打ち抜きによりダイパッド部3やリード部8などのリードフレームの所定のパターンが形成された圧延銅合金からなるフレーム素材2を用意する。
次に、図15(b)に示すように、フレーム素材2のダイパッド上面の半導体チップを搭載する部分及びリード上面のボンディングワイヤを接続する部分に貴金属めっき層10Bを形成するとともに、図15(c)に示すように、フレーム素材2の下面に保護フィルム(マスク材)9をラミネートする。
次に、フレーム素材2の表面にマイクロエッチング液を噴射もしくはフレーム素材2をマイクロエッチング液に浸漬して所定時間(約90秒)のマイクロエッチングを行って、図15(d)に示すような3A、3B、8A、8Bの粗面を形成する。ここで、フレーム素材2の表面のうち貴金属めっき層10Bが施された部分と保護フィルム9がラミネートされた部分はマイクロエッチングから保護されておりフレーム素材2表面の平滑面が残る。図15(e)は、保護フィルム9を剥離し完成したリードフレーム1の断面を示す図であり、下面23と貴金属めっき層10Bは平滑な面が保存されており、それ以外の表面は粗面3A、3B、8A、8Bが形成されている。
ここで、前記の貴金属めっき層10Bとしては、Agめっき層、もしくはフレーム素材2表面に順次Niめっき層、Pdめっき層が積層されてなるめっき層である。
図16は、図15の工程で製造された本発明のリードフレームを用いてQFN(Quad Flat Non-leaded package)を製造する工程を示している。図16(a)は、図15(e)に対応した単位パターンが多面付けされたリードフレームの断面図を示している。
次に、図16(b)に示すように、リードフレーム下面には必要に応じて樹脂バリ防止用フィルムを貼り、ダイパッド上面にペースト剤12を介して半導体チップ11を搭載した後、ワイヤボンディングを行ってリード部8のめっき層10Bと半導体チップ11の対応する電極同士をボンディングワイヤ13で接続する。
その後、図16(c)のように樹脂封止用金型(一括モールド用金型)25を用いて封止樹脂15で一括モールド(樹脂封止)する。
次に、実装時のはんだ接続性を向上させるため、図16(d)に示すように封止樹脂から露出したリード部及びダイパッド部にはんだめっき層22を施した後、個片化の切断位置26で一括モールドされたリードフレームをダイサーカットして図16(e)に示すように各半導体装置が完成する。
この第3の実施の形態においても、前述の第1の実施の形態と同様の効果を得ることができる。なお、本実施の形態では、半導体チップ搭載面やワイヤボンディング面のみにめっき層を施し、又、はんだ付けを行うリード部8の下面ははんだめっきを施しているため、高価な貴金属めっき液を節約でき、製品コストを低く抑えることができるとともに、ワイヤボンディング性や半導体チップ11のマウント性を高めることができる。
〔回路部材の表面積層構造〕
次に、本発明に係る回路部材の表面積層構造を、図10を用いて説明する。圧延銅板もしくは圧延銅合金板でなる導電性素材としてのフレーム素材2の表面に、表面粗度(Ra)が0.3μm以上の粗面8Aが形成され、この粗面8Aに、順次、Niめっき層17、Pdめっき層18が積層されたものであり、Niめっき層の厚さが0.5〜2μm、Pdめっき層の厚さが0.005〜0.2μmであることが好ましい。このような表面積層構造とすることにより、導電性素材と絶縁性樹脂との密着強度を向上することができる。また、図14に示すように、Pdめっき層18の上には、厚さが0.003〜0.01μmのAuめっき層19が積層されている構成としてもよい。このようなAuめっき層は、Pdめっき層の表面に酸化膜が形成されることを防ぐ効果がある。
〔その他の実施の形態〕
上述した実施の形態の開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
例えば、第1、第2及び第3の実施の形態では、めっき層10をAgめっき層1層もしくは、Niめっき層17とPdめっき層18の2層を積層した構成としたが、図14に示した回路部材の表面積層構造のように、Pdめっき層18の上にさらにAuめっき層19を積層しためっき層10Aとしてもよい。なお、このAuめっき層19の厚さは、0.003〜0.01μmの範囲であることが好ましい。
上述した第1、第2及び第3の実施の形態では、パッケージタイプとしてQFNやSONなどの薄型で実装面積の小さいタイプに適用したが、QFP、SOP、FLGAなどのタイプのリードフレームにも勿論適用可能であり、封止樹脂との密着強度の向上を図ることができる。
さらに、上述した第1、第2及び第3の実施の形態では、回路部材としてリードフレームを適用して説明したが、車両の供給電源を車載用補器へ分配する電気接続箱に用いられるコネクタの導電板やバスバーなど回路部材にも適用可能である。
1 リードフレーム(回路部材)
2 フレーム素材
3 ダイパッド部
3A,3B 粗面
8 リード部
8A 粗面
9,14 保護フィルム
10,10A,10B めっき層
11 半導体チップ
12 ペースト剤
13 ボンディングワイヤ
15 封止樹脂
16 半導体装置
17 Niめっき層
18 Pdめっき層
19 Auめっき層

Claims (12)

  1. 上面に半導体チップが搭載されるダイパッド部と、前記半導体チップに電気的に接続されるリード部とを含む単位パターンが複数配列されてなり、一の前記単位パターンとそれに隣接する他の前記単位パターンとのそれぞれに含まれる前記各リード部のうち、互いに対向して位置する前記リード部同士が連続する連続部を有するリードフレームを用意する工程と、
    前記リード部の上面の所望部位にめっき層を形成する工程と、
    前記リードフレームの下面に保護フィルムをラミネートする工程と、
    前記リードフレームの下面に前記保護フィルムをラミネートした後、前記連続部を含む前記リード部の上面の前記めっき層が存在しない部位および側壁面を同時に粗面化する処理を行う工程と、
    前記ダイパッド部の上面に前記半導体チップを搭載した後、前記リード部の上面の前記めっき層と前記半導体チップの対応する電極とをボンディングワイヤを介して電気的に接続する工程と、
    前記半導体チップ、前記ボンディングワイヤ、および前記リードフレームを、前記リード部の下面および前記ダイパッド部の下面を露出させるようにして封止樹脂により一括モールドする工程と、
    前記封止樹脂により一括モールドされた半導体装置の多面付け体を前記連続部においてダイサーカットする工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 上面に半導体チップが搭載されるダイパッド部と、前記半導体チップに電気的に接続されるリード部とを含む単位パターンが複数配列されてなり、一の前記単位パターンとそれに隣接する他の前記単位パターンとのそれぞれに含まれる前記各リード部のうち、互いに対向して位置する前記リード部同士が連続する連続部を有するリードフレームを用意する工程と、
    前記リード部の上面の所望部位および前記ダイパッド部の上面の所望部位にめっき層を形成する工程と、
    前記リードフレームの下面に保護フィルムをラミネートする工程と、
    前記リードフレームの下面に前記保護フィルムをラミネートした後、前記連続部を含む前記リード部の上面の前記めっき層が存在しない部位および側壁面と、前記ダイパッド部の上面の前記めっき層が存在しない部位および側壁面とを、同時に粗面化する処理を行う工程と、
    前記ダイパッド部の上面に前記半導体チップを搭載した後、前記リード部の上面の前記めっき層と前記半導体チップの対応する電極とをボンディングワイヤを介して電気的に接続する工程と、
    前記半導体チップ、前記ボンディングワイヤ、および前記リードフレームを、前記リード部の下面および前記ダイパッド部の下面を露出させるようにして封止樹脂により一括モールドする工程と、
    前記封止樹脂により一括モールドされた前記半導体装置の多面付け体を前記連続部においてダイサーカットする工程と
    を含むことを特徴とする半導体装置の製造方法。
  3. 前記リードフレームは、圧延銅板もしくは圧延銅合金板でなることを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
  4. 前記粗面化する処理は、過酸化水素および硫酸を主成分とするマイクロエッチング液を用いて行うことを特徴とする請求項1〜3のいずれかに記載の半導体装置の製造方法。
  5. 前記めっき層は、Agめっき層であることを特徴とする請求項1〜4のいずれかに記載の半導体装置の製造方法。
  6. 前記Agめっき層の厚さが2〜15μmであることを特徴とする請求項5に記載の半導体装置の製造方法。
  7. 前記めっき層は、前記リードフレームに順次、Niめっき層、Pdめっき層が積層されてなることを特徴とする請求項1〜4のいずれかに記載の半導体装置の製造方法。
  8. 前記めっき層は、前記リードフレームに順次、Niめっき層、Pdめっき層、Auめっき層が積層されてなることを特徴とする請求項1〜4のいずれかに記載の半導体装置の製造方法。
  9. 前記粗面化する処理を行う工程が、表面粗度(Ra)が0.3μm以上の粗面になるようにする処理であることを特徴とする請求項1〜8のいずれかに記載の半導体装置の製造方法。
  10. 前記封止樹脂により一括モールドする工程の後、前記リード部および前記ダイパッド部のそれぞれの前記下面にはんだめっき層を形成する工程をさらに含むことを特徴とする請求項1〜9のいずれかに記載の半導体装置の製造方法。
  11. 上面に半導体チップが搭載されるダイパッド部と、前記半導体チップに電気的に接続されるリード部とを含む単位パターンが複数配列されてなり、一の前記単位パターンとそれに隣接する他の前記単位パターンとのそれぞれに含まれる前記各リード部のうち、互いに対向して位置する前記リード部同士が連続する連続部を有するリードフレームが、封止樹脂により一括モールドされ、前記連続部においてダイサーカットされてなる半導体装置に用いられるリードフレームの製造方法であって、
    圧延銅板もしくは圧延合金銅板でなるフレーム素材を用意する工程と、
    前記リード部の上面の所望部位にめっき層を形成する工程と、
    前記フレーム素材の下面に保護フィルムをラミネートする工程と、
    前記フレーム素材の下面に保護フィルムをラミネートした後、前記リード部の上面の前記めっき層が存在しない部位および側壁面を、過酸化水素と硫酸を主成分とするマイクロエッチング液により同時に粗面化処理する工程と
    を備えることを特徴とするリードフレームの製造方法。
  12. 上面に半導体チップが搭載されるダイパッド部と、前記半導体チップに電気的に接続されるリード部とを含む単位パターンが複数配列されてなり、一の前記単位パターンとそれに隣接する他の前記単位パターンとのそれぞれに含まれる前記各リード部のうち、互いに対向して位置する前記リード部同士が連続する連続部を有するリードフレームが、封止樹脂により一括モールドされ、前記連続部においてダイサーカットされてなる半導体装置に用いられるリードフレームの製造方法であって、
    圧延銅板もしくは圧延合金銅板でなるフレーム素材を用意する工程と、
    前記リード部の上面の所望部位および前記ダイパッド部の上面の所望部位にめっき層を形成する工程と、
    前記フレーム素材の下面に保護フィルムをラミネートする工程と、
    前記フレーム素材の下面に保護フィルムをラミネートした後、前記リード部の上面の前記めっき層が存在しない部位および側壁面と、前記ダイパッド部の上面の前記めっき層が存在しない部位および側壁面とを、過酸化水素と硫酸を主成分とするマイクロエッチング液により同時に粗面化処理する工程と
    を備えることを特徴とするリードフレームの製造方法。
JP2017127651A 2017-06-29 2017-06-29 半導体装置の製造方法、およびリードフレームの製造方法 Active JP6269887B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017127651A JP6269887B2 (ja) 2017-06-29 2017-06-29 半導体装置の製造方法、およびリードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017127651A JP6269887B2 (ja) 2017-06-29 2017-06-29 半導体装置の製造方法、およびリードフレームの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015163444A Division JP6191664B2 (ja) 2015-08-21 2015-08-21 半導体装置の多面付け体および半導体装置

Publications (2)

Publication Number Publication Date
JP2017168871A JP2017168871A (ja) 2017-09-21
JP6269887B2 true JP6269887B2 (ja) 2018-01-31

Family

ID=59914012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017127651A Active JP6269887B2 (ja) 2017-06-29 2017-06-29 半導体装置の製造方法、およびリードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP6269887B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230101079A1 (en) * 2020-03-11 2023-03-30 Rohm Co., Ltd. Semiconductor device
WO2023033126A1 (ja) * 2021-09-03 2023-03-09 大日本印刷株式会社 リードフレーム及びその製造方法
KR102623540B1 (ko) * 2022-05-11 2024-01-11 해성디에스 주식회사 반도체 패키지 기판, 이를 포함하는 반도체 패키지, 및 반도체 패키지 기판의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3963655B2 (ja) * 2001-03-22 2007-08-22 三洋電機株式会社 回路装置の製造方法
JP2002299538A (ja) * 2001-03-30 2002-10-11 Dainippon Printing Co Ltd リードフレーム及びそれを用いた半導体パッケージ
DE10148120B4 (de) * 2001-09-28 2007-02-01 Infineon Technologies Ag Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
JP4329678B2 (ja) * 2004-11-11 2009-09-09 株式会社デンソー 半導体装置に用いるリードフレームの製造方法

Also Published As

Publication number Publication date
JP2017168871A (ja) 2017-09-21

Similar Documents

Publication Publication Date Title
JP4857594B2 (ja) 回路部材、及び回路部材の製造方法
JPWO2007061112A1 (ja) 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置
US10070523B2 (en) Printed wiring board with conductor post having multiple surface roughness and method for manufacturing the same
CN108109972B (zh) 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
JP6269887B2 (ja) 半導体装置の製造方法、およびリードフレームの製造方法
JP6284397B2 (ja) 半導体装置及びその製造方法
JP5678980B2 (ja) 回路部材の製造方法
JP4892033B2 (ja) リードフレームの製造方法
TW201448059A (zh) 樹脂密封型半導體裝置之製造方法及引線框架
US8114713B2 (en) Method of manufacturing a lead frame with a nickel coating
JP2006140265A (ja) 半導体装置および半導体装置に用いるリードフレームの製造方法
WO2018018847A1 (zh) 一种智能功率模块及其制造方法
JP2014146827A (ja) 回路部材の表面積層構造
JP2007048978A (ja) 半導体装置及びその製造方法
JP5353954B2 (ja) 回路部材、及び半導体装置
JP6191664B2 (ja) 半導体装置の多面付け体および半導体装置
JP4620584B2 (ja) 回路部材の製造方法
JP5299411B2 (ja) リードフレームの製造方法
JP2006147918A (ja) 半導体装置
JP5376540B2 (ja) リードフレーム及び半導体装置
JP7419474B2 (ja) 半導体装置及び半導体装置の製造方法
US20080210457A1 (en) Tape carrier for semiconductor device and method for making same
JP2009158824A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171218

R150 Certificate of patent or registration of utility model

Ref document number: 6269887

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150