JP4620584B2 - 回路部材の製造方法 - Google Patents

回路部材の製造方法 Download PDF

Info

Publication number
JP4620584B2
JP4620584B2 JP2005376581A JP2005376581A JP4620584B2 JP 4620584 B2 JP4620584 B2 JP 4620584B2 JP 2005376581 A JP2005376581 A JP 2005376581A JP 2005376581 A JP2005376581 A JP 2005376581A JP 4620584 B2 JP4620584 B2 JP 4620584B2
Authority
JP
Japan
Prior art keywords
plating layer
lead frame
frame material
circuit member
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005376581A
Other languages
English (en)
Other versions
JP2007180247A (ja
Inventor
健司 松村
洋 島崎
勝 福地
正親 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2005376581A priority Critical patent/JP4620584B2/ja
Publication of JP2007180247A publication Critical patent/JP2007180247A/ja
Application granted granted Critical
Publication of JP4620584B2 publication Critical patent/JP4620584B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置に用いられる回路部材の製造方法に関し、さらに詳しくは、回路部材の製造コスト増加を抑え、生産効率を高める回路部材の製造方法に関するものである。
近年、半導体装置は、高機能化及び高集積化が進み、より多くの電子機器に搭載され、社会生活に便利さをもたらし、社会生活にとって必要不可欠な存在となっている。これらの半導体装置は、さまざまな電子機器に搭載されるため、半導体装置の使用環境も多様化し、またそれぞれの電子機器に対応した半導体装置の外形寸法が要求され、小型あるいは薄型の半導体装置のパッケージが開発されている。
このような半導体装置のパッケージには、QFP(Quad Flat Package)やSOP(Small Outline Package)のように半導体装置の側面から外部リード線が突出した構造、あるいはQFN(Quad Flat Non−leaded Package)やSON(Small Outline Non−leaded Package)のように外部リード線が外側に突出せず半導体装置の下面にリード線が露出するように埋設された構造、いわゆるノンリードタイプのパッケージ、などさまざまな種類のパッケージが開発されている。
前記の半導体装置のパッケージは、いずれもリードフレームのダイパッド部の上面に半導体チップを搭載し、半導体チップとリードフレームのリード部とをボンディングワイヤにて電気的に接続し、リードフレームのリード部の一部が突出、または露出するように、リードフレームと半導体チップとボンディングワイヤとを電気的絶縁性の樹脂で封止するタイプのパッケージで、このタイプのパッケージを備えた半導体装置は樹脂封止型半導体装置と呼ばれている。
しかし、この樹脂封止型の半導体パッケージを備えた半導体装置では、リードフレームのダイパッド部及びリード部の金属部分と樹脂封止の樹脂部分が接する界面が存在し、この界面における金属と樹脂の密着強度が問題となっている。
この問題を解決するために、本出願人は治具または保護フィルムでリードフレーム素材を部分的にマスキングし、マイクロエッチング液を用いてリードフレーム素材の封止樹脂領域の表面に粗面を形成し密着強度をあげる回路部材、その製造方法、およびそれを使用した半導体装置の発明を出願した。(例えば、特願2005−128259および特願2005−341399)
特願2005−128259 特願2005−341399
上述した特許文献1および特許文献2に記載された回路部材の粗面の形成方法において、治具を用いる方法は、リードフレーム素材の樹脂封止領域の粗面化する領域以外がマイクロエッチング液に触れないようにマスキングする治具に保持し、マイクロエッチング液を噴射し、部分的に粗面を形成する。
しかしながら上述の方法は、部分的にマイクロエッチングされたリードフレームを治具から取り外す際に、マスキングされた平滑面を維持すべき樹脂封止領域の外側部分がマイクロエッチング液に触れると浅くエッチングされる。これを防ぐためマイクロエッチング液用のノズルのほかに水洗用のノズルを設ける必要がある。さらには廃液用の排水系統も別に設ける必要があり、大幅な設備コスト増となる。さらに治具を用いた場合、リードフレーム1枚ずつのバッチ処理となり、かつ1枚のエッチングに要する時間が長いため、生産効率が低いなどの問題がある。
上述した特許文献1および特許文献2に記載された回路部材の粗面の形成方法において、保護フィルムを用いる方法は、リードフレーム素材の樹脂封止領域の粗面化する領域以外がマイクロエッチング液に触れないように開口部を持った保護フィルムを粘着剤層を介してリードフレーム素材の上面と下面から貼り合わせ、マイクロエッチング液を噴霧またはマイクロエッチング液に浸漬し、部分的に粗面を形成する。
しかしながら上述の方法は、粗面化する領域と保護フィルムの前記粗面化する領域に対応する開口部との張り合わせの位置精度が不安定となる問題がある。さらに保護フィルムはマイクロエッチング処理が完了するまで剥離されず粘着されている必要があり、かつマイクロエッチング処理完了後剥離する必要がある。この保護フィルムの粘着力が弱いとマイクロエッチング中に保護フィルムが剥離し、またその粘着力が強いと保護フィルムをマイクロエッチングされたリードフレーム素材から剥離する際リードフレーム素材が変形する。このため保護フィルムおよび粘着剤の選定が非常に限定される問題がある。
そこで、本発明の目的は上記問題点を鑑み、回路部材の製造コスト増加を抑え、生産効率を高める回路部材の製造方法、特に本出願人が先に出願した特許文献1および特許文献2に記載された回路部材の製造方法を改良した回路部材の製造方法を提供することにある。
発明者らは、上記目的を達成すべく鋭意検討した結果、Agめっき層をマスキング材として利用できる点に着目し、本発明を完成するに至ったものである。より具体的には、リードフレーム素材と封止樹脂との密着強度を向上させるために、リードフレーム素材の樹脂封止領域にマイクロエッチング液を用いて粗面を形成する際、マスキング材としてAgめっき(銀めっきを意味し、以下同じ)層が極めて好適であることを知見し、本発明を完成させるに至ったものである。
なお、本発明では、板状の材料をエッチングまたはプレスにて所望の形状のリードフレームに加工したものを「リードフレーム素材」と表記し、そのリードフレーム素材の表面に粗面処理あるいはめっき層の形成されたものを「回路部材」と表記する。またリードフレームあるいは回路部材においてダイパッドに半導体チップを搭載する側の面を上面、該反対側を下面と表記する。
即ち、本発明による回路部材の製造方法は、圧延銅板または圧延銅合金板を所望の形状にエッチングまたはプレスにて加工され、半導体チップを搭載するダイパッド部と前記半導体チップと外部回路を電気的に接続するリード部と前記ダイパッド部および前記リード部を支持する外枠部からなるリードフレーム素材を作製する工程と、該リードフレーム素材の表面全面に電解めっき法によりAgめっき層からなる1層のめっき層を形成する工程と、前記全面にAgめっき層が形成されたリードフレーム素材を冶具に保持し、該リードフレーム素材の樹脂封止領域のAgめっき層を電解剥離法にて部分剥離する工程と、前記Agめっき層が部分剥離されたリードフレーム素材の該Agめっき層の部分剥離した部分にマイクロエッチング液を用いて粗面を形成する工程と、前記粗面が形成されたリードフレーム素材のAgめっき層を全面剥離する工程と、を備えることを特徴とするものである。
上記回路部材において、Agめっき層が全面剥離された回路部材の全面にNiめっき(ニッケルめっきを意味し、以下同じ)層とPd(パラジウムめっきを意味し、以下同じ)めっき層を順次積層した2層のめっき層、またはNiめっき層とPdめっき層とAuめっき(金めっきを意味し、以下同じ)層を順次積層した3層のめっき層を形成する工程、または前記回路部材のダイパッド部上面とリード部のボンディングワイヤ接続部の上面とに、Agめっき層からなる1層のめっき層、またはNiめっき層とPdめっき層を順次積層した2層のめっき層、またはNiめっき層とPdめっき層とAuめっき層とを順次積層した3層のめっき層を形成する工程と、を備えることを特徴とするものである。
上記回路部材の製造方法において、前記リードフレーム素材の表面全面に形成されるAgめっき層の厚さは0.05〜1μmであることを特徴とするものである。
本発明の請求項1に係る回路部材の製造方法によれば、圧延銅板または圧延銅合金板を所望の形状にエッチングまたはプレスにて加工され、半導体チップを搭載するダイパッド部と前記半導体チップと外部回路を電気的に接続するリード部と前記ダイパッド部および前記リード部を支持する外枠部からなるリードフレーム素材を作製する工程と、該リードフレーム素材の表面全面に電解めっき法によりAgめっき層からなる1層のめっき層を形成する工程と、前記全面にAgめっき層が形成されたリードフレーム素材を冶具に保持し、該リードフレーム素材の樹脂封止領域のAgめっき層を電解剥離法にて部分剥離する工程と、前記Agめっき層が部分剥離されたリードフレーム素材の該Agめっき層の部分剥離した部分にマイクロエッチング液を用いて粗面を形成する工程と、前記粗面が形成されたリードフレーム素材のAgめっき層を全面剥離する工程と、を備えることにより部分的に粗面が形成された回路部材を製造することができる。

さらにマスキング材として使用した銀は、剥離し回収可能なため製造コストの増加を抑えることができる。また粗面を形成するマスクとしてAgめっき層を用いるため、治具をマスクとして使用した場合のような平滑面を維持すべき封止領域の外側部分をエッチングすることもなく不良率を低減でき、マイクロエッチング処理はリードフレーム素材にマイクロエッチング液を噴射しても良いがマイクロエッチング液に浸漬しても良いので設備コストも抑えることができる。さらにマイクロエッチング処理は連続処理が可能となるため、治具をマスクとして使用する場合に比べ、生産効率を高めることができる。
本発明の請求項2に係る回路部材の製造方法によれば、前記Agめっき層が全面剥離された回路部材の全面にNiめっき層とPdめっき層を順次積層した2層のめっき層、またはNiめっき層とPdめっき層とAuめっき層を順次積層した3層のめっき層を形成する工程、または前記回路部材のダイパッド部上面とリード部のボンディングワイヤ接続部の上面とに、Agめっき層からなる1層のめっき層、またはNiめっき層とPdめっき層を順次積層した2層のめっき層、またはNiめっき層とPdめっき層とAuめっき層とを順次積層した3層のめっき層を形成する工程と、を備えることにより回路部材を製造することができる。
回路部材の全面にNiめっき層とPdめっき層を順次積層した2層のめっき層、またはNiめっき層とPdめっき層とAuめっき層を順次積層した3層のめっき層を形成することにより、回路部材の外部端子と半導体装置を搭載する実装基板(プリント配線版)のはんだ付け部分との密着性を向上させることができる。さらに、前記全面めっき層またはボンディングワイヤ接続部の上面の部分めっき層を形成することにより、リード部とボンディングワイヤとの密着性を向上することができる。
本発明の請求項3によれば、リードフレーム素材の表面全面に形成されるAgめっき層の厚さが0.05〜1μmと薄いため、全面めっきと該めっき層の部分剥離および全面剥離に要する時間が短く生産効率を高めることができる。
本発明によれば、回路部材の製造コストの増加を抑え、生産効率を高める回路部材の製造方法を提供することができる。
以下、本発明の実施の形態に係る回路部材の製造方法の詳細を図面を参照しつつ説明する。なお、図面は模式的なものであり、各材料層の厚みやその比率などは現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
〔第1の実施の形態〕
図1は、本発明に係るQFPタイプのリードフレーム素材の平面図である。図2〜図12は図1のA−Aの部分断面図であり、外部リード線があるタイプのリードフレームの製造方法を示す工程図であり、QFPタイプのリードフレームの製造方法に限定するものではなく、SOJタイプなどのリードフレームの製造方法にも適用できる。なお、図1は半導体装置1個に対応するリードフレームの1単位のパターンを示すが、リードフレームの製造においては複数単位の前記リードフレームパターンが面付けされた状態で連続して製造される。
このリードフレーム素材1は、概中央に配置された半導体チップを搭載するダイパッド部とダイパッド部3を囲むように半導体チップと外部回路を接続するためのリード部6と前記ダイパッド部3と前記リード部6を支持するための外枠2より構成される。ダイパッド部はタイバー7を介して外枠に支持され、リード部は複数のリード線から構成され、さらに該リード線は樹脂封止領域9に含まれる内部リード4と樹脂封止領域外側の外部リード5から構成され、ダムバー8によりとなりあったリード線が接続されている。該ダムバーは、半導体装置製造工程において樹脂封止後、外部リード先端部および外枠とともに切断される。
まず、リードフレーム素材を作製する工程は、細長い板状もしくはコイル状の圧延銅板または圧延銅合金板を、フォトリソグラフィー技術を用いたエッチング、あるいは金型を用いたプレスでの打ち抜きなどの周知の方法により、外形加工されたリードフレーム素材1を用意する。リードフレーム素材1の構成材料としては、導電性、プレス成形性、耐力などに優れた、板厚0.05〜0.3mmの圧延銅板または圧延銅合金板を用いればよい。該圧延銅板および圧延銅合金板の表面と裏面は平滑な面となっている。
全面のめっき層を形成する工程は、図2に示す前述の工程で準備されたリードフレーム素材の表面全面に電解めっき方によりめっき層10を形成する(図3)。このめっき層10は、後述するマイクロエッチングのマスクとなるものでAgめっき層が好ましい。さらにこのめっき層10は、マイクロエッチングに耐える厚さがあれば良く、生産効率の面からは薄いほど良いため、Agめっき層の厚さは0.05〜1μmと設定するのが好ましい。Agめっき液はシアン化銀(AgCN)とシアン化カリウム(KCN)を主成分とする電解めっき液を用いれば良い。
次に全面めっき層を部分剥離する工程は、まず図4に示すように、全面にAgめっき層が形成されたリードフレーム素材1の樹脂封止領域の外側を治具13を用いて電解剥離液に触れないように保持する。治具13はリードフレーム素材の樹脂封止領域に対応する部分に開口が形成されており、リードフレーム素材の樹脂封止領域の上面と側面と下面は電解剥離液に触れ、該樹脂封止領域以外、すなわちダムバー8と外部リード5と外枠は電解剥離液が触れない構造となっている。その後、治具13により保持されたリードフレーム素材1を電解剥離液11に浸漬し通電を行い、リードフレーム素材1の樹脂封止領域のダイパッド部3の上面15Aと側面15Bと下面15Cおよび内部リード部4の上面16Aと側面16Bと下面16Cのめっき層10を部分剥離する。前記めっき層10を部分剥離した後に、電解剥離のための通電をとめてリードフレーム素材1を治具13から取り外す(図5)。電解剥離液はAgめっき層を溶解、剥離し、リードフレーム素材の圧延銅板または圧延銅合金板は溶解しない電解剥離液であれば良い。たとえば、Agめっき層を剥離するには、コハク酸イミドを主成分とする電解剥離液を用いれば電解剥離できる。
リードフレーム素材を治具に保持させる際、リードフレーム素材に複数の治具孔を設け、該治具孔に対応するガイドピン(図示しない)を治具に設け該ガイドピンを治具孔に挿入する、またはリードフレーム素材の端面を治具の位置あわせの突起(図示しない)に押し当てることにより、リードフレーム素材の樹脂封止領域と治具の開口部の位置精度を確保できる。さらに、電解剥離法によりめっき層を部分剥離するため、通電をとめた状態であれば電解剥離液に触れてもめっき層は剥離されず、樹脂封止領域外側のめっき層にはダメージを与えることなく治具からめっき層が部分剥離されたリードフレーム素材を取り外すことができる。このようにしてリードフレーム素材の治具への着脱が容易になり生産効率を高めることができる。
次に粗面を形成する工程は、めっき層10が部分剥離されたリードフレーム素材をマイクロエッチング液12を用いて、リードフレーム素材の樹脂封止領域の表面に粗面を形成する。本発明でのマイクロエッチング液12とは、金属表面を僅かに溶かし、微細な凹凸の粗面を形成する表面処理剤である。図6に示すように、めっき層が部分剥離されたリードフレーム素材をマイクロエッチング液12に浸漬することにより粗面を形成することができる(図7)。またはマイクロエッチング液に浸漬する代わりにマイクロエッチング液をスプレーにより噴霧する方法でも良い(図示しない)。圧延銅板または圧延銅合金板の粗面化には過酸化水素水と硫酸を主成分とするマイクロエッチング液が好適あり、このマイクロエッチング液を用いて平均あらさRa=0.3〜0.6μmの粗面を形成する。平均あらさRaは、JIS B0601で規定される算術平均あらさである。前記マイクロエッチング液は、Agめっき層は溶解しないので、リードフレーム素材の表面に部分的な粗面を形成することができる。マイクロエッチングの条件としては、マイクロエッチング液の温度35〜45℃、マイクロエッチング時間1〜3分で平均あらさRa=0.3〜0.6μmの粗面を形成できる。このマイクロエッチング処理により、リードフレーム素材の樹脂封止領域の表面に針状のプロファイルが形成されリードフレーム素材と封止樹脂との密着強度を高めることができる。さらにリードフレーム素材の樹脂封止領域の外側の表面は、めっき層10によりマスクされているため、マイクロエッチングされず平滑面を維持できる。
めっき層10を全面剥離する工程は、樹脂封止領域の表面が粗化されたリードフレーム素材を前述の治具13を用いずにめっき層10の全面が電解剥離液に触れるようにし、前述の部分剥離と同様の方法で電解剥離を行なえばよい(図8)。めっき層10は銀の高価な材料を使用するが、部分剥離および全面剥離の工程でマスク材として使用した材料を回収するため製造コストの増加を抑えることができる。
図8に示すように、ダイパッド部の上面15A、側面15B,下面15C、および内部リードの上面16A,側面16B,下面16Cに粗面が形成され、樹脂封止領域の外側は平滑面が維持されている。該平滑面が、半導体装置製造工程の樹脂封止の際、樹脂封止金型と接するため、樹脂封止金型と回路部材の密着性が保たれ、樹脂漏れや樹脂バリの発生を抑えることができる。
次に、図9に示すように部分的な粗面が形成されたリードフレーム素材1の上面と側面と下面の全面にめっき層20を形成する。図10は図9の粗面化された部分の拡大図であり、めっき層20は図10に示すようにリードフレーム素材1にNiめっき層25とPdめっき層26とを順次積層した2層のめっき層20Aである。さらに、図11は図9の粗面化された部分の拡大図であり、図11に示すように該2層のめっき層の表面にAuめっき層27を積層しNiめっき層25とPdめっき層26とAuめっき層27とを順次積層した3層のめっき層20Bであっても良い。
前記の全面めっき層20の替わりに図12に示すようにダイパッド部3の上面と内部リード4のダイパッド部3側端部のボンディングワイヤ接続部の上面にめっき層21を形成しても良い。めっき層21はAgめっき層からなる1層のめっき層、またはNiめっき層とPdめっき層を順次積層した2層のめっき層、またはNiめっき層とPdめっき層とAuめっき層とを順次積層した3層のめっき層で形成しても良い。ここで全面のめっき層20、および部分めっき層21の形成方法は、周知の電解めっき法あるいは無電解めっき法を用いめっき層を形成する。それぞれのめっき層の厚さは、Niめっき層25の厚さが0.5〜2μm、Pdめっき層26の厚さが0.005〜0.2μm、さらにAuめっき層27の厚さが0.003〜0.01μmとなるようにめっき層の成長を制御する。また部分めっき層21がAgめっき層の場合、Agめっき層の厚さは、1.5〜12μmとなるようにめっき層成長を制御する。
このようにして、半導体製造工程において使い勝手のよい回路部材を製造コストを抑え、生産効率を高め製造することができる。
〔第2の実施の形態〕
図13〜図22を用いて、本発明の第2の実施の形態を説明する。なお、本実施形態において前述の第1の実施の形態と同一の部分には同一の符号を付して説明は省略する。
図13は、本発明に係るQFNタイプのリードフレーム素材の平面図である。図14〜図22は図13のB−Bの部分断面図であり、リード線が封止樹脂の外側に突出せす半導体装置の下面に露出するタイプのリードフレーム、いわゆるノンリードタイプのリードフレームの製造方法を示す工程図であり、QFNタイプのリードフレームリードフレームの製造方法に限定するものではなく、SONタイプなどのリードフレームの製造方法にも適用できる。なお、図1と同様に図13は半導体装置1個に対応するリードフレームの1単位のパターンを示すが、リードフレームの製造においては複数単位の前記リードフレームパターンが面付けされた状態で連続して製造される。
このリードフレーム素材101は、概中央に配置された半導体チップを搭載するダイパッド部とダイパッド部3を囲むように半導体チップと外部回路を接続するためのリード部6と前記ダイパッド部3と前記リード部6を支持するための外枠2より構成される。ダイパッド部3はタイバー7を介して外枠に支持され、リード部6は複数のリード線から構成される。樹脂封止領域9を点線で図示するが、樹脂封止領域はダイパッド部3と概タイバー7とリード部6を含み、タイバーとリード部の樹脂封止領域からはみ出す部分は、半導体装置製造工程で樹脂封止後、外枠2とともに切断される。
本実施形態に係る製造方法では、図14に示すように、第1の実施の形態と同様の方法でリードフレーム素材101を作製し準備する。
図15に示すように、全面のめっき層10を形成する工程は第1の実施の形態と同様の方法で、Agめっき層を形成することができる。
次に全面めっき層を部分剥離する工程は、まず図16に示すように、全面にAgめっき層が形成されたリードフレーム素材101の樹脂封止領域の下面と外側とが治具113を用いて電解剥離液に触れないように保持する。なお、図16においてリードフレーム素材の上面(ダイパッド上に半導体チップを搭載する面)を下向きに示してある。治具113はリードフレーム素材の下面と接する面は開口部が形成されておらず、リードフレーム素材の上面と接する面はリードフレーム素材の樹脂封止領域に対応する部分に開口が形成されており、リードフレーム素材の樹脂封止領域の上面と側面は電解剥離液に触れ、リードフレーム素材の下面全面と樹脂封止領域以外、すなわち外枠の上面は電解剥離液が触れない構造となっている。また、図16に示すように、全面めっき層の電解部分剥離する工程において、リードフレーム素材の上面を下向きに示したが、該向きは上向きまたはリードフレーム素材を水平としないで、垂直あるいは斜めにしても良い。しかし、リードフレーム素材の上面を下向きにすると、電解剥離装置の構造が単純になり、さらに電解剥離液の使用量がより少なくなるので下向きにするのが好ましい。その後、治具113により保持されたリードフレーム素材1を電解剥離液11に浸漬し通電を行い、図17に示すように、リードフレーム素材101の樹脂封止領域のダイパッド部3の上面15Aと側面15Bおよびリード部6の上面116Aと側面116Bのめっき層10を部分剥離する。全面めっき層を部分剥離する工程は、前述の使用する治具113およびリードフレーム素材の向きを除いては、第1の実施の形態と同様の方法で全面めっき層を部分剥離することができる。
次に粗面を形成する工程は、図18に示すように、第1の実施の形態と同様の方法でめっき層10が部分剥離されたリードフレーム素材をマイクロエッチング液を用いて、図19に示すリードフレーム素材の樹脂封止領域の表面に粗面を形成する。
さらに、めっき層10を全面剥離する工程は、第1の実施の形態と同じ方法により、図20に示すように、樹脂封止領域の表面が粗化されたリードフレーム素材を電解剥離を行なえばよい。図20に示すように、ダイパッド部の上面15A、側面15B、およびリード部6の上面16A,側面16Bに粗面が形成され、樹脂封止領域の外側の上面とリードフレーム素材の下面は平滑面が維持されている。
次に、第1の実施の形態と同様に、図21に示すように全面めっき層20、または図22に示すように部分めっき層21を形成し回路部材を製造することができる。なお、全面めっき層20および部分めっき層21は、第1の実施の形態と同じ構成であるので説明は省略する。
このようにして、半導体製造工程において使い勝手のよいノンリードタイプの回路部材を製造コストを抑え、生産効率を高め製造することができる。
以上のことから本発明によれば、樹脂封止領域に回路部材と封止樹脂の密着強度を高めるための粗面が形成され、かつ封止樹脂との接触面以外は平滑面が維持された回路部材を製造コストを抑え、生産効率の高い製造方法を提供することができ、本発明はきわめて有効な発明である。
本発明に係るQFPタイプのリードフレーム素材の平面図。 本発明の第1の実施形態に係る回路部材の製造方法を示す工程断面図。 本発明の第1の実施形態に係る回路部材の製造方法を示す工程断面図。 本発明の第1の実施形態に係る回路部材の製造方法を示す工程断面図。 本発明の第1の実施形態に係る回路部材の製造方法を示す工程断面図。 本発明の第1の実施形態に係る回路部材の製造方法を示す工程断面図。 本発明の第1の実施形態に係る回路部材の製造方法を示す工程断面図。 本発明の第1の実施形態に係る回路部材の製造方法を示す工程断面図。 本発明の第1の実施形態に係る回路部材の製造方法を示す工程断面図。 図9の部分拡大図。 図9の部分拡大図。 本発明の第1の実施形態に係る回路部材の製造方法を示す工程断面図。 本発明に係るQFNタイプのリードフレーム素材平面図。 本発明の第2の実施形態に係る回路部材の製造方法を示す工程断面図。 本発明の第2の実施形態に係る回路部材の製造方法を示す工程断面図。 本発明の第2の実施形態に係る回路部材の製造方法を示す工程断面図。 本発明の第2の実施形態に係る回路部材の製造方法を示す工程断面図。 本発明の第2の実施形態に係る回路部材の製造方法を示す工程断面図。 本発明の第2の実施形態に係る回路部材の製造方法を示す工程断面図。 本発明の第2の実施形態に係る回路部材の製造方法を示す工程断面図。 本発明の第2の実施形態に係る回路部材の製造方法を示す工程断面図。 本発明の第2の実施形態に係る回路部材の製造方法を示す工程断面図。
符号の説明
1、101 リードフレーム素材
2.外枠
3.ダイパッド部
4.内部リード
5.外部リード
6.リード部
7.タイバー
8.ダムバー
9.樹脂封止領域
10.めっき層
11.電解剥離液
12.マイクロエッチング液
13,113、 治具
15A,15B,15C, ダイパッド部粗面
16A,16B,16C、 内部リード粗面
20、全面めっき層
21、部分めっき層
25、Niめっき層
26、Pdめっき層
27、Auめっき層
116A,116B, リード部粗面

Claims (3)

  1. 圧延銅板または圧延銅合金板を所望の形状にエッチングまたはプレスにて加工さ れ、半導体チップを搭載するダイパッド部と前記半導体チップと外部回路を電気的に 接続するリード部と前記ダイパッド部および前記リード部を支持する外枠部からなる リードフレーム素材を作製する工程と、
    該リードフレーム素材の表面全面に電解めっき法によりAgめっき層からなる1 層のめっき層を形成する工程と、
    前記全面にAgめっき層が形成されたリードフレーム素材を冶具に保持し、該リ ードフレーム素材の樹脂封止領域のAgめっき層を電解剥離法にて部分剥離する工程 と、
    前記Agめっき層が部分剥離されたリードフレーム素材の該Agめっき層の部分剥 離した部分にマイクロエッチング液を用いて粗面を形成する工程と、
    前記粗面が形成されたリードフレーム素材のAgめっき層を全面剥離する工程と、
    を備える回路部材の製造方法。
  2. 請求項1において、Agめっき層が全面剥離された回路部材の全面にNiめっき層とPdめっき層を順次積層した2層のめっき層、またはNiめっき層とPdめっき層とAuめっき層を順次積層した3層のめっき層を形成する工程、または前記回路部材のダイパッド部上面とリード部のボンディングワイヤ接続部の上面とに、Agめっき層からなる1層のめっき層、またはNiめっき層とPdめっき層を順次積層した2層のめっき層、またはNiめっき層とPdめっき層とAuめっき層とを順次積層した3層のめっき層を形成する工程と、
    を備える回路部材の製造方法。
  3. 請求項1において、前記リードフレーム素材の表面全面に形成されるAgめっき層の厚さは0.05〜1μmであることを特徴とする回路部材の製造方法。

JP2005376581A 2005-12-27 2005-12-27 回路部材の製造方法 Active JP4620584B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005376581A JP4620584B2 (ja) 2005-12-27 2005-12-27 回路部材の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005376581A JP4620584B2 (ja) 2005-12-27 2005-12-27 回路部材の製造方法

Publications (2)

Publication Number Publication Date
JP2007180247A JP2007180247A (ja) 2007-07-12
JP4620584B2 true JP4620584B2 (ja) 2011-01-26

Family

ID=38305139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005376581A Active JP4620584B2 (ja) 2005-12-27 2005-12-27 回路部材の製造方法

Country Status (1)

Country Link
JP (1) JP4620584B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4892033B2 (ja) * 2009-05-13 2012-03-07 日立ケーブルプレシジョン株式会社 リードフレームの製造方法
JP5834647B2 (ja) * 2011-09-07 2015-12-24 大日本印刷株式会社 リードフレームおよびその製造方法
JP5610450B2 (ja) * 2012-11-30 2014-10-22 Shマテリアル株式会社 リードフレームの製造方法
CN109548306B (zh) * 2018-11-30 2020-01-07 广东骏亚电子科技股份有限公司 阻焊前处理工艺
JP7468056B2 (ja) * 2020-03-26 2024-04-16 大日本印刷株式会社 リードフレーム及びその製造方法、並びに半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183950A (ja) * 1985-02-08 1986-08-16 Hitachi Cable Ltd 半導体用リ−ドフレ−ムの製造方法
JPH10199905A (ja) * 1997-01-14 1998-07-31 Nippon Motorola Ltd チップ支持板の粗面化方法
JPH1140720A (ja) * 1997-07-16 1999-02-12 Dainippon Printing Co Ltd 回路部材および該回路部材を用いた樹脂封止型半導体装置
JP2004343136A (ja) * 1995-09-29 2004-12-02 Dainippon Printing Co Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183950A (ja) * 1985-02-08 1986-08-16 Hitachi Cable Ltd 半導体用リ−ドフレ−ムの製造方法
JP2004343136A (ja) * 1995-09-29 2004-12-02 Dainippon Printing Co Ltd 半導体装置
JPH10199905A (ja) * 1997-01-14 1998-07-31 Nippon Motorola Ltd チップ支持板の粗面化方法
JPH1140720A (ja) * 1997-07-16 1999-02-12 Dainippon Printing Co Ltd 回路部材および該回路部材を用いた樹脂封止型半導体装置

Also Published As

Publication number Publication date
JP2007180247A (ja) 2007-07-12

Similar Documents

Publication Publication Date Title
TWI462253B (zh) 導線架基板及其製造方法
JP6362111B2 (ja) リードフレームの製造方法
JPWO2007061112A1 (ja) 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置
JPH11340409A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2011077519A (ja) リードフレーム及びその製造方法
JP2009526381A (ja) 半導体qfn/sonデバイス用のアルミニウム・リードフレーム
KR20110081813A (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
JP4984253B2 (ja) 半導体装置の製造方法および半導体装置用基板の製造方法
JP4670931B2 (ja) リードフレーム
JP4329678B2 (ja) 半導体装置に用いるリードフレームの製造方法
JP4620584B2 (ja) 回路部材の製造方法
US6348416B1 (en) Carrier substrate for producing semiconductor device
JP2014078658A (ja) 半導体パッケージ用基板、及びその製造方法
JP2012049323A (ja) リードフレーム及びこれを用いた半導体装置並びにその製造方法
JP2011198977A (ja) 半導体装置の製造方法
JP2002231871A (ja) リードフレームの製造方法及びリードフレーム
JP2009099871A (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法
JP3618316B2 (ja) 半導体装置の製造方法
JP5299411B2 (ja) リードフレームの製造方法
JP6644978B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP2012164936A (ja) 半導体装置の製造方法
JP3569642B2 (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
JPH09331009A (ja) リードフレームとリードフレーム部材、およびこれらを用いた樹脂封止型半導体装置
JP2000332146A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法
JP2001210775A (ja) リードフレーム、電子部品パッケージ、及びそれらの作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101028

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4620584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150