JP2014078658A - 半導体パッケージ用基板、及びその製造方法 - Google Patents

Abstract

【課題】コストを抑えて信頼性の高い半導体パッケージを製造することができ、かつ半導体パッケージの製造工程においてリードの変形を抑えることのできる半導体パッケージ用基板、及びその製造方法を提供する。
【解決手段】本発明の一態様において、第１の面１２の第１の溝１３及び第１の面１２と反対側の第２の面１４の第２の溝１５により分離される複数のリード１１を有するリードフレーム１０と、少なくとも第１の溝１３に充填された絶縁材料２０と、を有し、第２の溝１５の底面は第１の溝１３の底面よりも小さく、第２の溝１５の底面は第１の溝１３の底面に含まれ、複数のリード１１間の最も間隔の小さい領域Ｒは第２の溝１５内にある、半導体パッケージ用基板１を提供する。
【選択図】図２

Description

本発明は、半導体パッケージ用基板、及びその製造方法に関する。

高機能携帯端末の普及に伴い、半導体の高集積化とパッケージの薄型化が求められている。論理回路のみならず、アナログ回路や電源制御回路を主とする半導体においても、高機能化が進展して入出力数が増加してきている。携帯端末に用いられる半導体は、適用される電池の消耗を極力抑制するために低消費電力化が進んできているが、半導体パッケージの薄型化・小型化に伴って、半導体チップが発する熱エネルギーで動作が阻害されないように、優れた特性を備えることも期待されている。

従来、小型化を実現するためにＢＧＡ（Ball Grid Array）やＬＧＡ（Land Grid Array）等の半導体パッケージが用いられ、高放熱性を実現するために銅合金リードフレームを用いたＱＦＰ（QuadFlat Package）やＱＦＮ（Quad Flat Nolead package）等の半導体パッケージが用いられている。ＢＧＡパッケージやＬＧＡパッケージでは、基板のコアとして有機材料が用いられる（例えば、特許文献１参照）。

ＢＧＡパッケージの構造例を図７に示す。ＢＧＡパッケージ１００は、ガラス繊維に有機材料を含浸させた材料からなるコア１０１と、コア１０１の両面にラミネート・パターン形成された銅箔１０２と、コア１０１を貫通してコア１０１の両面の銅箔１０２を接続するスルーホールビア１０３と、コア１０１の両面の銅箔１０２を覆うソルダーレジスト１０４から構成される基板を有する。半導体チップ１０５は銀ペースト等の接着剤１０６により基板に接着される。半導体チップ１０５の電極と半導体チップ１０５側のめっきされた銅箔１０２とが、金や銅などのワイヤー１０７により電気的に接続される。半導体チップ１０５は、ワイヤー１０７を覆うようにして、封止樹脂１０８によって封止される。

また、薄型の基板を用いたＢＧＡパッケージの構造例を図８に示す。薄型ＢＧＡパッケージ２００は、ポリイミドフイルム２０１の片面に銅箔２０２がラミネートされた基板を有する。

従来型のＢＧＡ用基板やＬＧＡ用基板を薄型化するためには、有機材料からなるコアやその両面の銅箔を薄くする必要がある。近年では、６０μｍ以下の薄いコア材料も製造できるようになってきたが、細いガラス繊維等が用いられるため、高価になってしまう。また、パッケージの信頼性を考慮すると、銅箔の厚さは１２μｍ以上を確保する必要がある。薄い銅箔を用いた場合の基板の放熱性の低下も自明である。これらの理由により、従来の有機材料をコアとする基板の厚さはおよそ１００μｍ以上と厚くなり、パッケージの薄型化を妨げる。

図９はＱＦＮパッケージの構造例である。ＱＦＮパッケージ３００は、厚さ約０．２ｍｍの銅合金からなるリードフレーム３０１を有し、半導体チップ１０５はリードフレーム３０１のダイパッド上に銀ペースト等の接着剤１０６により接着される。一部のＱＦＮパッケージでは、放熱性を高めることを目的として、半導体チップ搭載面と逆側のダイパッドを露出させて、半導体パッケージを実装するプリント配線基板と半田接合する構造をとる場合もある。

リードフレームは、ＢＧＡパッケージやＬＧＡパッケージに用いられる基板と比較して材料構成が単純であり加工工程が少ないことから、低コストで製造でき、薄型化も比較的容易である。また、リードフレームは放熱性に優れ、半導体パッケージ組立プロセスにおいて良好な搬送性を有する。

また、パッケージ組立工程内モールドを終えた後にリードフレームをエッチング加工するＱＦＮパッケージが知られている（例えば、非特許文献１参照）。この非特許文献１に記載のＱＦＮパッケージによれば、一般的なリードフレームがモールド工程時にリード間にスペースを有するのに対して、モールド工程まで各リード間が連結されているため、リードの変形が抑えられる。

米国特許第６０３１２９２号明細書

Yi-Shao Lai 他、"Development and Performance characterizations of a QFN／HMT Package", 2008 IEEE Electronic components and Technology conference, pp. 964-967.

非特許文献１に記載のＱＦＮパッケージによれば、パッケージ組立工程内モールドを終えた後にリードフレームがエッチング加工されるが、一般に、パッケージ組立の工程には銅フレームにエッチングを行う工程が含まれないために、非特許文献１に記載の製造方法を実現するために新規な設備を準備する必要があり、製造コストが増加する。また、こうした設備の導入においては、薬品残渣（塩化第二鉄等）によるリードフレームと封止樹脂との密着性の低下を防ぐために、エッチング後の洗浄工程が必要となるが、洗浄の際に水分がリードフレームを腐食して信頼性を低下させるおそれがある。

したがって、本発明の目的の一つは、コストを抑えて信頼性の高い半導体パッケージを製造することができ、かつ半導体パッケージの製造工程においてリードの変形を抑えることのできる半導体パッケージ用基板、及びその製造方法を提供することにある。

（１）本発明の一態様によれば、上記目的を達成するため、第１の面の第１の溝及び前記第１の面と反対側の第２の面の第２の溝により分離される複数のリードを有するリードフレームと、少なくとも前記第１の溝に充填された絶縁材料と、を有し、前記第２の溝の底面は前記第１の溝の底面よりも小さく、前記第２の溝の底面は前記第１の溝の底面に含まれ、前記複数のリード間の最も間隔の小さい領域は第２の溝内にある、半導体パッケージ用基板が提供される。

（２）上記半導体パッケージ用基板において、前記第１の溝の深さは、前記リードフレームの厚さの４０％以上かつ６０％以下であることが好ましい。

（３）上記半導体パッケージ用基板において、前記絶縁材料は、前記第１の溝及び前記第２の溝に埋め込まれる部分と、前記リードフレームの前記第２の面上の板状の部分を有し、前記板状の部分は、ダイパッドとして機能してもよい。

（４）上記半導体パッケージ用基板おいて、前記リードフレームは、純銅又は銅合金を主材料とし、３５μｍ以上かつ１００μｍ以下の厚さを有してもよい。

（５）上記半導体パッケージ用基板において、前記絶縁材料は、フォトソルダーレジスト又はソルダーレジストであってもよい。

（６）また、本発明の他の態様によれば、銅条の第１の面に第１のエッチングを施して第１の溝を形成する工程と、前記第１の溝に第１の絶縁材料を充填する工程と、前記銅条の前記第１の面と反対側の第２の面の前記溝上の領域に第２のエッチングを施して第２の溝を形成して、前記銅条を複数のリードに分離し、リードフレームを形成する工程と、を有する半導体パッケージ用基板の製造方法が提供される。

（７）上記半導体パッケージ用基板の製造方法において、前記第１の溝の深さは、前記銅条の厚さの４０％以上かつ６０％以下であることが好ましい。

（８）上記半導体パッケージ用基板の製造方法において、前記リードフレームを形成した後、前記第２の溝内及び前記第２の面上に第２の絶縁材料を塗布し、前記第２の面上の前記第２の絶縁材料を板状に加工してもよい。

（９）上記半導体パッケージ用基板の製造方法において、前記銅条は、純銅又は銅合金を主材料とし、３５μｍ以上かつ１００μｍ以下の厚さを有してもよい。

（１０）上記半導体パッケージ用基板の製造方法において、フォトソルダーレジスト又はソルダーレジストであってもよい。

本発明の一態様によれば、コストを抑えて信頼性の高い半導体パッケージを製造することができ、かつ半導体パッケージの製造工程においてリードの変形を抑えることのできる半導体パッケージ用基板を提供することができる。

図１（ａ）、（ｂ）は、実施の形態に係る半導体パッケージ用基板の上面図である。図１（ｃ）は、実施の形態に係る半導体パッケージ用基板の下面図である。 図２（ａ）、（ｂ）は、それぞれ図１（ａ）の線分Ａ−Ａ、Ｂ−Ｂで切断したときの半導体パッケージ用基板の垂直断面図である。 図３（ａ）、（ｂ）は、実施の形態に係る半導体パッケージ用基板の変形例の垂直断面図である。 図４（ａ）、（ｂ）は、半導体パッケージ用基板に半導体チップを搭載した半導体パッケージの断面図である。 図５（ａ）〜（ｆ）は、実施の形態に係る半導体パッケージ用基板の製造工程の一例を表す断面図である。 図６（ｇ）〜（ｋ）は、実施の形態に係る半導体パッケージ用基板の製造工程の一例を表す断面図である。 図７は、ＢＧＡパッケージの構造例である。 図８は、薄型の基板を用いたＢＧＡパッケージの構造例である。 図９は、ＱＦＮパッケージの構造例である。

〔実施の形態〕
（半導体パッケージ用基板の構造）
図１（ａ）は、実施の形態に係る半導体パッケージ用基板１の上面図である。図１（ｂ）は、後述する絶縁材料２０の第３の部分２３の図示を図１（ａ）から省略した半導体パッケージ用基板１の上面図である。図１（ｃ）は、半導体パッケージ用基板１の下面図である。図２（ａ）、（ｂ）は、それぞれ図１（ａ）の線分Ａ−Ａ、Ｂ−Ｂで切断したときの半導体パッケージ用基板１の垂直断面図である。なお、図１（ａ）〜（ｃ）においては、後述するめっき層１６の図示を省略する。

半導体パッケージ用基板１は、リード間を絶縁材料で充填したリードフレーム型の基板であって、複数のリード１１を有するリードフレーム１０と、複数のリード１１の間に充填された絶縁材料２０を有する。なお、リードフレーム１０のパターンは、図１、２に示されるものに限られない。

リードフレーム１０は、例えば、純銅又は銅合金を主材料とする。絶縁材料２０は、例えば、フォトソルダーレジスト（ＰＳＲ）又はソルダーレジスト（ＳＲ）である。リードフレーム１０の厚さｔは、３５μｍ以上かつ１００μｍ以下であることが好ましい。３５μｍ未満の場合は、半導体パッケージ用基板１の強度が不足し、１００μｍを超える場合はリードフレーム１０に形成される溝（第１の溝１３及び第２の溝１５の一方又は両方）の深さが大きくなりすぎ、溝中に絶縁材料２０を適切に形成することが困難になる。例えば、絶縁材料２０がＰＳＲである場合は溝の底まで露光光が届かず、絶縁材料２０がＳＲである場合は印刷により溝内に正確に充填することができない。

複数のリード１１は、リードフレーム１０の第１の面１２の第１の溝１３及び第１の面１１と反対側の第２の面１４の第２の溝１５により分離される。第２の溝１５の底面は第１の溝１３の底面よりも小さく、第２の溝１５の底面は第１の溝１３の底面に含まれる。第１の溝１３の深さｄは、リードフレーム１０の厚さｔの４０％以上かつ６０％以下である。厚さｔが４０％よりも小さい場合又は６０％よりも大きい場合は、第１の溝１３又は第２の溝１５の深さが大きくなりすぎ、溝中に絶縁材料２０を適切に形成することが困難になる。例えば、絶縁材料２０がＰＳＲである場合は溝の底まで露光光が届かず、絶縁材料２０がＳＲである場合は印刷により溝内に正確に充填することができない。また、深さｄが厚さｔの４０％よりも小さい場合は、第２の溝１５の深さが大きくなり過ぎ、リードフレーム１０に微細な配線パターンを形成できなくなるおそれがある。また、深さｄが厚さｔの６０％よりも大きい場合は、リードフレーム１０のチップ搭載面側（図２の上側）に薄い部分が生じ、負荷に対する信頼性や放熱性が低下するおそれがある。

絶縁材料２０は、第１の溝１３に埋め込まれる第１の部分２１、第２の溝１５に埋め込まれる第２の部分２２、及びリードフレーム１０の第２の面１４上の板状の第３の部分２３を有する。第３の部分２３は、半導体パッケージ用基板１上に半導体チップを搭載する際にダイパッドとして機能する。個片化された半導体パッケージの外周部にめっき層１６を有するリード１１が露出しないように、絶縁材料２０はリードフレーム１０の外周を取り囲むように形成されることが好ましい。

図１（ｂ）に示される領域Ｒは、複数のリード１１間の最も間隔の小さい領域の１つを示す。領域Ｒを含む複数のリード１１間の最も間隔の小さい領域は、第２の溝１５内にある。複数のリード１１の間隔の最小値、すなわち領域Ｒにおける複数のリード１１の間隔は、第２の溝１５の深さに関係する。例えば、第２の溝１５を形成する際の深さ方向と水平方向のエッチング速度が等しい場合は、第２の溝１５の幅の最小値、すなわち複数のリード１１の間隔の最小値は、第２の溝１５の深さのおよそ２倍になる。

また、インヒビター（エッチング阻害剤）を添加したエッチャントを用いることにより、水平方向のエッチング速度を低下させることができる。この場合は、第２の溝１５の幅の最小値、すなわち複数のリード１１の間隔の最小値と第２の溝１５の深さとをほぼ等しくすることができる。例えば、リードフレーム１０の厚さｔが３５μｍであり、第１の溝１３の深さｄを厚さｔの６０％とする場合には、第２の溝１５の深さは１４μｍとなり、複数のリード１１の間隔の最小値は１４μｍとなる。

また、半導体パッケージ用基板１は、リードフレーム１０の表面上にめっき層１６を有してもよい。めっき層１６は、例えば、Ｎｉ／Ａｕ又はＮｉ／Ａｇの積層構造を有する。

図３（ａ）、（ｂ）は、半導体パッケージ用基板１の変形例である半導体パッケージ用基板２の垂直断面図である。図３（ａ）、（ｂ）の断面は、それぞれ図２（ａ）、（ｂ）の断面に対応する。

半導体パッケージ用基板２は、絶縁材料２０が第１の部分２１のみを有する点で、半導体パッケージ用基板１と異なる。半導体パッケージ用基板１は、半導体パッケージ用基板２と比較して、絶縁材料２０が第２の部分２２及び第３の部分２３も有するため、基板全体の剛性に優れる。また、半導体チップと基板とを電気的に接合する超音波ワイヤーボンディング工程における、超音波伝導性が高い。また、めっき層１６の総面積が小さいため、貴金属の使用量を低減し、基板製造コストを低減することができる。さらに、パッケージ組立工程で用いるモールド樹脂と基板との間の密着性が高い。

図４（ａ）、（ｂ）は、それぞれ半導体パッケージ用基板１、２に半導体チップ３０を搭載した半導体パッケージの断面図である。図４（ａ）、（ｂ）の断面は、それぞれ図２（ａ）、図３（ａ）の断面に対応する。

半導体チップ３０は、銀ペースト等の接着剤３１によって絶縁材料２０の第３の部分２３上に接着され、半導体チップ３０の複数の電極と複数のリード１１がそれぞれワイヤー３２によって電気的に接続される。半導体チップ３０及びワイヤー３２は、封止樹脂３３により封止される。また、第１の面１２の第１の溝１３が形成されていない領域（図４における、リード１１の下側に露出した領域）は、例えば、半田ボール等によりプリント配線基板と接合されるランドとして機能する。

半導体パッケージ用基板２に半導体チップ３０を搭載する場合は、半導体チップ３０を搭載する領域下の第２の部分２２及び第３の部分２３を形成した後、半導体チップ３０を搭載する。

（半導体パッケージ用基板の製造工程）
図５（ａ）〜（ｆ）、図６（ｇ）〜（ｋ）は、実施の形態に係る半導体パッケージ用基板の製造工程の一例を表す断面図である。図５（ａ）〜（ｆ）、図６（ｇ）〜（ｋ）の断面は、図２（ｂ）の断面に対応する。

まず、図５（ａ）に示されるように、銅条４０の第１の面１２及び第２の面１４にそれぞれドライフィルムレジスト５１、５２を貼り付ける。銅条４０は、後の工程でリードフレーム１０に加工される部材である。銅条４０として、例えば、幅が１０５ｍｍ、厚さｔが７５μｍの日立電線製銅合金HCL2ZR（2ZROFC）を用いることができる。

次に、図５（ｂ）に示されるように、フォトリソグラフィ法により、第１の面１２上のドライフィルムレジスト５１にパターンを形成する。

次に、図５（ｃ）に示されるように、第１のエッチングであるウェットエッチングにより、ドライフィルムレジスト５１のパターンを銅条４０に転写し、第１の面１２に底面６０を有する第１の溝１３を形成する。第１の溝１３の深さｄは、銅条４０の厚さｔの４０％以上かつ６０％未満である。例えば、銅条４０の厚さｔが７５μｍである場合は、第１の溝１３の深さｄを４０μｍとする。ウェットエッチングには、例えば、塩化銅又は塩化鉄が主成分であるエッチング液が用いられる。

次に、図５（ｄ）に示されるように、ドライフィルムレジスト５１、５２を銅条４０から剥離する。例えば、銅条４０を水酸化ナトリウムが主成分の薬液に浸漬することにより、ドライフィルムレジスト５１、５２を銅条４０から剥離する。

次に、図５（ｅ）に示されるように、絶縁材料５３を銅条４０の第１の面１２側に塗布し、第１の溝１３内に充填する。絶縁材料５３は、後の工程で絶縁材料２０の第１の部分２１に加工される部材であり、例えば、ＰＳＲであり、スクリーン印刷により塗布される。なお、絶縁材料５３は、第１の溝１３内のすべての領域に埋め込まれる必要はなく、例えば、貫通孔を形成する領域には埋め込まれなくてもよい。

次に、図５（ｆ）に示されるように、フォトリソグラフィ法等を用いて、第１の面１２の第１の溝１３が形成されていない領域が露出するように絶縁材料５３を加工する。この加工により、絶縁材料５３から絶縁材料２０の第１の部分２１が形成される。なお、第１の面１２の第１の溝１３が形成されていない領域の面積が比較的大きく、第１の溝１３への絶縁材料５３の埋め込みに高い精度が要求されない場合は、絶縁材料５３としてＳＲを用いて、スクリーン印刷のみにより絶縁材料５３を第１の溝１３へ埋め込んでもよい。

次に、図６（ｇ）に示されるように、銅条４０の第２の面１４にドライフィルムレジスト５４を貼り付ける。また、銅条４０の第１の面１２には、アクリル系樹脂等の裏止め剤５５を塗布する。

次に、図６（ｈ）に示されるように、フォトリソグラフィ法により、第２の面１４上のドライフィルムレジスト５４にパターンを形成する。

次に、図６（ｉ）に示されるように、第２のエッチングであるウェットエッチングにより、ドライフィルムレジスト５４のパターンを銅条４０に転写し、第２の面１４に底面６１を有する第２の溝１５を形成する。これにより、銅条４０が複数のリード１１に分離され、リードフレーム１０が得られる。ウェットエッチングには、例えば、塩化銅又は塩化鉄が主成分であるエッチング液が用いられる。

このとき、第２の溝１５を形成する部分の銅条４０は、第１のエッチングによって薄くなっているため、第２のエッチングにより複雑なパターンや微細なパターンを形成することができる。これにより、複数のリード１１の間隔を狭くすることができる。

次に、図６（ｊ）に示されるように、ドライフィルムレジスト５４及び裏止め剤５５をリードフレーム１０から剥離する。例えば、銅条４０を水酸化ナトリウムが主成分の薬液に浸漬することにより、ドライフィルムレジスト５４及び裏止め剤５５をリードフレーム１０から剥離する。

次に、図６（ｋ）に示されるように、スクリーン印刷等により、絶縁材料５６をリードフレーム１０の第１の面１２側に塗布する。絶縁材料５６は、後の工程で絶縁材料２０の第２の部分２２及び第３の部分２３に加工される部材であり、例えば、ＰＳＲであり、第２の溝１５内及び第１の面１２上に塗布される。

その後、フォトリソグラフィ法等により絶縁材料５６をパターニングして第２の面１４上の部分を板状に加工し、絶縁材料２０の第２の部分２２及び第３の部分２３を得る。さらに、めっき処理によりリードフレーム１０の露出した表面にめっき層１６を形成して、図２に示される半導体パッケージ用基板１を得る。

なお、絶縁材料５６をリードフレーム１０に塗布せずに、図６（ｊ）に示される工程の後にリードフレーム１０にめっき処理を施す場合は、図３に示される半導体パッケージ用基板２が得られる。

（実施の形態の効果）
本実施の形態の半導体パッケージ用基板１、２によれば、リードフレーム１０を用いているため、有機系材料をコアとする基板と比較して、薄型化しても信頼性、放熱性を確保することができる。

また、リードフレーム１０の複数のリード１１間に絶縁材料が充填されているため、製造工程内での搬送性が良好であり、外力による変形にも強い。そして、パッケージ組立工程内モールドを終えた後にリードフレームをエッチング加工する必要がないため、パッケージ組立工程のために新規設備を導入する必要がなく、また、半導体パッケージの耐湿性等の信頼性が低下するおそれもない。

また、本実施の形態の半導体パッケージ用基板１、２は、通常のフレキシブル基板の製造に用いられる設備を利用して製造することができる。また、実装工程において、通常のＢＧＡ実装やＱＦＮ実装を用いることができる。このため、基板製造工程と実装工程の両工程において、新規設備の導入を行う必要がない。

さらに、銅条４０の第１の面１２からの第１のエッチングによって薄くなった部分に第２の面１４からの第２のエッチングを施して複数のリード１１に分離することにより、複雑なパターンや微細なパターンを形成することができ、また、複数のリード１１の間隔を狭くすることができる。

以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。

また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。

１、２ 半導体パッケージ用基板
１０ リードフレーム
１１ リード
１２ 第１の面
１３ 第１の溝
１４ 第２の面
１５ 第２の溝
２０ 絶縁材料
２１ 第１の部分
２２ 第２の部分
２３ 第３の部分
４０ 銅条
５３、５６ 絶縁材料
Ｒ リード１１間の最も間隔の小さい領域

Claims (10)

1. 第１の面の第１の溝及び前記第１の面と反対側の第２の面の第２の溝により分離される複数のリードを有するリードフレームと、
   少なくとも前記第１の溝に充填された絶縁材料と、
   を有し、
   前記第２の溝の底面は前記第１の溝の底面よりも小さく、前記第２の溝の底面は前記第１の溝の底面に含まれ、
   前記複数のリード間の最も間隔の小さい領域は第２の溝内にある、
   半導体パッケージ用基板。
2. 前記第１の溝の深さは、前記リードフレームの厚さの４０％以上かつ６０％以下である、
   請求項１に記載の半導体パッケージ用基板。
3. 前記絶縁材料は、前記第１の溝及び前記第２の溝に埋め込まれる部分と、前記リードフレームの前記第２の面上の板状の部分を有し、
   前記板状の部分は、ダイパッドとして機能する、
   請求項１又は２に記載の半導体パッケージ用基板。
4. 前記リードフレームは、純銅又は銅合金を主材料とし、３５μｍ以上かつ１００μｍ以下の厚さを有する、
   請求項１〜３のいずれかに記載の半導体パッケージ用基板。
5. 前記絶縁材料は、フォトソルダーレジスト又はソルダーレジストである、
   請求項１〜４のいずれかに記載の半導体パッケージ用基板。
6. 銅条の第１の面に第１のエッチングを施して第１の溝を形成する工程と、
   前記第１の溝に第１の絶縁材料を充填する工程と、
   前記銅条の前記第１の面と反対側の第２の面の前記溝上の領域に第２のエッチングを施して第２の溝を形成して、前記銅条を複数のリードに分離し、リードフレームを形成する工程と、
   を有する半導体パッケージ用基板の製造方法。
7. 前記第１の溝の深さは、前記銅条の厚さの４０％以上かつ６０％以下である、
   請求項６に記載の半導体パッケージ用基板の製造方法。
8. 前記リードフレームを形成した後、前記第２の溝内及び前記第２の面上に第２の絶縁材料を塗布し、
   前記第２の面上の前記第２の絶縁材料を板状に加工する、
   請求項６又は７に記載の半導体パッケージ用基板の製造方法。
9. 前記銅条は、純銅又は銅合金を主材料とし、３５μｍ以上かつ１００μｍ以下の厚さを有する、
   請求項６〜８のいずれかに記載の半導体パッケージ用基板の製造方法。
10. 前記第１絶縁材料及び前記第２の絶縁材料は、フォトソルダーレジスト又はソルダーレジストである、
    請求項６〜９のいずれかに記載の半導体パッケージ用基板の製造方法。

Images