JP2006294825A - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP2006294825A
JP2006294825A JP2005112919A JP2005112919A JP2006294825A JP 2006294825 A JP2006294825 A JP 2006294825A JP 2005112919 A JP2005112919 A JP 2005112919A JP 2005112919 A JP2005112919 A JP 2005112919A JP 2006294825 A JP2006294825 A JP 2006294825A
Authority
JP
Japan
Prior art keywords
semiconductor chip
core material
bonding
land portion
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005112919A
Other languages
English (en)
Inventor
Tetsuji Tagami
哲治 田上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005112919A priority Critical patent/JP2006294825A/ja
Publication of JP2006294825A publication Critical patent/JP2006294825A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 簡単な構成で薄型化及びそれに加えた高機能化を実現した半導体集積回路装置を提供する。
【解決手段】 コア材の表面側にリードであるボンディング用電極を設け、上記コア材の裏面側にランド部を設け、上記ボンディング用電極とそれに対応したランド部とをスルーホールを含む配線手段で接続し、上記ボンディング用電極部及び半導体チップ搭載部を除いて第１ソルダーレジストを形成し、上記ランド部分を除いて第２ソルダーレジストを形成して搭載基板を構成する。上記搭載基板の半導体チップ搭載部に半導体チップを搭載し、上記半導体チップのボンディングパッドと上記ボンディング用電極とをボンディングワイヤで接続し、上記搭載基板の表面部に設けられて上記半導体チップ及びボンディングワイヤを封止樹脂体で封止し、上記ランド部にハンダボールを設ける。
【選択図】 図１

Description

この発明は、半導体集積回路装置に関し、例えばＢＧＡ（Ball Grid Array)パッケージの薄型化技術に適用して有効な技術に関するものである。
本願発明を成した後の公知例調査によって、ＢＧＡパッケージの薄型化技術の例としては、特開２０００−０２１９２０公報、特開平０８−２３６６６５号公報、特開２０００−３４０７１４公報が報告された。特開２０００−０２１９２０公報では、基板のチップ搭載部分に半導体チップの厚みの半分程度の凹部を機械加工又はエッチングにより形成するというものである。特開平０８−２３６６６５号公報では、樹脂基板のＩＣチップ搭載部に貫通穴を設けて、ＩＣチップを配設してチップの下面に放熱用の半田バンプを設けるというものである。特開２０００−３４０７１４公報では、テープ基板に貫通孔を設け、裏面側に貫通孔閉鎖部材で半導体チップを仮止めしてボンディングや樹脂封止が行われた後に上記仮止めを除去して半導体裏面を露出させる。
特開２０００−０２１９２０公報 特開平０８−２３６６６５号公報 特開２０００−３４０７１４公報
上記特許文献１では、上記凹部を設けるための基板加工工程を新たに追加しなければならないという問題が生じる。特許文献２では、ＩＣチップの下面に設けられる半田バンプと接続用の半田バンプとの高さを揃えるための配慮を欠くものであり、公報記載の通りに均等な大きさ（高さ）の半田バンプを形成することが難しいという問題を有する。特許文献３では、回路基板としてテープ基板を用いており、上記のように回路基板とＩＣチップ表面との高さの差が小さくなると、ボンディングワイヤの圧着時の圧力が小さくなって良好な接続が難しいという問題を有する。
この発明の目的は、簡単な構成で薄型化及びそれに加えた高機能化を実現した半導体集積回路装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、コア材の表面側にボンディング用電極を設け、上記コア材の裏面側にランド部を設け、上記ボンディング用電極とそれに対応したランド部とをスルーホールを含む配線手段で接続し、上記ボンディング用電極部及び半導体チップ搭載部を除いて選択的に第１ソルダーレジストを形成し、上記ランド部分を除いて選択的に第２ソルダーレジストを形成して搭載基板を構成する。上記搭載基板の半導体チップ部搭載部に半導体チップを設け、上記半導体チップのボンディングパッドと上記搭載基板の対応した上記ボンディング用電極とをボンディングワイヤで接続し、上記搭載基板の表面部に設けられて上記半導体チップ及びボンディングワイヤを封止樹脂体で封止し、上記ランド部に設けられたハンダボールを設ける。
本願において開示される発明のうち他の代表的なものの概要を簡単に説明すれば、下記の通りである。コア材の表面側にボンディング用電極を設け、裏面側にランド部及び半導体チップが搭載される位置に上記半導体チップよりも大きな面積を持つようにされて上記ランド部と同じ成分からなる金属板を設け、上記ボンディング用電極とランド部とスルーホールを含む配線手段で接続し、上記ボンディング用電極部及び半導体チップ搭載部を除いて第１ソルダーレジストを形成し、上記ランド部及び上記金属板裏面の上記ランド部と同等のダミーランド部を除いて第２ソルダーレジストを形成し、上記半導体チップ搭載部の上記コア材を除いて搭載基板を構成する。上記搭載基板の上記コア材が除かれてなる半導体チップ搭載部の上記金属層表面に半導体チップを搭載し、上記半導体チップのボンディングパッドと上記ボンディング用電極とをボンディングワイヤにより接続し、上記搭載基板の表面部に上記半導体チップ及びボンディングワイヤを覆うように封止樹脂体を形成し、上記ランド部に設けられたハンダボール及びダミーランド部にダミーハンダボールを設ける。
本願において開示される発明のうち更に他の代表的なものの概要を簡単に説明すれば、下記の通りである。ガラスエポキシもしくはガラスからなるようなコア材の表面側にボンディング用電極を設け、裏面側にランド部を設け、上記ボンディング用電極とランド部とをスルーホールを含む配線手段で接続し、上記ボンディング用電極部及び半導体チップ搭載部を除いて第１ソルダーレジストを形成し、上記ランド部分及び半導体チップ搭載部を除いて第２ソルダーレジストを形成し、上記半導体チップ搭載部のコア材を除いて搭載基板を構成する。上記搭載基板の上記コア材が除かれてなる半導体チップ搭載部に半導体チップを搭載し、上記半導体チップのボンディングパッドと上記ボンディング用電極とをボンディングワイヤで接続し、上記搭載基板の表面部に設けられて上記半導体チップ及びボンディングワイヤを封止樹脂体で覆い、上記ランド部にハンダボールを形成する。
簡単な構成により上記第１ソルダーレジストやそれに加えてコア材の厚みだけ薄くでき、コア材も除いた構成では放熱性の改善も合わせて図られる。
図１には、この発明に係る半導体集積回路装置の一実施例の概略断面図が示されている。この実施例は、ＢＧＡ構成の半導体集積回路装置に向けられている。この実施例の基板は、特に制限されないが、ガラスエポキシもしくはガラスからなるような絶縁基板をコア材とし、表面側にはワイヤが接続されるリード（ワイヤ接続ランド）が設けられ、裏面側にはランドが設けられる。そして、上記基板には、上記リードとランドとを接続するためのスルーホール及び配線が設けられる。上記リードやランド部を除いて基板の表面及び裏面にはソルダーレジストが設けられる。
この実施例では、デバイスの薄型化、つまりはレジンの厚みを薄くするために基板表面側の半導体チップ搭載部にはソルダーレジストが設けられない。つまり、半導体チップは、基板表面のほぼ中央部のソルダーレジストが設けられない部分に、液状のエキシポ系樹脂からなるペーストによって半導体チップが接着される。上記半導体チップのボンディング電極と、それに対応した上記基板表面のリードとは金線等のワイヤによりボンディング接続される。そして、基板表面側には、上記ボンディングワイヤを含んで覆うように封止樹脂としてのレジンが設けられる。
上記基板表面側のソルダーレジストは、後述するように上記リード部を除くように形成される。このようなソルダーレジストの選択的な除去プロセスの中で上記半導体チップ搭載部のソルダーレジストも同時に除去される。これにより、上記半導体チップ搭載部のソルダーレジストを除去するための特別なプロセフスは必要とされない。上記のような構成によって、ソルダーレジストの厚みＬ３分に対応した高さだけ半導体チップの表面部の高さを低くすることができる。この結果、レジンの厚みを薄くすることができ、半導体集積回路装置（デバイス）の薄型化を図ることができる。
半導体集積回路装置の薄型化のためには、基板や半導体チップ自体も薄くすることにより全体としての薄型化を図ることができる。しかし、これらの薄型化は様々な要因により容易ではない。また、ボンディングワイヤの高さＬ２を低くしたり、ボンディングワイヤの最上位点とレジンの表面との厚さＬ１を薄くしたりすることも考えられる。しかしながら、ボンディングワイヤの最上位点は、良好なボンディング圧を得る必要等要因で低くすることにも限界がある。また、上記厚さＬ１は、上記ボンディングワイヤの高さのバラツキが比較的大きく、ワーストケースを想定したマージンを設けること、及びレジンの表面に形成される製品型名の刻印を行う際にボンディングワイヤが露出してしまわないような厚みを確保することが必要である。
そして、前記特許文献１のように基板表面に凹部を機械加工又はエッチングして加工穴を設けて半導体チップを搭載するものでは、上記機械加工又はエッチング等の特別な加工プロセスの追加を必要とするものである。この実施例では、上記のようにソルダーレジストの形成過程において上記半導体チップ搭載部のソルダーレジストを除くものであるので、このようなプロセスの追加を必要としない。この実施例ソルダーレジストの厚み分だけ、上記レジンの厚みを薄くすることができる。ソルダーレジストの膜厚は、０．０３ｍｍ〜０．０４ｍｍ程度ある。そして、この実施例のように半導体チップ搭載部には、配線等を設けないでコア材の表面に上記液状のエキシポ系樹脂かからなるペーストによって接着する構成では、更に配線部での厚みも薄くできるので、実質的には上記高さＬ３は０．０６ｍｍ程度となり、その分レジンを薄くすることができる。
ちなみに、上記高さＬ２は前記プロセスバラツキの最大値が０．２ｍｍ、上記厚みＬ１が０．０９ｍｍ程度であり、上記Ｌ３（０．０６ｍｍ）が占める割合は決して小さくない。例えば、半導体集積回路装置の更なる薄型に向けた仕様を満足させるためには、特別なプロセスの追加なしに上記レジンの厚みを０．０６ｍｍ程度薄くできるという発想は、このようなデバイスの更なる薄型化において極めて有益なものとなる。つまり、現行技術でもほぼ限界に近い形でデバイスの厚みの仕様が決まっているため、更なる薄型化においては、半導体チップの厚み、基板の厚み、ボンディングワイヤや高さ（Ｌ２，Ｌ３）等の設計見直しに依らざるを得ないので、簡単に上記０．０６ｍｍ程度薄くできるという発想が果たす役割は大きなものとなる。なお、ハンダボールの接触面の反りは例えば最大で０．０８ｍｍでるあることが必要とされる。この実施例では薄型化を図ると共に断熱効果の高いソルダーレジストを除くことで高放熱化も可能となる。
図２には、この発明に係る半導体集積回路装置の他の一実施例の概略断面図が示されている。この実施例は、前記図１の実施例の変形例であり、上記半導体チップ搭載部のコア材もソルダーレジストと合わせて除去される。また、基板の裏面側の半導体チップ搭載部には裏面側配線手段等を構成する積層銅が残された状態として、それに半導体チップが搭載される。つまり、表面側のソルダーレジスト及び上記コア材を除いて形成される開口部を塞ぐように上記積層銅等が残される。
上記基板裏面においては、ハンダボールと同じ大きさのダミーハンダボールを設けることができるようなダミーランドを露出させるようソルダーレジストが形成される。つまり、半導体チップ搭載部を構成する積層銅は、ソルダーレジストをランドと同じ大きさの面が露出するようにされて、かかる露出部をダミーランドとして使用される。このように、半導体集積回路装置の外部端子としてのランド及びハンダボールと、同じ大きさのダミーランド及びダミーハンダボール、もしくは電源として用いられるランド及びハンダボールを半導体チップ搭載部の裏面側に設けることができる。この結果、半導体集積回路装置の仕様として要求されるハンダボールの反りを前記のように最大で０．０８ｍｍに収めることができる。また、チップ搭載部の裏面のランド及びハンダボールは、後述するようにダミーとしてでなく電源系のピンとしても活用できる。
この実施例では、上記半導体チップ搭載部のコア材を除去するという加工工程の追加のみによって、半導体集積回路装置の薄型化を図ることができるとともに、上記基板裏面の積層銅に半導体チップが搭載され、しかもハンダボールが設けられるので、これらが放熱作用を持つので高放熱化も可能となるものである。なお、前記特許文献２では樹脂基板のＩＣチップ搭載部に貫通穴を設けて、ＩＣチップを配設してチップの下面に放熱用の半田バンプを設けるというものであるが、ＩＣチップの裏面に例えば、銀や半田等の導電性ペースト層を設けて半田バンプを形成するというものであり、半田バンプとの高さを揃えるための本願発明のような配慮を欠き、それを前提としたＩＣチップの搭載方法が異なるものである。
図３には、この発明に係る半導体集積回路装置の他の一実施例の概略断面図が示されている。同図では、前記図１、図２のようなリード部やランド部が省略されており、それに対応して選択的に除かれるソルダーレジストのパターンも省略されている。この実施例は、前記図２の実施例の変形例であり、上記半導体チップ搭載部のコア材及び両ソルダーレジストも合わせて除去される。コア材は、ガラスエポキシもしくはガラスからなるような絶縁基板を用いるものである。このようなコア材及びソルダーレジストを除去するよう開口部を設けて、裏面側にテープを張って開口部を塞いで半導体チップを搭載してボンディングを行う。この際、上記基板側がガラスエポキシもしくはガラスからなるような絶縁基板を用いているので、ワイヤボンディングの際に十分なボンディング圧が得られるので、基板側とのボンディング接続を良好に行うことができる。そして、レジンにより基板表面側を半導体チップとともにモールドし、上記仮止めのテープを除去してハンダボールを設けるものである。
この実施例では、半導体チップの裏面と基板の裏面が同じ高さとなり、更なる基板の厚みを薄くすることができる。このように基板と半導体チップの組み合わせの高さが低くなることを利用して、デバイス全体として要求される厚みに余裕が生じる場合には、逆にレジンの厚みを許容範囲で厚くしてチップクラックの要因を減らすように利用してもよい。このことは、前記図２の実施例でも同様である。
前記特許文献３では、回路基板としてテープ基板を用いており、上記のように回路基板とＩＣチップ表面との高さの差が小さくなると、ボンディングワイヤの圧着時の圧力が小さくなって良好な接続が難しい。これに対して、本願発明においては前記のようにコア材としてガラスエポキシもしくはガラスからなるような絶縁基板を用いるものであり、上記ＩＣチップ表面との高さの差が小さい構成においても、基板側に対して十分なボンディング圧を与えることができる。この結果、ボンディングによる信頼性の高い電気的接続を得ることができるものとなる。
図４、図５及び図６には、前記図１に示した半導体集積回路装置に用いられる半導体基板の製造方法を説明するための一実施例の工程断面図が示されている。図４（ａ）〜（ｄ）、図５（ｅ）〜（ｈ）及び図６（ｉ）〜（ｋ）によって、この発明に用いられる基板製作プロセスフローに対応した各工程断面図が示されている。なお、同図のスルーホールや配線及びリードやランドは、前記実施例と対応したものではなく、それぞれを一般的に例示したものである。
図４（ａ）では、銅貼り積層板が用意される。つまり、コア材としての前記ガラスエポキシもしくはガラスからなるような絶縁基板の表面と裏面に積層銅が設けられている。
図４（ｂ）では、ハーフエッチングが行われて、上記積層銅の厚みが薄くされる。
図４（ｃ）では、穴開け加工が行われる。つまり、スルーホールを形成するために基板を貫通するような穴が設けられる。
図４（ｄ）では、銅メッキ加工が行われる。これにより、上記穴を含んで銅メッキ層が形成される。これらの銅メッキ層の表面は、次のラミネート前処理としての銅表面研磨が行われる。
図５（ｅ）では、上記基板の表面と裏面にドライフィルムラミネートが行われる。
図５（ｆ）では、ドライフィルムに対して焼き付けと現像が行われる。これにより、前記リード部や配線部を除いた部分のドライフィルムが除去される。
図５（ｇ）では、上記ドライフィルムをマスクとするエッチングが行われて上記積層銅が選択的に除去される。これより、上記半導体チップ搭載部の配線等が除かれる。
図５（ｈ）では、ドライフィルムの剥離が行われる。
図６（ｉ）では、基板の表面及び裏面にソルダーレジストが印刷される。
図６（ｊ）では、ソルダーレジストの露光及び現像によって基板表面側ではリード部及び半導体チップ搭載部のソルダーレジストが除去され、基板裏面側ではランド部のソルダーレジストが除去される。そして、ソルダーレジストの本乾燥が行われる。
図６（ｋ）では、メッキ前処理（脱脂・エッチング）が行われた後に電解Ｎｉ／Ａｕメッキが行われる。これにより、リード部及びランド部と半導体チップ搭載部にはＮｉ／Ａｕメッキ層が形成される。外形加工が行われて、次に説明するようなパッケージ組み立てが行われる。
図７には、前記図１に示した半導体集積回路装置のパッケージ組み立て方法を説明するための一実施例の工程断面図が示されている。
図７（ａ）では、前記図６（ｋ）で完成された基板が用意される。この基板は、ＭＡＰ（Mold Array Package) つまり一括モールド技術に向けられた複数の半導体チップが搭載されるものである。
図７（ｂ）では、前記基板に複数の半導体チップのダイボンディングが行われる。つまり、前記半導体チップ搭載部に液状のエキシポ系樹脂かからなるペーストによって半導体チップが接着される。
図 7（ｃ）では、ワイヤボンディングが行われる。すなわち、半導体チップの複数のボンディングパッドとそれに対応した基板の複数のリード（ワイヤ接続ランド）とが金線等のワイヤにより順次に接続される。
図 7（ｄ）では、上記複数の半導体チップが一体的にレジン等の樹脂によりモールドされる。
図 7（ｄ）では、ベーク処理が行われ後に上記基板が裏返しにされて裏面側にハンダボールマウントが行われる。
図７（ｅ）では、リフロー処理が行われてハンダボールが上記ランドと固定的に接続される。
図７（ｆ）では、チップの個々の切断が行われて、半導体集積回路装置が完成する。
図８には、この発明に係る半導体集積回路装置の製造方法の他の一実施例を説明するための概略工程図が示されている。この実施例では、前記ＭＡＰつまり一括モールド技術によるものと、個別モールド技術によるものが例示的に示されている。いずれのモールド技術でも、第１工程では複数の半導体チップに対応した基板を形成する。第２工程では基板に半導体チップを搭載するダイボンディングを行う。第３工程ではワイヤボンディングを行う。そして、第４工程において、一括モールド技術では上記複数の半導体チップを一体的に前記レジン等により封止する。個別モールド技術では、個々の半導体チップを前記レジン等により封止する。そして、同図では省略されているがハンダボールが設けられ、第５工程において、一括モールド技術ではダイシングによって個々の半導体集積回路装置に分離する。個別モールド技術では、ルーター加工又はプレス切断によって、半導体集積回路装置の四隅の部分の切り離しを行う。
図９には、この発明に係る半導体集積回路装置の更に他の一実施例の概略断面図が示されている。この実施例は、前記図１の実施例の変形例であり、リードと表面側配線が積層銅等により一体的に形成される。同様に、ランドと裏面側配線が積層銅等により一体的に形成される。そして、前記図２の実施例と同様にチップに対応した裏面側にもダミーのハンダボールが設けられ、前記説明したように電源系ピンに接続されて電源系ダミーピンとされる。この場合、表面側の配線層と裏面側のランド（配線層）とはスルーホールにより電気的に接続されている。このように、チップ裏面に対応したダミーボールを電源供給に活用することにより、電源インピーダンスの低減をしつつ信号用ハンダボールの数を増やすこと、あるいは信号端子数を減らすことができる。
図１０には、この発明に係る半導体集積回路装置の更に他の一実施例の概略断面図が示されている。この実施例は、前記図２の実施例の変形例であり、図９の実施例と同様にリードと表面側配線が積層銅等により一体的に形成される。同様に、ランドと裏面側配線が積層銅等により一体的に形成される。そして、前記説明したように電源系ピンにチップ裏面側に設けられたハンダボールが電源系ダミーボールとされる。この場合、表面側の配線層と裏面側のランド（配線層）とはスルーホールにより電気的に接続されている。このように、ダミーボールを電源供給に活用することにより、電源インピーダンスの低減をしつつ信号用ハンダボールの数を増やすこと、あるいは信号端子数を減らすことができる。なお、前記図９及び図１０においてＳＲ材はソルダーレジスト材を表している。
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、前記ＰＧＡ構成の他にＬＧＡ（Land Grid Array)パッケージのものにも適用できる。つまり、半導体集積回路装置の裏面には、ランドがアレイ状に構成されるものであってもよい。ワイヤボンディングのためあるいはハンダフローによるハンダ付けを良好にするためにリードやランドの表面に設けられるメッキ処理等は種々の実施形態を採ることができる。この発明は、ＰＧＡパッケージやＬＧＡパッケージ構成のように薄型化が要求される半導体集積回路装置に広く利用できる。
この発明に係る半導体集積回路装置の一実施例を示す概略断面図である。 この発明に係る半導体集積回路装置の他の一実施例を示す概略断面図である。 この発明に係る半導体集積回路装置の他の一実施例を示す概略断面図である。 図１に示した半導体集積回路装置に用いられる半導体基板の製造方法の一部を説明するための一実施例の工程断面図である。 図１に示した半導体集積回路装置に用いられる半導体基板の製造方法の他の一部を説明するための一実施例の工程断面図である。 図１に示した半導体集積回路装置に用いられる半導体基板の製造方法の残り一部を説明するための一実施例の工程断面図である。 図１に示した半導体集積回路装置のパッケージ組み立て方法を説明するための一実施例の工程断面図である。 この発明に係る半導体集積回路装置の製造方法の他の一実施例を説明するための概略工程図である。 この発明に係る半導体集積回路装置の更に一実施例を示す概略断面図である。 この発明に係る半導体集積回路装置の更に一実施例を示す概略断面図である。
符号の説明
Ｌ１〜Ｌ３…高さ。

Claims (8)

  1. コア材、上記コア材の表面側に設けられたボンディング用電極、上記コア材の裏面側に設けられたランド部、上記表面側のボンディング用電極とそれに対応した裏面側のランド部とを電気的に接続するスルーホールを含む配線手段、上記ボンディング用電極部及び上記配線手段が形成されない部分に設けられた半導体チップ搭載部を除いて上記表面側に選択的に形成された第１ソルダーレジスト、上記ランド部分を除いて上記裏面側に選択的に形成された第２ソルダーレジストを含む搭載基板と、
    上記半導体チップ搭載部に設けられた半導体チップと、
    上記半導体チップのボンディングパッドと上記ボンディング用電極とを接続するボンディングワイヤと、
    上記搭載基板の表面部に設けられて上記半導体チップ及びボンディングワイヤを覆うように形成された封止樹脂体とを備えてなることを特徴とする半導体集積回路装置。
  2. 請求項１において、
    上記ランド部には、ハンダボールが設けられてなることを特徴とする半導体集積回路装置。
  3. 請求項２において、
    上記コア材は、ガラスエポキシもしくはガラスからなるような硬質絶縁基板であり、
    上記ボンディング用電極、ランド部及び配線手段は、多層配線技術により形成されるものであることを特徴とする半導体集積回路装置。
  4. 請求項３において、
    上記樹脂封止体の表面には、刻印による製品表示が行われるものであることを特徴とする半導体集積回路装置。
  5. コア材、上記コア材の表面側に設けられたボンディング用電極、上記コア材の裏面側に設けられたランド部及び半導体チップが搭載される位置に対応して上記半導体チップよりも大きな面積を持つようにされて上記ランド部と同じ成分からなる金属板、上記ボンディング用電極とそれに対応したランド部とを電気的に接続するスルーホールを含む配線手段、上記ボンディング用電極部及び半導体チップが搭載される位置を除いて上記表面側に選択的に形成された第１ソルダーレジスト、上記ランド部及び上記金属板の裏面に設けられ上記ランド部と同等のダミーランド部を除いて上記裏面側に選択的に形成された第２ソルダーレジストを含み、上記半導体チップが搭載される位置の上記コア材が除かれてなる搭載基板と、
    上記搭載基板の上記コア材が除かれてなる上記金属層表面部に搭載された半導体チップと、
    上記半導体チップのボンディングパッドと上記ボンディング用電極とを接続するボンディングワイヤと、
    上記搭載基板の表面部に設けられて上記半導体チップ及びボンディングワイヤを覆うように形成された封止樹脂体と、
    上記ランド部に設けられたハンダボール及びダミーランド部に設けられたダミーハンダボールとを備えてなることを特徴とする半導体集積回路装置。
  6. 請求項５において、
    上記コア材は、ガラスエポキシもしくはガラスからなるような硬質絶縁基板であり、
    上記ボンディング用電極、ランド部及び金属板と配線手段は、多層配線技術により形成されるものであることを特徴とする半導体集積回路装置。
  7. ガラスエポキシもしくはガラスからなるようなコア材、上記コア材の表面側に設けられたボンディング用電極、上記コア材の裏面側に設けられたランド部、上記ボンディング用電極とそれに対応したランド部とを電気的に接続するスルーホールを含む配線手段、上記ボンディング用電極部及び半導体チップ搭載部を除いて上記表面側に選択的に形成された第１ソルダーレジスト、上記ランド部分及び半導体チップ搭載部を除いて上記裏面側に選択的に形成された第２ソルダーレジストを含み、上記半導体チップ搭載部の上記コア材が除かれてなる搭載基板と、
    上記搭載基板の上記コア材が除かれてなる半導体チップ搭載部に搭載された半導体チップと、
    上記半導体チップのボンディングパッドと上記ボンディング用電極とを接続するボンディングワイヤと、
    上記搭載基板の表面部に設けられて上記半導体チップ及びボンディングワイヤを覆うように形成された封止樹脂体と、
    上記ランド部に設けられたハンダボールとを備えてなることを特徴とする半導体集積回路装置。
  8. 請求項７において、
    上記半導体チップは、上記コア材の裏面側に設けられて上記コア材が除かれてなる開口部を覆うテープ状の部材上に仮搭載されて上記ボンディングワイヤを接続するボンディング工程及び樹脂封止体の形成工程が行われることを特徴とする半導体集積回路装置。
JP2005112919A 2005-04-11 2005-04-11 半導体集積回路装置 Pending JP2006294825A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005112919A JP2006294825A (ja) 2005-04-11 2005-04-11 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005112919A JP2006294825A (ja) 2005-04-11 2005-04-11 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JP2006294825A true JP2006294825A (ja) 2006-10-26

Family

ID=37415075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005112919A Pending JP2006294825A (ja) 2005-04-11 2005-04-11 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP2006294825A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714533B (zh) * 2008-09-30 2012-01-11 三洋电机株式会社 电路装置及其制造方法
JP2013533122A (ja) * 2010-05-20 2013-08-22 エプコス アーゲー 平坦構造の電子部品及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714533B (zh) * 2008-09-30 2012-01-11 三洋电机株式会社 电路装置及其制造方法
JP2013533122A (ja) * 2010-05-20 2013-08-22 エプコス アーゲー 平坦構造の電子部品及びその製造方法
US9084366B2 (en) 2010-05-20 2015-07-14 Epcos Ag Electric component having a shallow physical shape, and method of manufacture

Similar Documents

Publication Publication Date Title
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP4361826B2 (ja) 半導体装置
US7622377B2 (en) Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US10043726B2 (en) Embedded component substrate with a metal core layer having an open cavity and pad electrodes at the bottom of the cavity
JP4400802B2 (ja) リードフレーム及びその製造方法並びに半導体装置
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
TW201523798A (zh) Ic載板、具有該ic載板的半導體器件及其製造方法
JP2012209590A (ja) 電子部品搭載多層配線基板及びその製造方法
KR20000023414A (ko) 반도체장치 및 그 제조방법
JP4506168B2 (ja) 半導体装置およびその実装構造
JP2006294825A (ja) 半導体集積回路装置
JP4283240B2 (ja) 半導体装置の製造方法
JP2004207278A (ja) 回路装置およびその製造方法
JPH09116045A (ja) リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
JP4168494B2 (ja) 半導体装置の製造方法
JP3576228B2 (ja) 表面実装型半導体装置
JPH08316360A (ja) Ｉｃ実装構造
KR101257457B1 (ko) 집적회로 칩이 내장된 인쇄회로기판의 제조 방법
KR20090016257A (ko) 도금 인입선이 제거된 패키지 기판 및 그 제조 방법
JPH1131713A (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置
JP2008078303A (ja) Ｌｇａ用搭載基板と半導体集積回路装置
KR20010005136A (ko) 패키지 기판 제조방법
KR19980068016A (ko) 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법