KR20010005136A - 패키지 기판 제조방법 - Google Patents

Abstract

본 발명은 패키지 기판 제조방법에 관한 것으로 그 목적은, 고밀도화가 용이한 패키지 기판을 제공하는 데에 있다.

상기와 같은 목적을 달성하기 위한 기술적인 수단은, 내층회로(20)가 형성된 다수 베이스기판(10)을 가압하여 적층시키고, 상기 적층된 베이스기판(10)에 다수의 비어홀(30)을 형성시키어 도통하며, 상기 적층된 베이스기판(10)에 칩이 접속되는 본드핑거(40a)를 포함하는 외층회로(40), 솔더볼 패드(60) 및 금도금인입선(50)을 형성시킨후, 상기 도금인입선(50)을 통하여 본드핑거(40a)를 전해 금도금하며, 상기 금도금 인입선(50)을 부분 제거하여 기판(10)의 외층회로(40)의 외측으로 솔더마스크(70)를 형성시키는 것을 특징으로 한다.

이에 따라서, 본드핑거의 금도금 작업을 위한 도금인입선의 고밀도화가 용이하여 보다 고밀도화된 패키지 기판을 제조할 수 있고, 결국 기판 신뢰성 및 수요자에 대한 대응성이 향상되는 효과가 있는 것이다.

Description

패키지 기판 제조방법{Method of manufacturing package substrate}

본 발명은 반도체칩등이 실장되는 패키지 기판(package substrate)에 관한 것으로 보다 상세히는, 볼 그리드 어레이 (ball grad array, 이하' BGA'이라고 함)를 갖는 패키지 기판의 반도체 칩이 실장되는 본드핑거(bond finger)와 솔더볼 패드 형성을 위한 금도금공정을 고밀도로 수행할 수 있어 기판의 고밀도화를 용이토록 한 패키지 기판의 제조방법에 관한 것이다.

오늘날 집적회로가 경박단소화됨에도 불구하고 집적회로 패키지에서 나오는 리드(lead)수는 오히려 증가되고 있다. 소형 패키지용 캐리어상에 많은 리드를 설치하는 문제를 해결하는 방법 중 하나가 핀그리드 어레이(Pin Grid Array; 이하, 단지 `PGA'라 함)로 이루어진 캐리어를 갖도록 하는 것이다. 그러나, PGA 캐리어는 소형 캐리어상의 많은 리드를 설치 가능케 하고는 있지만 핀 또는 리드가 취약하여 쉽게 부러지거나 혹은 고밀도 집적에 한계가 있다.

이러한 PGA 에 따른 결점을 보완하기 위해 최근 BGA 패키지 기판의 사용이 일반화되고 있는데, 이와 같은 BGA 패키지 기판이 사용되는 것은 핀(pin)보다 더미세한 솔더볼(solder ball)을 사용함으로써 기판의 고밀도화가 용이하기 때문이며, 대개 반도체칩을 실장하는 패키기 기판으로서 사용되고 있다.

이와 같은 종래의 BGA 패키지 기판을 간략하게 설명하면, 도 1 에서 도시한 바와 같이, 종래 핀(pin) 대신 솔더 볼(solder ball)(150)이 형성되는 구조를 갖는다. 즉 동박적층판(이하, 'CCL' (Copper Clad Laminate) 이라고 함)(110)에 통상의 사진식각공정을 통하여 내층회로를 형성시키고, 다수 CCL(110)을 가압하여 적층시키며, 내층회로를 도통시키기 위한 비어홀(120)을 가공하여 동도금(122) 작업으로 비어홀(120)을 도통시키며, 상기 적층된 외측 CCL(110)에 반도체 칩이 접속되는 본드핑거(bond finger)(130a)를 갖는 외층회로(130)를 사진식각공정을 통하여 형성시키며, 상기 외층회로(130)와 함께, 솔더볼패드(140)를 형성시키며, 다음 솔더볼 (150) 접속 및솔더마스크(solder mask)(160)를 형성시키는 것이다.

이때, 상기 반도체 칩이 접속되는 본드핑거(130a)와 솔더볼(150)이 접속되는 패드(140)의 전기적인 접속상태를 향상시키기 위하여 도금작업을 수행토록 금도금 인입선(152)을 형성시키는데, 도 2에서 도시한 바와 같이, 각 솔더볼(150)이 접속되는 패드(140)에 개별적인 각각의 금도금 인입선(152)을 연결시키고 동시에, 도면에는 도시하지 않았지만, 상기 패드(140)와 접속되고 비어홀(120)을 통하여 본드핑거(130a)에 연결시킨다.

한편, 상기 외층회로(130)가 구성된 CCL(110)에는 I/C 칩이 실장되어 도선으로서 상기 외층회로(130)와 연결되고, 그 상측으로 몰드제가 도포되어 외부환경으로 부터 보호되며, 따라서 BGA 패키지 기판(100)의 경우에는 PGA 기판과 달리 핀에 의해 주회로기판과 연결되는 것이 아니라 CCL(110)의 패드(140)에 솔더볼(150)이 형성되어 주회로기판과 도통되며, 이런 이유로 BGA는 PGA보다 소형화가 용이하고, 결국 기판(100)의 고밀도화가 가능한 것이다.

그러나, 이와 같은 종래의 패키지 기판(100)에 있어서는, 도 1 및 도 2에서 도시한 바와 같이, 현재 회로의 고밀도화 및 이를 사용하는 장치의 소형화로 상기 BGA 패키지 기판(100)의 솔더볼(solder ball)(150) 피치 (pitch)(솔더볼간의 간격)(P)가 극히 미세하게 되고, 동시에 반도체 칩이 실장되는 본드핑거(130a) 주변의 회로 고밀도화로 본드핑거(130a)와 패드(140)의 금도금 작업을 수행하기 위한 금도금 인입선(152)의 고밀도화가 어렵게 되는 문제가 제기되고 있는 것이다.

또한, 고밀도화를 이루는 금도금 인입선(152)의 패턴형성시 불량발생이 발생하여 기판 신뢰성이 저하되는 문제점이 있었다.

본 발명은 상기와 같은 종래의 문제점을 개선시키기 위하여 안출된 것으로서 그 목적은, 패키지 기판의 솔더볼 패드 및 반도체 칩이 접속되는 본드핑거를 금도금토록 하는 도금인입선을 다수의 볼패드와 연결시키어 도금작업을 수행토록 함으로써, 패키기기판의 초 고밀도화가 극히 용이한 패키지 기판의 제조방법을 제공하는 데에 있다.

도 1은 일반적인 패키지 기판의 BGA 구조를 도시한 단면도

도 2는 종래 패키지 기판의 BGA 패드를 위한 도금 인입선 구조를 도시한 개략도

도 3의 (a) 및 (d)는 본 발명에 따른 패키기 기판의 제조순서를 도시한 모식도

도 4의 (a) 및 (b)는 본 발명에 따른 패키지 기판의 도금 인입선을 도시한 개략도

도 5는 발명인 패키지 기판의 다른 도금 인입선을 도시란 개략도

* 도면의 주요부분에 대한 부호의 설명 *

1.... 패키지 기판 10.... 기판(CCL)

20,40.... 내층 및 외층회로 30.... 비어홀

40a.... 본드핑거 50.... 도금인입선

60.... 솔더볼패드 70.... 솔더마스크

80.... 솔더볼

상기와 같은 목적을 달성하기 위한 기술적인 수단으로서 본 발명은, 복수의 베이스기판에 내층회로를 형성시키는 단계와,

상기 복수의 베이스기판을 진공 가압하여 일체로 적층시키는 단계와,

상기 적층된 베이스기판에 다수의 비어홀을 형성시키어 도통시키는 단계와,

상기 적층된 베이스기판에 본드핑거를 포함하는 외층회로, 솔더볼 패드 및 금도금인입선을 형성시키는 단계와,

상기 도금인입선을 통하여 본드핑거 및 솔더볼 패트를 전해 금도금하는 단계와,

상기 금도금 인입선의 패드 연결부분을 부분 제거하는 단계 및,

상기 기판의 외층회로 외측으로 솔더마스크를 형성시키는 단계를 포함하여 구성된 패키지기판 제조방법을 마련함에 의한다.

이하, 첨부된 도면에 의거하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.

도 3의 (a) 및 (d)는 본 발명에 따른 패키기 기판의 제조순서를 도시한 모식도 이고, 도 4의 (a) 및 (b)는 본 발명에 따른 패키지 기판의 도금 인입선을 도시한 개략도이다.

PGA 기판보다 고밀도화가 용이한 BGA 를 사용하여 반도체칩을 주회로기판에 실장시키는 반도체칩용 패키지 기판(1)의 제조공정시 솔더볼(soldr ball)(80)이 형성되는 볼패드(ball pad)(60)와 반도체칩이 접속되는 본드핑거(40a)의 금도금 작업을 위한 도금인입선(50)의 고밀도화가 용이한 패키지기판(1)의 제조방법은 다음과 같다.

먼저, 도 3a 및 도 3b 에서 도시한 바와 같이, 현재 패키지기판(1)은 다수의 CCL(10)이 적층되는 다층 기판으로 구성되는데, 상기 CCL(10)은 에폭시로 된 기판에 도전성 접착제로서 동박이 일체로 접합되어 보통 동박적층판이라 하며, 상기 CCL(10)에는 필름식각공정을 통하여 내층회로(20)를 형성시키고, 이때 상기 내층회로(20)는 대개 접지패턴 또는 신호처리패턴으로 구성된다.

한편, 상기 필름식각공정은 크게 동박위에 포토레지스트를 도포하는 필름접합 작업후, 상기 포토레지스트의 일부 영역을 볼로킹한 상태에서 광을 조사하여 경화한후, 상기 포토레지스트에 현상액을 작용하여 미경화된 포토레지스트를 제거하는 현상작업이 수행되면, 첨가제를 작용하여 포토레지스트가 제거된 영역의 동박을 에칭하는 박리작업으로 이루어 진다.

다음, 도 3c 및 도 3d에서 도시한 바와 같이, 필름식각공정을 통하여 내층회로(20)가 형성된 다수의 CCL(10)을 절연성 접착제를 이용하여 다층으로 일체로 접합시키며, 이때 상기 각 CCL(10)에는 기준홀(미도시)이 형성되어 이를 중심으로 적층된 CCL(10)에 다수의 비어홀(30)을 형성시틴다.

상기 비어홀(30)은 외층회로(40)와 내층회로(20)를 전기적으로 통하도록 형성되며, 비어홀(30)이 형성되면, 내층 및 외층회로(20)(40)를 전기적으로 연결토록 동도금(32) 작업을 통하여 비어홀(30)의 내부를 도통시키며, 이때 상기 외층회로(40)는 반도체 칩이 접속되는 본드핑거(40a)를 포함한다.

다음, 도 3c - 도 3e에서 도시한 바와 같이, CCL(10)의 외측으로 필름식각공정을 통하여 외층회로(40)을 형성시키는 동시에, 상기 외층회로(40) 또는 비어홀(30)을 통하여 내층회로(20) 및 타측 외층회로(40)와 접속되며 주회로기판(미도시)과 접속되는 솔더볼(80)이 결합되는 솔더볼 패드(60)를 형성시킨다.

이때, 상기 본드핑거(40a)와 솔더볼패드(60)는 접속되는 반도체칩 과 솔더볼(80)의 전기적인 도통성을 향상시키도록 금도금작업을 수행해야 하는데, 상기 외층회로(40) 형성시 상기 패드(60)와, 비어홀 도금층(32)과 연결되어 본드핑거(40a)와 접속되는 금도금 인입선(50)을 형성시킨다.

따라서, 도면에는 도시 하지 않았지만, 금도금 인입선(50)에 전기를 인가하여 본드핑거(40a)와 패드(60)를 동시에 금도금 작업하며, 이때 본발명에서 중요한 특징은 상기 도금인입선(50)을 솔더볼패드(60)의 피치가 고밀도화 되는 동시에, 반더체 칩이 접속되는 본드핑거(40a) 주변의 회로가 고밀도하여도 이를 용이하게 대응하도록, 도 4 및 도 5에서 도시한 바와 같이 도금인입선(50)을 다수의 패드(60)와 동시에 연결시키어 볼패드(60)의 피치가 고밀도화되어도 용이하게 금도금 작업토록 하는 것이다.

이때, 상기 패드(60) 및 본드핑거(40a)의 도금작업은, 상술한 바와 같이, 금도금인입선(50)이 형성되면, 필름적층(dry film lamination)과 현상공정을 통하여 금 도금작업을 수행한다.

이와 같은 도금인입선(50)과 패드(60)의 연결상태는, 도 4 및 도 5에서 도시한 바와 같이, 상기 패드(60)의 위치에 따라 직선(L)상으로 연결패턴(60a)을 토아여 연결하거나 또는 여러 패드(60)의 중심부분(S)에 연결 접속 구성한다.

따라서, 상기 솔더볼패드(60)의 피치가 기판(1)의 고밀도화를 위하여 미세하게 되어도 금도금 인입선(50)의 형성작업이 용이하여 결국 패키지기판(1)의 고밀도화가 극히 용이하게 이루어 지며, 이는 수요자의 제품 요구에 원활하게 대응할 수 있는 것이다.

한편, 상기 금도금 인입선(50)을 통하여 패드(60)의 금도금 작업이 수행되면, 필름적층 및 현상작업후 상기 패드(60)와 연결되는 도금인입선(50)을 에칭하여 부분적으로 제거하며, 다음 박리공정을 수행하는데, 기판(1)의 아래부분 도금인입선(50)만을 에칭시키고, 결극 도금인입선(50)은 단락되게 되어 회로에 영향을 없앤다.

따라서, 인입선(50)의 부분 제거작업이 수행되며, 상기 CCL(10)의 외부회로(40)상에 패드(60) 및 접속된 솔더볼(80)을 보호하도록 솔더마스크(70)를 형성시키며, 상기 외측회로(40)상에 도서으로서 에 반도체칩을 접속시키며, 따라서 기판(1)의 고밀도화가 용이한 BGA 패키지 기판(1)의 제조가 완료되는 것이다.

이에 따라서, 패키지 기판(1)의 솔더볼(80)간의 피치가 미세하여도 그리고, 본드핑거(40a) 부분의 회로가 복잡하여도 본드핑거(40a)와 솔더볼 패드(60)의 금도금 작업이 용이하여 BGA 패키지 기판(1)의 고밀도화 및 이를 사용하는 통신기기등의 제품 소형화가 용이한 것이다.

이와 같이 본 발명인 패키지 기판의 제조방법에 의하면, BGA 패키지 기판의 솔더볼 패드의 금도금 작업을 위한 도금 인입선이 패키기 기판의 고밀도화를 용이하게 대응할 수 있도록 하여, 기판 신뢰성이 향상되는 효과가 있는 것이다.

본 발명은 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구의 범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도내에서 본 발명이 다양하게 개조 및 변화될수 있다는 것을 당업계에서 통상의 지식을 가진자는 용이하게 알수 있음을 밝혀두고자 한다.

Claims (13)

1. 복수의 베이스기판(10)에 내층회로(20)를 형성시키는 단계와,

   상기 복수의 베이스기판(10)을 진공 가압하여 일체로 적층시키는 단계와,

   상기 적층된 베이스기판(10)에 다수의 비어홀(30)을 형성시키어 도통시키는 단계와,

   상기 적층된 베이스기판(10)에 본드핑거(40a)를 포함하는 외층회로(40), 솔더볼 패드(60) 및 금도금인입선(50)을 형성시키는 단계와,

   상기 도금인입선(50)을 통하여 본드핑거(40a) 및 솔더볼 패트(60)를 전해 금도금하는 단계와,

   상기 금도금 인입선(50)의 패드 연결부분을 부분 제거하는 단계 및,

   상기 기판(10)의 외층회로(40)의 외측으로 솔더마스크(70)를 형성시키는 단계를 포함하여 구성되는 것을 특징으로 하는 패키지기판 제조방법
2. 제 1항에 있어서, 상기 베이스기판(10)은 CCL 로 구성되는 것을 특징으로 하는 패키지 기판 제조방법
3. 제 1항에 있어서, 상기 베이스기판(10)에 형성되는 내층 및 외층회로 (20)(40) 및 솔더볼패드(60)는 필름적층, 현상 및 박리공정을 포함하는 사진식각 공정을 통하여 형성되는 것을 특징으로 하는 패키지 기판 제조방법
4. 제 3항에 있어서, 상기 필름적층, 현상 및 박리공정은,

   동박위에 포토레지스트를 도포하는 단계,

   상기 포토레지스트의 일부 영역을 볼로킹한 상태에서 광을 조사하여 경화하는 단계,

   상기 포토레지스트에 현상액을 작용하여 미경화된 포토레지스트를 제거하는 단계 및,

   첨가제를 작용하여 포토레지스트가 제거된 영역의 동박을 에칭하는 단계로 이루어 지는 것을 특징으로 하는 패키지 기판 제조방법
5. 제 1항에 있어서, 상기 도금인입선(50)은 사진식각 공정을 통하여 형성되는 것을 특징으로 하는 패키지 기판 제조방법
6. 제 5항에 있어서, 상기 도금인입선(50)은, 금도금작업 후, 필름적층 및 현상작업후 에칭되어 부분 게거되며, 이후 박리공정이 수행되는 것을 특징으로 하는 패키지 기판 제조방법
7. 제 6항에 있어서, 상기 도금 인입선(50)의 에칭부분은 패드(60)가 형성된 기판(1)의 일측면임을 특징으로 하는 패키지 기판 제조방법
8. 제 1항에 있어서, 상기 도금 인입선(50)은 기판(1)의 양측으로 형성되어 패드(60) 및, 상기 패드(60)와 비어홀의 도금(32)을 통하여 본드핑거(40a)와 연결되는 것을 특징으로 하는 패키기 기판 제조방법
9. 제 8항에 있어서, 상기 금도금 인입선(50)은 적어도 둘 이상의 솔더볼 패드 (60)와 전기적으로 연결되는 것을 특징으로 하는 패키지 기판 제조방법
10. 제 9항에 있어서, 상기 금도금 인입선(50)은 다수의 패드(60)와 직선(L)상으로 연결되는 것을 특징으로 하는 패키기 기판 제조방법
11. 제 10항에 있어서, 상기 금도금 인입선(50)은 연결패턴(60a)을 통하여 패드(60)와 직선상으로 연결되는 것을 특징으로 하는 패키지 기판 제조방법
12. 제 9항에 있어서, 상기 금도금 인입선(50)은 다수 패드(60)의 중심(S)에 연결되는 것을 특징으로 하는 패키지 제조방법
13. 제 1항에 있어서, 상기 솔더볼 패드(60) 및 본드핑거(40a) 의 도금은, 형성된 도금인입선(50)상에 필름적층 및 현상작업후, 전해 금도금작업이 수행되고, 이후 박리공정을 수행하는 것을 특징으로 하는 패키지 기판 제조방법