KR20030011433A - 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 - Google Patents

다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 Download PDF

Info

Publication number
KR20030011433A
KR20030011433A KR1020010046850A KR20010046850A KR20030011433A KR 20030011433 A KR20030011433 A KR 20030011433A KR 1020010046850 A KR1020010046850 A KR 1020010046850A KR 20010046850 A KR20010046850 A KR 20010046850A KR 20030011433 A KR20030011433 A KR 20030011433A
Authority
KR
South Korea
Prior art keywords
laser via
laser
via hole
printed circuit
circuit board
Prior art date
Application number
KR1020010046850A
Other languages
English (en)
Inventor
이성헌
Original Assignee
주식회사 디에이피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디에이피 filed Critical 주식회사 디에이피
Priority to KR1020010046850A priority Critical patent/KR20030011433A/ko
Priority to PCT/KR2001/001480 priority patent/WO2003013201A1/en
Publication of KR20030011433A publication Critical patent/KR20030011433A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Abstract

본 발명은 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법에 관한 것으로서, 부품 실장을 위해 레이저 드릴링에 의해 형성된 레이저 비아홀에 구멍 메꿈(plugging), 및/또는 구멍 메꿈(plugging)과 동시에 도금(plating)에 의한 비아와 도금층을 형성한다.
이로써, 본 발명은 다층 인쇄회로기판의 비아 패드로의 솔더링시 인접 레이저 비아홀로 인한 크림 솔더의 흐름성방지 및 스크린 인쇄시의 잉크가 튀는 것을 방지할 수 있기 때문에, 부품 실장시 및 부품의 제 기능을 정상적으로 발휘할 수 있도록 부품 탑재가 가능하며, 따라서 접촉 불량률을 감소시킬 수 있는 이점이 있을 뿐만 아니라, 그 위에 동도금을 하여 각종 전자부품을 실장하는 과정에서 생기는 문제를 해결하고 실장된 전자부품이 정확하게 제기능을 발휘할 수 있게 한다.

Description

다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법{MANUFACTURING METHOD FOR HIDDEN LASER VIA HOLE OF MULTI-LAYERED PRINTED CIRCUIT BOARD}
본 발명은 다층 인쇄회로기판 제조방법에 관한 것으로서, 특히 부품 실장을 위해 레이저 드릴링에 의해 형성된 레이저 비아홀에 구멍 메꿈(plugging), 및/또는 구멍 메꿈(plugging)과 동시에 도금(plating)에 의한 비아와 도체층을 형성함으로써, IC(Integrated Circuit) 혹은 BGA(Ball Grid Array) 등의 전자부품과 비아패드와의 접촉성을 증대시킬 수 있을 뿐만 아니라, 전체 비아패드의 보강 특성 및 솔더링 특성을 향상시켜 높은 신뢰성을 가진 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법에 관한 것이다.
인쇄회로기판은 현재 제조되고 있는 많은 분야의 전자제품의 가장 기초가 되는 부품으로서, 최근에는 경박단소화된 다층 인쇄회로기판이 핸드폰, PCS, IMT 2000, 노트북, 팜탑, 캠코더 등과 BGA(ball grid array), CSP(chip scale packaging), MCM(multi chip module) 등과 같은 반도체용 패키지 기판에 많이 적용되고 있다.
이미 알려진 다층 인쇄회로기판의 제조공정에 의하면, 다수의 층을 적층하여원하는 층수로 다층 기판을 형성하는 공정(a1-a9)과, 상기 다층 기판의 층간 전기적 접속을 위한 비아홀을 가공하는 레이저 드릴링 공정(a10-a18)과, 상기 레이저 드릴에 의해 가공된 비아홀을 도금하여 배전을 위한 외부 패턴을 형성하는 공정(a19-a23)이 필수적으로 요구되며, 이러한 종래의 제조공정은 도 1a 내지 도 1g에 도시되어 있다.
도 1a 내지 도 1g를 참고하면, 상기 다층 기판을 형성하는 공정은, 기계적인 드릴링 작업에 의해 양면 기판(1)에 베리드 비아홀(2)을 가공하는 공정(a1)과, 상기 베리드 비아홀이 형성된 양면 기판에 1회 이상의 도금을 실시하여 상기 베리드 비아홀의 내주면과 기판 상하면에 제 1도체층(3)을 형성하는 공정(a2)과, 상기 도금된 베리드 비아홀 내부에 지그(JIG)를 사용하여 충전재(4)를 채우는(plugging) 공정(a3)과, 일정 온도에서 일정 시간동안 상기 충전재를 경화시키는 공정(a4)과, 상기 경화된 충전재를 연마하여 베리드 비아(4a)를 형성하는 공정(a5)과, 상기 베리드 비아(4a) 및 제 1도체층(3) 위에 필름(5)을 적층(laminating)하는 공정(a6)과, 상기 도포된 필름(5)에 이미지를 형성하고 노광 및 현상에 의해 상기 제 1도체층(3)을 노출시키는 공정(a7)과, 상기 노출된 제 1도체층을 에칭하여 원하는 형태의 제 1도체패턴(3a)을 형성하는 공정(a8)과, 상기 필름을 도체패턴으로부터 박리시키는 공정(a9)을 포함한다. 그리고 상기의 (a1) 내지 (a9) 공정들을 반복적으로 수행하는 것에 의해, 필요에 따른 다층의 도체패턴을 가진 기판을 형성할 수 있게 된다.
상기 레이저 드릴링 공정은, 상기와 같이 형성되는 다층 기판에, 동박(7)의일면에 절연수지(6)가 코팅되어 있는 RCC(resin coated copper foil)를 고온 고압에 의해 1차 적층(laminating)하는 공정(a10)과, 상기 적층된 RCC의 표면에 필름(8)을 적층(laminating)하는 공정(a11)과, 상기 도포된 필름(8)에 이미지를 형성하고 노광 및 현상에 의해 상기 RCC의 동박(7)을 노출시키는 공정(a12)과, 상기 노출된 동박을 에칭하여 원하는 형태의 제 2도체패턴(7a)을 형성하고 상기 제 2도체패턴으로부터 필름을 박리하는 공정(a13)과, 상기 패턴닝된 도체패턴 위에 고온 고압에 의해 RCC(resin coated copper foil)(9, 10)를 2차 적층(laminate)하는 공정(a14)과, 상기 2차 적층된 RCC의 표면에 필름(11)을 적층(laminating)하는 공정(a15)과, 상기 도포된 필름(11)에 이미지를 형성하고 노광 및 현상에 의해 상기 RCC의 동박(10)을 노출시키는 공정(a16)과, 상기 노출된 동박을 에칭하여 원하는 형태의 제 3도체패턴(10a) 및 레이저 포인트(12)를 형성하고 상기 제 3도체패턴으로부터 필름을 박리하는 공정(a17)과, 상기 형성된 레이저 포인트에 레이저 드릴링을 실시하여 레이저 비아홀(13)을 형성하는 공정(a18)을 포함한다.
상기 배전 패턴을 형성하는 공정은, 상기 형성된 제 3도체패턴 및 레이저 비아홀에 패널 도금을 실시하여 외부 도체층(14)을 형성하는 공정(a19)과, 상기 외부 도체층의 표면에 필름(15)을 적층(laminating)하는 공정(a20)과, 상기 도포된 필름(15)에 이미지를 형성하고 노광 및 현상에 의해 상기 외부 도체층(14)을 노출시키는 공정(a21)과, 상기 노출된 외부 도체층(14)을 에칭하여 원하는 형태의 외부 도체패턴(14a) 및 비아패드(17)를 형성하고 상기 외부 도체패턴으로부터 필름을 박리하는 공정(a22)과, 상기 외부 도체패턴이 에칭된 부분에 스크린 인쇄에 의해 솔더 레지스트(16)를 도포하는 공정(a23)을 포함한다.
이상과 같은 종래의 제조공정에 의해 완성될 수 있는 다층 인쇄회로기판의 촬영사진이 도 2a에, 그 일부의 확대사진이 도 2b에 도시되어 있으며, 상기 다층 인쇄회로기판에 형성된 비아패드(17)과 그 안쪽으로 형성된 레이저 비아홀(13) 의 확대 단면이 도 3에 도시되어 있다.
도 2a 및 도 2b와 도 3을 참고로 하여 종래의 기술에 의해 완성된 다층 인쇄회로기판의 기술적인 문제를 살펴보면, 상기 종래의 레이저 비아홀은 각종 미세 전자부품과의 접촉면적이 적어 전자 부품과 레이저 비아홀과의 본딩(bonding) 특성을 저하시키는 구조를 가지고 있기 때문에, 전자부품이 레이저 비아홀에 정확하게 실장 및 본딩되지 못하여 다층 인쇄회로기판의 신뢰성을 저하시키는 문제점이 있었으며, 또한 IC 및 BGA 등의 실장시 하단에 솔더 볼 형성으로 인해 부품과 솔더 볼 간의 쇼트가 발생하는 등의 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서, 본 발명의 제 1목적은 전자 부품을 실장하기 위해 다층 인쇄회로기판에 형성된 레이저 비아홀과 기판에 실장되는 전자부품과의 접촉면적을 넓혀 다층 인쇄회로기판에 전자부품 실장시의 접촉성 및 본딩특성을 향상시킬 수 있는 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법을 제공함에 있다.
본 발명의 제 2목적은, 전자 부품을 실장하기 위해 다층 인쇄회로기판에 형성된 레이저 비아홀과 기판에 실장되는 전자부품과의 접촉면적을 넓혀 다층 인쇄회로기판에 전자부품 실장시의 접촉성 및 본딩특성을 향상시키고, 배전을 위해 형성되는 외부 도체패턴의 전도성을 높여 다층 인쇄회로기판의 신뢰성을 향상시킬 수 있는 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법을 제공함에 있다.
도 1a 내지 도 1g는 종래의 다층 인쇄회로기판 제조공정도
도 2a 및 도 2b는 종래의 제조공정에 의해 완성된 다층 인쇄회로기판의 레이저 비아홀 촬영사진 및 그 사진의 일부영역(A)을 확대하여 나타낸 도면
도 3은 종래의 제조공정에 의해 완성된 다층 인쇄회로기판의 레이저 비아홀 단면도
도 4a 내지 도 4h는 본 발명의 일 실시예에 의한 다층 인쇄회로기판의 제조공정도
도 5a 및 도 5b는 본 발명의 제조공정에 의해 완성된 다층 인쇄회로기판의 숨겨진 레이저 비아홀 촬영사진 및 그 사진 일부영역(B)을 확대하여 나타낸 도면
도 6은 본 발명의 제조공정에 의해 완성된 다층 인쇄회로기판의 숨겨진 레이저 비아홀 단면도
<도면의 주요 부분에 대한 부호의 설명>
101 : 양면 기판 102 : 베리드 비아홀
103, 114, 121 : 도체층 103a, 107a, 110a, 114a : 도체패턴
104 : 충전재 104a : 베리드 비아
105, 108, 111, 115 : 필름 106, 109 : 접착성 절연수지
107, 110 : 동박 120 : 레이저 포인트
113 : 레이저 비아홀 116 : 솔더 레지스트
120 : 레이저 비아
상기 본 발명의 제 1목적은, 전자부품 실장을 위해 레이저 드릴에 의해 비아홀을 가공하는 레이저 드릴링 공정을 포함하는 다층 인쇄회로기판 제조방법에 있어서, 상기 부품 실장을 위해 형성된 레이저 비아홀에 구멍 메꿈(plugging)을 실시하여 레이저 비아를 형성하는 공정을 포함하는, 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법의 실시예에 의해 달성될 수 있다.
상기 본 발명의 제 2목적은, 전자부품 실장을 위해 레이저 드릴에 의해 비아홀을 가공하는 레이저 드릴링 공정을 포함하는 다층 인쇄회로기판 제조방법에 있어서, 상기 레이저 비아홀이 가공된 기판에 1차 패널 도금을 실시하여 배전패턴을 형성하기 위한 1차 외부 도체층을 형성하는 공정과; 상기 1차 외부 도체층이 형성된 레이저 비아홀에 구멍 메꿈(plugging)을 실시하여 레이저 비아를 형성하는 공정과; 상기 레이저 비아가 형성된 기판에 2차 패널 도금(plating)을 실시하여 상기 1차 외부 도체층 및 레이저 비아 위에 적층되는 2차 외부 도체층을 형성하는 공정을 포함하는, 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법의 실시예에 의해 달성될 수 있다.
또한, 상기 본 발명의 각 실시예에서, 상기 레이저 비아는 도전성 페이스트로서, 실버 페이스트 또는 카퍼 페이스트, 또는 전도성 수지로, 그리고 상기 2차외부 도체층은 동도금층으로 형성함으로써, 본 발명의 여러 목적들이 더욱 더 효율적으로 달성될 수 있을 것이다.
본 발명의 이들 목적과, 그 목적들을 이루기 위한 각 실시예의 기술적 특징 및 장점은 첨부 도면 및 다음의 상세한 설명을 참조함으로서 더욱 쉽게 이해될 수 있을 것이다.
이하에서의 본 발명은 양면 기판을 사용하여 제조되는 적어도 3층 이상의 도체패턴을 갖는 다층 기판, 및 그 다층 기판에 전자부품을 실장하기 위해 레이저 드릴링에 의해 숨겨진 레이저 비아홀을 가공하는 다층 인쇄회로기판에서의 제조방법을 바람직한 실시예로서 제안한다. 특히, 본 명세서에서는 상기 다층 기판 내부에 3층의 도체패턴을 형성한 경우에 대해 설명할 것이나 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시 될 수 있음은 물론이다.
도 4a 내지 도 4h는 본 발명의 일 실시예에 의한 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법을 설명하기 위하여 도시한 전체 공정도로서, 다수의 층을 적층하여 원하는 층수로 다층 기판을 형성하는 공정(b1-b9)과, 상기 다층 기판의 층간 전기적 접속 및 부품 실장을 위한 레이저 비아홀(113)을 가공하는 레이저 드릴링 공정(b10-b18)과, 상기 레이저 비아홀이 가공된 기판에 1차 패널 도금을 실시하여 배전패턴을 형성하기 위한 1차 외부 도체층(114)을 형성하는 공정(b19)과, 상기 1차 외부 도체층이 형성된 레이저 비아홀에 실버 페이스트 혹은 카퍼 페이스트 혹은 도전성이 있는 수지 종류의 충전재로 구멍 메꿈(plugging)을 실시하여 레이저 비아(120)를 형성하는 공정(b20)과, 상기 레이저 비아를 연마하는 공정(b21)과, 상기 레이저 비아가 연마된 기판 위에 2차 패널 동도금(plating)을 실시하여 배전패턴을 형성하기 위한 2차 외부 도체층(121)을 상기 1차 외부 도체층과 레이저 비아 위에 형성하는 공정(b22)과, 상기 2차 외부 도체층에 배전을 위한 패턴을 형성하는 공정(b23-b26)을 포함하는, 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법의 실시예를 예시하고 있으며, 이 공정도에 의하면 본 발명의 최상의 모델을 구현할 수 있다.
특히, 상기 도 4에서 예시된 제조 공정들의 일부를 선택적으로 수행함으로써, 본 발명이 이루고자 하는 제 1목적 또는 제 2목적을 선택적으로 달성할 수 있다.
즉, 본 발명이 이루고자 하는 제 1목적은, 다수의 층을 적층하여 원하는 층수로 다층 기판을 형성하는 공정(b1-b9)과, 상기 다층 기판의 층간 전기적 접속 및 부품 실장을 위한 레이저 비아홀(113)을 가공하는 레이저 드릴링 공정(b10-b18)과, 상기 레이저 비아홀이 가공된 기판에 1차 패널 도금을 실시하여 배전패턴을 형성하기 위한 1차 외부 도체층(114)을 형성하는 공정(b19)과, 상기 1차 외부 도체층이 형성된 레이저 비아홀에 실버 페이스트 혹은 카퍼 페이스트 혹은 도전성이 있는 수지 종류의 충전재로 구멍 메꿈(plugging)을 실시하여 레이저 비아(120)를 형성하는 공정(b20)과, 상기 1차 외부 도체층과 레이저 비아 위에 배전을 위한 패턴을 형성하는 공정(b23-b26)을 포함하는, 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법의 실시예에 의해 달성될 수 있다.
또, 상기 본 발명이 이루고자 하는 제 2목적은, 다수의 층을 적층하여 원하는 층수로 다층 기판을 형성하는 공정(b1-b9)과, 상기 다층 기판의 층간 전기적 접속 및 부품 실장을 위한 레이저 비아홀(113)을 가공하는 레이저 드릴링 공정(b10-b18)과, 상기 레이저 비아홀이 가공된 기판에 1차 패널 도금을 실시하여 배전패턴을 형성하기 위한 1차 외부 도체층(114)을 형성하는 공정(b19)과, 상기 1차 외부 도체층이 형성된 레이저 비아홀에 실버 페이스트 혹은 카퍼 페이스트 혹은 도전성이 있는 수지 종류의 충전재로 구멍 메꿈(plugging)을 실시하여 레이저 비아(120)를 형성하는 공정(b20)과, 상기 레이저 비아가 형성된 기판 위에 2차 패널 동도금(plating)을 실시하여 배전패턴을 형성하기 위한 2차 외부 도체층(121)을 상기 1차 외부 도체층과 레이저 비아 위에 형성하는 공정(b22)과, 상기 2차 외부 도체층에 배전을 위한 패턴을 형성하는 공정(b23-b26)을 포함하는, 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법의 실시예에 의해 달성될 수 있다.
본 발명의 각 실시예에서, 상기 다층 기판을 형성하는 공정(b1-b9)과, 상기 레이저 드릴링 공정(b10-b18)과, 상기 배전 패턴을 형성하는 공정(b19, b23-b26)은, 이미 도 1a 내지 도 1g에서 설명된 종래의 제조 공정과 동일하므로 그 상세한 구성에 대한 설명은 생략하며, 이하에서는 도 4a 내지 도 4h를 참고로 하여 본 발명의 각 실시예에 의한 제조공정의 흐름동작을 설명한다.
먼저, 기계적인 드릴링 작업에 의해 양면 기판(101)에 베리드 비아홀(102)을 가공(b1)하고, 그 베리드 비아홀(102)이 형성된 양면 기판(101)에 1회 이상의 도금을 실시하여 상기 베리드 비아홀의 내주면과 기판 상하면에 제 1도체층(103)을 형성(b2)한다.
다음으로, 상기 도금된 베리드 비아홀(102) 내부에 지그(JIG)를 사용하여 충전재(104)를 채우고(b3), 일정 온도에서 일정 시간동안 상기 충전재를 경화(b4)시킨 다음, 상기 경화된 충전재를 연마하여 상하면이 균일한 베리드 비아(104a)를 형성(b5)한다.
이어서, 상기 베리드 비아(104a) 및 제 1도체층(103) 위에 필름(105)을 적층(b6)하고, 필름(105)에 이미지를 형성하여 노광 및 현상에 의해 상기 제 1도체층(103)의 에칭할 부분을 노출(b7)시킨다.
이후, 상기 노출된 제 1도체층을 에칭하는 것에 의해 원하는 형태의 제 1도체패턴(103a)을 형성(b8)하고, 상기 필름(105)을 상기 도체패턴으로부터 박리(b9)시켜 하나의 도체패턴을 가진 인쇄회로기판이 제조된다.
이후, 사용자 스펙에 따라 상기의 (b1) 내지 (b9) 공정들을 반복적으로 수행하는 것에 의해, 필요에 따른 다층의 도체패턴을 가진 기판을 형성한다.
다음으로, 상기와 같이 형성된 다층 기판에, 동박(107)의 일면에 절연수지(106)가 코팅되어 있는 RCC를 고온 고압에 의해 1차 적층(b10)하고, 그 표면에 다시 필름(108)을 도포(b11)하여, 상기 도포된 필름(108)을 이용한 노광 및 현상에 의해 상기 RCC의 에칭할 부분의 동박(107)을 노출(b12)시킨다.
이후, 상기 노출된 동박을 에칭하여 원하는 형태의 제 2도체패턴(107a)을 형성한 후 필름(108)을 박리(b13)시킨다.
상기 필름 박리된 도체패턴 위에 고온 고압에 의해 RCC(109, 110)를 2차 적층(b14)하고, RCC의 표면에 필름(111)을 도포(b15)하여, 상기 도포된 필름(111)을 이용한 노광 및 현상에 의해 상기 RCC의 에칭할 부분의 동박(110)을 노출(b16)시킨다.
상기 노출된 동박(110)을 에칭하여 원하는 형태의 제 3도체패턴(110a) 및 레이저 포인트(112)를 형성한 후 제 3도체패턴으로부터 필름을 박리(b17)한다.
이후 상기 형성된 레이저 포인트(112)에 레이저 드릴링을 실시하여 레이저 비아홀(113)을 형성(b18)한다.
상기 형성된 제 3도체패턴(110a) 및 레이저 비아홀(113)에 1차 패널 도금을 실시하여 1차 외부 도체층(114)을 형성(b19)한다.
상기 1차 외부 도체층(114)이 형성된 레이저 비아홀(113)에 실버 페이스트 혹은 카퍼 페이스트 혹은 도전성이 있는 수지 종류의 충전재로 구멍 메꿈(plugging)을 실시하여 레이저 비아(120)를 형성(b20)한다.
그리고, 상기 레이저 비아(120)를 연마하여 상하면을 균일하게 한 후(b21), 상기 레이저 비아가 연마된 기판 위에 다시 2차 패널 동도금(plating)을 실시하여 배전패턴을 형성하기 위한 2차 외부 도체층(121)을 상기 1차 외부 도체층과 레이저 비아 위에 형성(b22)한다.
이후, 상기 2차 외부 도체층의 표면에 필름(115)을 도포(b23)한 후, 상기 도포된 필름(115)에 이미지를 형성하고 노광 및 현상에 의해 상기 2차 외부 도체층(121)을 노출(b24)시킨다.
상기 노출된 외부 도체층(121)과 그 아래의 두 도체층(110,114)을 에칭하여배전을 위한 원하는 형태의 외부 도체패턴(121a)과 그 아래의 두 도체패턴(110a, 114a)을 형성한 후, 상기 패턴으로부터 필름을 박리(b25)시킨다.
그리고 나서, 상기 2차 외부 도체패턴이 에칭된 부분에 스크린 인쇄에 의해 솔더 레지스트(116)를 도포(b26)한다.
이로써, 본 발명에 의한 최상의 모델인, 본 발명의 제 1,2목적들을 달성할 수 있는 다층 인쇄회로기판의 레이저 비아홀이 제조 완료되며, 이들 제조 공정에 의해 제작가능한 다층 인쇄회로기판은 도 5a에 숨겨진 레이저 비아홀 촬영사진을, 도 5b에 상기 숨겨진 레이저 비아홀 사진의 일부 확대도면을, 도 6에 상기 숨겨진 레이저 비아홀의 단면을 각각 도시하였다. 이들 도면에 의하면, 이미 앞에서 기술한 바와 같이, 레이저 비아홀 플러깅 공정에 의해 전자부품을 실장하기 위해 다층 인쇄회로기판에 형성된 레이저 비아홀과 기판에 실장되는 전자부품과의 접촉면적이 넓어짐을 알 수 있으며, 따라서 다층 인쇄회로기판에 전자부품 실장시의 접촉성 및 본딩특성을 향상시킬 수 있음은 물론이고, 배전을 위해 형성되는 외부 도체패턴의 전도성 및 균일성을 높여, 전체 비아패드의 보강 및 비아패드의 솔더링 특성을 향상시키는 등의 이점을 얻을 수 있다.
물론, 상기 본 발명에 의한 최상의 모델로부터, 상기 1차 외부 도체층(114)이 형성된 레이저 비아홀(113)에 충전재로 구멍 메꿈(plugging)을 실시하여 레이저 비아(120)를 형성(b20)하는 공정을 수행하는 것만으로도, 레이저 비아홀과 기판에 실장되는 전자부품과의 접촉면적을 넓힐 수 있기 때문에, 본 발명의 제 1목적인, 다층 인쇄회로기판에 전자부품 실장시의 접촉성 및 본딩특성을 향상시킬 수 있음은물론이다.
또한, 상기 본 발명에 의한 최상의 모델로부터, 상기 1차 외부 도체층(114)이 형성된 레이저 비아홀(113)에 충전재로 구멍 메꿈(plugging)을 실시하여 레이저 비아(120)를 형성(b20)하는 공정을 수행하고, 이어서 상기 레이저 비아가 형성된 기판 위에 다시 2차 패널 도금(plating)을 실시하여 배전패턴을 형성하기 위한 2차 외부 도체층(121)을 상기 1차 외부 도체층과 레이저 비아 위에 형성(b22)하는 공정을 수행하는 것만으로도, 레이저 비아홀과 기판에 실장되는 전자부품과의 접촉면적을 넓힐 수 있고 배전을 위해 형성되는 외부 도체패턴의 전도성을 높일 수 있기 때문에, 본 발명의 제 2목적인, 다층 인쇄회로기판에 전자부품 실장시의 접촉성 및 본딩특성을 향상시키고, 배전을 위해 형성되는 외부 도체패턴의 전도성을 높여 다층 인쇄회로기판의 신뢰성을 향상시킬 수 있음은 물론이다.
이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.
이상과 같이 구성되는 본 발명은 다층 인쇄회로기판에 레이저 드릴링에 의해 소정의 깊이로 형성된 레이저 비아홀을 메꿈으로서, 솔더링될 수 있는 면적을 넓힐 수 있고, 비아 패드로의 솔더링시 인접 레이저 비아홀로 인한 크림 솔더의 흐름성방지 및 스크린 인쇄시의 잉크가 튀는 것을 방지할 수 있기 때문에, 부품 실장시 및 부품의 제 기능을 정상적으로 발휘할 수 있도록 부품 탑재가 가능하며, 따라서접촉 불량률을 감소시킬 수 있는 이점이 있을 뿐만 아니라, 그 위에 동도금을 하여 각종 전자부품을 실장하는 과정에서 생기는 문제를 해결하고 실장된 전자부품이 정확하게 제기능을 발휘할 수 있게 한다.
이로써, 본 발명의 각 실시예에 의한 레이저 비아홀 제조기법은 급격히 변화하는 전자기술발달에 따른 인쇄회로기판 제조기술을 향상시키는 것은 물론이며, 전자부품의 BGA 및 각종 미세 전자부품이 정확하게 실장 및 본딩이 가능하기 때문에 미세한 오차까지도 줄이는데 기여할 수 있는 이점이 있다.

Claims (7)

  1. 전자부품 실장을 위해 레이저 드릴에 의해 비아홀을 가공하는 레이저 드릴링 공정을 포함하는 다층 인쇄회로기판 제조방법에 있어서,
    상기 부품 실장을 위해 형성된 레이저 비아홀에 구멍 메꿈(plugging)을 실시하여 레이저 비아를 형성하는 공정을 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법.
  2. 전자부품 실장을 위해 레이저 드릴에 의해 비아홀을 가공하는 레이저 드릴링 공정을 포함하는 다층 인쇄회로기판 제조방법에 있어서,
    상기 레이저 비아홀이 가공된 기판에 1차 패널 도금을 실시하여 배전패턴을 형성하기 위한 1차 외부 도체층을 형성하는 공정과;
    상기 1차 외부 도체층이 형성된 레이저 비아홀에 구멍 메꿈(plugging)을 실시하여 레이저 비아를 형성하는 공정과;
    상기 레이저 비아가 형성된 기판에 2차 패널 도금(plating)을 실시하여 상기 1차 외부 도체층 및 레이저 비아 위에 적층되는 2차 외부 도체층을 형성하는 공정을 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 레이저 비아는 도전성 페이스트로 형성되는 것을 특징으로 하는 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법.
  4. 제 3항에 있어서, 상기 도전성 페이스트는 실버 페이스트인 것을 특징으로 하는 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법.
  5. 제 3항에 있어서, 상기 도전성 페이스트는 카퍼 페이스트인 것을 특징으로 하는 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법.
  6. 제 3항에 있어서, 상기 도전성 페이스트는 전도성 수지인 것을 특징으로 하는 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법.
  7. 제 2항에 있어서, 상기 2차 외부 도체층은 동도금층으로 형성하는 것을 특징으로 하는 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법.
KR1020010046850A 2001-08-02 2001-08-02 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 KR20030011433A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010046850A KR20030011433A (ko) 2001-08-02 2001-08-02 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
PCT/KR2001/001480 WO2003013201A1 (en) 2001-08-02 2001-08-31 Method for forming device-landing pad of multi-layered printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010046850A KR20030011433A (ko) 2001-08-02 2001-08-02 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR2020010027906U Division KR200257974Y1 (ko) 2001-09-11 2001-09-11 숨겨진 레이저 비아홀을 갖는 다층 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20030011433A true KR20030011433A (ko) 2003-02-11

Family

ID=19712822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010046850A KR20030011433A (ko) 2001-08-02 2001-08-02 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법

Country Status (2)

Country Link
KR (1) KR20030011433A (ko)
WO (1) WO2003013201A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100509201B1 (ko) * 2003-04-22 2005-08-18 주식회사 디에이피 다층 인쇄회로기판의 제조방법
KR100965341B1 (ko) * 2007-12-20 2010-06-22 삼성전기주식회사 인쇄회로기판의 제조방법
CN112566374A (zh) * 2020-11-16 2021-03-26 奥士康科技股份有限公司 一种pcb双面机械背钻孔防焊塞孔的控制方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7211289B2 (en) * 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes
CN102026471B (zh) * 2009-09-18 2013-05-08 欣兴电子股份有限公司 线路板及其制造方法
JP2013243227A (ja) * 2012-05-18 2013-12-05 Ibiden Co Ltd 配線板及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627345A (en) * 1991-10-24 1997-05-06 Kawasaki Steel Corporation Multilevel interconnect structure
JP3112059B2 (ja) * 1995-07-05 2000-11-27 株式会社日立製作所 薄膜多層配線基板及びその製法
US6015520A (en) * 1997-05-15 2000-01-18 International Business Machines Corporation Method for filling holes in printed wiring boards
KR20000052162A (ko) * 1999-01-30 2000-08-16 정해원 다층 피씨비 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100509201B1 (ko) * 2003-04-22 2005-08-18 주식회사 디에이피 다층 인쇄회로기판의 제조방법
KR100965341B1 (ko) * 2007-12-20 2010-06-22 삼성전기주식회사 인쇄회로기판의 제조방법
CN112566374A (zh) * 2020-11-16 2021-03-26 奥士康科技股份有限公司 一种pcb双面机械背钻孔防焊塞孔的控制方法

Also Published As

Publication number Publication date
WO2003013201A1 (en) 2003-02-13

Similar Documents

Publication Publication Date Title
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
KR100792352B1 (ko) 패키지 온 패키지의 바텀기판 및 그 제조방법
KR100656751B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US8110896B2 (en) Substrate structure with capacitor component embedded therein and method for fabricating the same
US20080102410A1 (en) Method of manufacturing printed circuit board
US20120017435A1 (en) Method of manufacturing PCB having electronic components embedded therein
US20120030938A1 (en) Method of manufacturing printed circuit board
KR20040076164A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
KR20160059125A (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
US20120152606A1 (en) Printed wiring board
JP2013110329A (ja) コンデンサモジュール内蔵配線基板
JP2009528707A (ja) 多層パッケージ構造物及びその製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR20030011433A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
US20110083891A1 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
KR101504011B1 (ko) 복합 직접회로소자 패키지 제조방법
KR20030011434A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
KR200257974Y1 (ko) 숨겨진 레이저 비아홀을 갖는 다층 인쇄회로기판
KR200257975Y1 (ko) 숨겨진 레이저 비아홀을 갖는 다층 인쇄회로기판
KR101115476B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR100694668B1 (ko) 도금 인입선 없는 패키지 기판 제조방법
KR20090016257A (ko) 도금 인입선이 제거된 패키지 기판 및 그 제조 방법
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application