KR101504011B1 - 복합 직접회로소자 패키지 제조방법 - Google Patents

복합 직접회로소자 패키지 제조방법 Download PDF

Info

Publication number
KR101504011B1
KR101504011B1 KR1020130073845A KR20130073845A KR101504011B1 KR 101504011 B1 KR101504011 B1 KR 101504011B1 KR 1020130073845 A KR1020130073845 A KR 1020130073845A KR 20130073845 A KR20130073845 A KR 20130073845A KR 101504011 B1 KR101504011 B1 KR 101504011B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
circuit device
circuit element
flexible substrate
conductive layer
Prior art date
Application number
KR1020130073845A
Other languages
English (en)
Other versions
KR20150001125A (ko
Inventor
양호민
남대우
금진
Original Assignee
(주)인터플렉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)인터플렉스 filed Critical (주)인터플렉스
Priority to KR1020130073845A priority Critical patent/KR101504011B1/ko
Publication of KR20150001125A publication Critical patent/KR20150001125A/ko
Application granted granted Critical
Publication of KR101504011B1 publication Critical patent/KR101504011B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 유연성을 갖는 직접회로소자 패키지 제조방법에 관한 것으로, 더욱 상세하게는 제1직접회로소자 상에 실장된 제2직접회로소자의 단자를 노출하기 위한 별도의 가공공정을 실시하지 않도록, 상기 제1직접회로소자 상에 실장된 높이가 150㎛ 이하의 직접회로소자 주변 제1회로패턴에 에폭시계의 몰드를 상기 제1직접회로소자 및 제2직접회로소자의 높이 합과 동일한 두께로 몰드층을 형성하여, 일정 각도로 굴곡되는 직접회로소자 패키지를 제공하고, 직접회로소자와 베이스기판 간의 전기적 연결을 구리(Cu)로 함으로써, 제조단가를 낮출 수 있으며, 신호손실을 최소화로 줄일 수 있고, 패키지의 두께를 종래보다 얇게 제조할 수 있는 복합 직접회로소자 패키지 제조방법을 제공한다.

Description

복합 직접회로소자 패키지 제조방법{Complex integrated circuit device package manufacturing method}
본 발명은 직접회로소자 패키지 제조방법에 관한 것으로, 더욱 상세하게는 연성을 갖는 기판에 직접회로소자를 실장하고, 상기 직접회로소자 상이나, 주변에 몰드층을 형성하고, 그 상부에 상기 직접회로소자의 단자와 연결되는 단자패턴을 형성한 후 상기 단자패턴에 솔더볼을 구비하여 지정 각도로 굴곡되는 직접회로소자 패키지 제조방법에 관한 것이다.
일반적으로 근래에 전자 기기의 소형화에 따라 회로 기판의 두께가 감소되고 있다.
소형 휴대 기기 내부의 작고 복잡한 형상의 공간에 부품을 고밀도에 실장하기 위해서, 자유롭게 굴곡 시키는 것이 가능한 플렉시블 회로 기판(Flexible Printed Circuit(FPC))가 널리 이용되고 있다.
전자 기기를 형성하는 하우징에 직접 회로를 패턴하여 소형화 및 경량화를 도모하는 방법도 제안되어 있다.
이러한 상황에서 상술한 종래의 직접회로소자 패키지에서는 이하와 같은 문제가 있다.
박형 기판이나 플렉시블 회로 기판이 소형 휴대 기기 내부에서 복잡한 형상으로 구부리는(변형시키는) 것이 가능할지라도, 직접회로소자 패키지는 경질이고 구부릴 수 없다.
따라서 지정 각도로 자유롭게 굴곡 가능한 플렉시블 회로 기판상에 변형시킬 수 없는 직접회로소자 패키지가 탑재되면, 소형휴대 기기 내부의 작고 복잡한 형상의 공간에 회로 기판을 수용하는 것이 곤란하게 된다.
상기한 이유로 공개특허 제10-2002-0090917호(2002.12.05)에서는 표면상에 형성되는 회로들을 가지고 0.5 내지 100 ㎛의 두께를 가지는 반도체 칩과, 상기 회로가 제공되는 상기 반도체 칩의 표면을 덮기 위해 제공된 접착 수지층을 포함하는 반도체패키지를 제공한다.
하지만 종래의 기술은 종래의 직접회로소자 패키지로는 고밀도 실장을 실현하여, 기기의 소형화를 구현이 매우 어려울 뿐만 아니라, 휴대 기기가 점점 소형화되고, 휴대용 기기에 포함된 전자 부품들이 고주파화 됨에 따라, 직접회로소자 칩을 포함하는 전자 부품 사이의 동작 중의 상호 간섭, 전자파 장해 및 전자파 노이즈 등이 발생하는 문제점이 있었다.
본 발명은 상기한 문제점을 해소하기 위해 연성을 갖는 기판에 직접회로소자를 실장하고, 상기 직접회로소자를 고정하는 연성의 몰드층을 직접회로소자의 높이와 동일한 두께로 직접회로소자 주변에 형성하고, 그 상부에 상기 직접회로소자의 단자와 연결되는 단자패턴을 형성한 후 상기 단자패턴에 솔더볼을 구비하여 지정 각도로 굴곡되는 직접회로소자 패키지 제조방법을 제공하는 것에 그 목적을 가진다.
본 발명에 따른 복합 직접회로소자 패키지 제조방법은 상면에 제1도전층이 구비된 제1연성기판(FCCL)을 준비하는 단계와, 상기 제1연성기판의 상면에 구비된 제1도전층을 지정 회로에 따라 부분적으로 제거하여 실장부와 제1회로패턴을 형성하는 단계와, 상기 제1연성기판의 실장부 상에 높이가 150㎛ 이하의 제1직접회로소자를 실장하는 단계와, 상기 제1연성기판에 실장된 제1직접회로소자 상에 높이가 150㎛ 이하의 제2직접회로소자를 실장하는 단계와, 상기 제1연성기판 상에 적층된 상기 제1직접회로소자 및 제2직접회로소자에 몰드층을 형성하는 단계와, 상기 제1직접회로소자에 적층된 제2직접회로소자와 상기 몰드층 상에 제3도전층이 구비된 제2연성기판(FCCL)을 접합하는 단계와, 상기 제1직접회로소자 및 제2직접회로소자의 단자 위치에 대응하여 상기 제2연성기판(FCCL)에 복수의 관통홀을 형성하는 단계와, 상기 관통홀들이 형성된 제2연성기판(FCCL)의 제3도전층에 동도금을 실시하고, 상기 관통홀들에는 각각 동도금이 채워져 비아(via)들을 형성하는 단계와, 상기 비아들에 대응하여 제3도전층을 부분적으로 제거하여 단자패턴을 형성하는 단계와, 상기 비아에 대응하는 단자패턴에 솔더볼을 접합하여, 유연성을 갖는 직접회로소자 패키지를 완성하는 단계를 포함하는데,
상기 제1연성기판 상에 적층된 상기 제1직접회로소자 및 제2직접회로소자에 몰드층을 형성하는 단계에서는, 상기 제1직접회로소자 상에 실장된 제2직접회로소자의 단자를 노출하기 위한 별도의 가공공정을 실시하지 않도록, 상기 제1직접회로소자 상에 실장된 높이가 150㎛ 이하의 직접회로소자 주변 제1회로패턴에 에폭시계의 몰드를 상기 제1직접회로소자 및 제2직접회로소자의 높이 합과 동일한 두께로 몰드층을 형성한다.
삭제
삭제
본 발명에 따른 유연성을 갖는 직접회로소자 패키지 제조방법은 다음과 같은 효과를 가진다.
첫째, 얇은 두께의 직접회로소자가 실장되고, 상기 직접회로소자가 실장되는 베이스기판을 연성을 갖는 FCCL로 구성하며, 상기 직접회로소자를 고정하는 연성의 몰드층을 직접회로소자의 높이 합과 동일한 두께로 직접회로소자 주변에 적층됨으로서, 일정 각도로 굴곡되는 직접회로소자 패키지를 제공하는 효과를 가진다.
둘째, 직접회로소자와 베이스기판 간의 전기적 연결을 구리(Cu)로 함으로써, 제조단가를 낮출 수 있고, 신호손실을 최소화로 줄일 수 있는 효과를 가진다.
셋째, 패키지의 두께를 종래보다 얇게 제조할 수 있는 효과를 가진다.
도 1은 본 발명에 따른 복합 직접회로소자 패키지 제조방법의 일 실시예를 보인 블록도이다.
도 2는 본 발명의 일 실시예에 따른 복합 직접회로소자 패키지를 제조하는 과정을 간략하게 보인 예시도이다.
도 3은 본 발명에 따른 복합 직접회로소자 패키지 제조방법의 다른 실시예를 보인 블록도이다.
도 4는 본 발명의 다른 실시예에 따른 복합 직접회로소자 패키지를 제조하는 과정을 간략하게 보인 예시도이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시 예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들은 대체할 수 있는 균등한 변형 예들이 있을 수 있음을 이해하여야 한다.
도 1은 본 발명에 따른 복합 직접회로소자 패키지 제조방법의 일 실시예를 보인 블록도이고, 도 2는 본 발명의 일 실시예에 따른 복합 직접회로소자 패키지를 제조하는 과정을 간략하게 보인 예시도이며, 도 3은 본 발명에 따른 복합 직접회로소자 패키지 제조방법의 다른 실시예를 보인 블록도이고, 도 4는 본 발명의 다른 실시예에 따른 복합 직접회로소자 패키지를 제조하는 과정을 간략하게 보인 예시도이다.
본 발명에 따른 복합 직접회로소자 패키지 제조방법은 복수의 직접회로소자가 실장되고, 지정 각도로 굴곡되는 직접회로소자의 패키지를 제조하는 방법에 관한 것으로, 도면을 참조하여 살펴보면 다음과 같다.
본 발명에 따른 직접회로소자 패키지 제조방법의 실시예를 도 1 및 도 2를 참조하여 살펴보면, 먼저 상면에 제1도전층(11)이 구비된 제1연성기판(FCCL: 10)을 준비한다.(S100)
이때 상기 제1연성기판(10)의 베이스는 유연성을 갖는 절연재로 층을 이루고, 그 상면에 지정 두께로 도전체가 도포(동도금)되어 제1도전층(11)이 구비된다.
상기한 제1연성기판(10)은 지정 각도로 굴곡될 수 있도록 유연을 갖는 것이 바람직하다.
또한 본 발명에서 상기 제1연성기판(10)는 상면에만 도전층이 형성된다고 기재하나, 이에 한정하지 않고 필요에 따라 상면 및 하면, 즉 상,하측 양면에 도전층이 형성될 수도 있다.
다음 단계로, 상기 제1연성기판(10)의 상면에 구비된 제1도전층(11)을 지정 회로에 따라 부분적으로 제거하여 실장부(12) 및 제1회로패턴(13)을 형성한다.(S110)
이때 상기 실장부(12) 및 제1회로패턴(13)의 형성 과정의 일예로, 상기 제1연성기판(10) 상면에 형성된 제1도전층(11)의 표면에 감광성 드라이필름(DFR)을 접착한 후, 회로패턴 규격의 마스터를 상기 감광성 드라이필름(DFR) 위에 올려놓고 마스킹, UV노광(Exposure), 현상 후에 불필요한 제1도전층(11)을 에칭(Etching) 제거하여 실장부(12) 및 제1회로패턴(13)을 형성할 수 있다.
그리고 상기 실장부(12) 및 제1회로패턴(13)이 형성되면 감광성 드라이필름을 제거하여 실장부(12) 및 제1회로패턴(13)을 완성한다.
다음 단계로, 상기 제1연성기판(10)의 실장부(12) 상에 직접회로소자(20)를 실장한다.(S120)
이때 상기 제1직접회로소자(20)는 그 두께가 150㎛ 이하로 형성되는 것이 바람직하고, 상기 제1직접회로소자(20)의 단자가 상향으로 향한 상태로 실장되는 것이 바람직하다.
그리고 접착수지가 먼저 상기 실장부(12)에 도포된 후 상기 제1직접회로소자(20)를 실장부(12)에 안치 후, 가압하면서 접착수지를 경화시키면 상기 ㅈ제1직접회로소자(20)가 상기 실장부(12)에 실장된다.
다음 단계로, 상기 제1연성기판(10)에 실장된 제1직접회로소자(20) 상에 제2직접회로소자(60)를 실장한다.(S130)
이때에도 상기 제2직접회로소자(60)는 그 두께가 150㎛ 이하로 형성되는 것이 바람직하고, 상기 제1직접회로소자(20)의 단자를 간섭하지 않는 곳에 상기 제2직접회로소자(60)의 단자가 상향으로 향한 상태로 실장되는 것이 바람직하다.
그리고 접착수지가 먼저 상기 제1직접회로소자(20) 상에 도포된 후 상기 제2직접회로소자(60)를 제1직접회로소자(20)에 안치 후, 가압하면서 접착수지를 경화시키면 상기 제2직접회로소자(60)가 상기 제1직접회로소자(20)에 실장된다.
다음 단계로, 상기 제1연성기판(10) 상에 상기 제1회로패턴(13)과, 상기 제1직접회로소자(20) 및 제2직접회로소자(60)가 내장되도록 몰드층(21)을 형성한다.(S140)
이때 상기 몰드층(21)은 에폭시계 또는 폴리이미드계로 이루어지는 것이 바람직하고, 상기 제1연성기판(10)의 표면 전체에 몰드층(21)을 형성하는데, 상기 제1연성기판(10)의 실장부(12)에 실장된 상기 제1직접회로소자(20) 및 제2직접회로소자(60)가 완전히 내장될 수 있는 두께로 형성한다.
다음 단계로, 상기 제1직접회로소자(20) 및 제2직접회로소자(60)의 단자 위치에 대응하여 상기 몰드층(21)에 복수의 관통홀(22)을 형성한다.(S150)
이때 상기 관통홀(22)은 상기 몰드층(21)에 형성되는 것으로, 정밀한 가공을 위해 레이저 드릴링으로 가공하는 것이 바람직하고, 상기 제1연성기판(10) 상에 실장된 상기 제1직접회로소자(20) 및 제2직접회로소자(60)의 단자 위치에 대응하여 형성된다.
다음 단계로, 상기 관통홀(22)들이 형성된 몰드층(21) 표면에 동도금을 실시하여 제2도전층(30)을 형성하고, 상기 관통홀(22)들에는 각각 동도금이 채워져 비아(via: 31)들을 형성한다.(S160)
이때 상기 제2도전층(30)은 상기 제1직접회로소자(20) 및 제2직접회로소자(60)의 단자를 연장 형성하기 위한 것으로, 상기 몰드층(21)의 전체면에 지정 도금 두께로 전기(전해)도금을 실시하여 동도금을 실시하나, 또한 상기 몰드층(21)에 형성되는 제2도전층(30)은 상기 몰드층(21) 내에 내장된 상기 제1직접회로소자(20) 및 제2직접회로소자(60)의 위치 상에만 형성될 수도 있다.
그리고 상기한 과정에 의해 형성된 비아(31)는 상기 제1직접회로소자(20) 및 제2직접회로소자(60)의 단자들의 연장선으로, 상기 제1직접회로소자(20) 및 제2직접회로소자(60)가 지정 각도로 굴곡되어도 접속부의 도전성에 대한 신뢰성을 유지하도록 한다.
다음 단계로, 상기 비아(31)들에 대응하여 제2도전층(30)을 부분적으로 제거하여 단자패턴(32)을 형성한다.(S170)
이때 상기 단자패턴(32)의 형성 과정의 일예로, 상기 몰드층(21) 표면에 형성된 제2도전층(30)에 감광성 드라이필름(DFR)을 접착한 후, 단자회로패턴 규격의 마스터를 상기 감광성 드라이필름(DFR) 위에 올려놓고 마스킹, UV노광(Exposure), 현상 후에 불필요한 도전막을 에칭(Etching) 제거한다.
그리고 상기 단자패턴(32)이 형성되면 감광성 드라이필름을 제거하여 단자패턴(32)을 완성한다.
다음 단계로, 상기 비아(30)에 대응하는 단자패턴(32)에 솔더볼(40)을 접합하여, 유연성을 갖는 직접회로소자 패키지를 완성한다.(S180)
본 발명에 따른 다른 실시예를 도 3 및 도 4를 참조하여 살펴보면, 먼저 상면에 제1도전층(11)이 구비된 제1연성기판(FCCL: 10)을 준비한다.(S200)
이때 상기 제1연성기판(10)의 베이스는 유연성을 갖는 절연재로 층을 이루고, 그 상면에 지정 두께로 도전체가 도포(동도금)되어 제1도전층(11)이 구비된다.
다음 단계로, 상기 제1연성기판(10)의 상면에 구비된 제1도전층(11)을 지정 회로에 따라 부분적으로 제거하여 실장부(12) 및 제1회로패턴(13)을 형성한다.(S210)
이때 상기 실장부(12) 및 제1회로패턴(13)의 형성 과정의 일예로, 상기 제1연성기판(10) 상면에 형성된 제1도전층(11)의 표면에 감광성 드라이필름(DFR)을 접착한 후, 회로패턴 규격의 마스터를 상기 감광성 드라이필름(DFR) 위에 올려놓고 마스킹, UV노광(Exposure), 현상 후에 불필요한 제1도전층(11)을 에칭(Etching) 제거하여 실장부(12) 및 제1회로패턴(13)을 형성할 수 있다.
그리고 상기 실장부(12) 및 제1회로패턴(13)이 형성되면 감광성 드라이필름을 제거하여 실장부(12) 및 제1회로패턴(13)을 완성한다.
다음 단계로, 상기 제1연성기판(10)의 실장부(12) 상에 직접회로소자(20)를 실장한다.(S220)
이때 상기 제1직접회로소자(20)는 그 두께가 150㎛ 이하로 형성되는 것이 바람직하고, 상기 제1직접회로소자(20)의 단자가 상향으로 향한 상태로 실장되는 것이 바람직하다.
그리고 접착수지가 먼저 상기 실장부(12)에 도포된 후 상기 제1직접회로소자(20)를 실장부(12)에 안치 후, 가압하면서 접착수지를 경화시키면 상기 ㅈ제1직접회로소자(20)가 상기 실장부(12)에 실장된다.
다음 단계로, 상기 제1연성기판(10)에 실장된 제1직접회로소자(20) 상에 제2직접회로소자(60)를 실장한다.(S230)
이때에도 상기 제2직접회로소자(60)는 그 두께가 150㎛ 이하로 형성되는 것이 바람직하고, 상기 제1직접회로소자(20)의 단자를 간섭하지 않는 곳에 상기 제2직접회로소자(60)의 단자가 상향으로 향한 상태로 실장되는 것이 바람직하다.
그리고 접착수지가 먼저 상기 제1직접회로소자(20) 상에 도포된 후 상기 제2직접회로소자(60)를 제1직접회로소자(20)에 안치 후, 가압하면서 접착수지를 경화시키면 상기 제2직접회로소자(60)가 상기 제1직접회로소자(20)에 실장된다.
상기 제1연성기판 상에 적층된 상기 제1직접회로소자 및 제2직접회로소자의 높이 합으로 상기 제1직접회로소자(20) 및 제2직접회로소자(60) 주변에 몰드층을 형성하는 단계;
다음 단계로, 상기 제1연성기판(10) 상에 실장된 상기 제1직접회로소자(20) 및 제2직접회로소자(60)의 적층된 높이로 제1직접회로소자(20) 및 제2직접회로소자(60) 주변에 몰드층(21)을 형성한다.(S240)
이때 상기 몰드층(21)은 에폭시계 또는 폴리이미드계로 이루어지는 것이 바람직하고, 상기 제1연성기판(10)의 표면 전체에 몰드층(21)을 형성하는데, 상기 제1연성기판(10)에 실장된 상기 제1직접회로소자(20) 및 제2직접회로소자(60)의 주변에 상기 제1직접회로소자(20) 및 제2직접회로소자(60)의 적층된 높이의 두께로 형성하는 것이 바람직하다.
다음 단계로, 상기 제2직접회로소자(60)와 상기 몰드층(21) 상에 제3도전층(51)이 구비된 제2연성기판(FCCL: 50)을 접합한다.(S250)
이때 상기 제2연성기판(50)의 베이스는 유연성을 갖는 절연재로 층을 이루고, 그 상면에 지정 두께로 도전체가 도포(동도금)되어 제3도전층(51)이 구비된다.
상기한 제2연성기판(50)은 지정 각도로 굴곡될 수 있도록 유연을 갖는 것이 바람직하다.
다음 단계로, 상기 제1직접회로소자(20) 및 제2직접회로소자(60)의 단자 위치에 대응하여 상기 제2연성기판(50)에 복수의 관통홀(52)을 형성한다.(S260)
이때 상기 관통홀(52)은 상기 제2연성기판(50)에 형성되는 것으로, 정밀한 가공을 위해 레이저 드릴링으로 가공하는 것이 바람직하고, 상기 제1연성기판(10) 상에 실장된 상기 제1직접회로소자(20) 및 제2직접회로소자(60)의 단자 위치에 대응하여 형성된다.
다음 단계로, 상기 관통홀(52)들이 형성된 제2연성기판(50)의 제3도전층(51) 표면에 동도금을 실시하고, 상기 관통홀(52)들에는 각각 동도금이 채워져 비아(via: 53)들을 형성한다.(S270)
이때 상기 제3도전층(51)은 상기 제1직접회로소자(20) 및 제2직접회로소자(60)의 단자를 연장 형성하기 위한 것으로, 상기 제2연성기판(50)의 전체 면에 지정 도금 두께로 전기(전해)도금을 실시하여 동도금을 실시한다.
그리고 상기한 과정에 의해 형성된 비아(53)는 상기 제1직접회로소자(20) 및 제2직접회로소자(60)의 단자들의 연장선으로, 상기 직접회로소자(20)가 지정 각도로 굴곡되어도 접속부의 도전성에 대한 신뢰성을 유지하도록 한다.
다음 단계로, 상기 비아(53)들에 대응하여 동도금된 제3도전층(51)을 부분적으로 제거하여 단자패턴(54)을 형성한다.(S280)
이때 상기 단자패턴(54)의 형성 과정의 일예로, 상기 제3도전층(51) 표면에 감광성 드라이필름(DFR)을 접착한 후, 단자회로패턴 규격의 마스터를 상기 감광성 드라이필름(DFR) 위에 올려놓고 마스킹, UV노광(Exposure), 현상 후에 불필요한 도전막을 에칭(Etching) 제거한다.
그리고 상기 단자패턴(54)이 형성되면 감광성 드라이필름을 제거하여 단자패턴(54)을 완성한다.
상기 비아(53)들에 대응하는 단자패턴(54)에 솔더볼(40)을 접합하여, 유연성을 갖는 직접회로소자 패키지를 완성한다.(S290)
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 제1연성기판 11: 제1도전층
12: 실장부 13: 제1회로패턴
20: 제1직접회로소자 21: 몰드층
22,52: 관통홀 30: 제2도전층
31,53: 비아 32,54: 단자패턴
40: 솔더볼 50: 제2연성기판
51: 제3도전층 60: 제2직접회로소자

Claims (4)

  1. 삭제
  2. 상면에 제1도전층이 구비된 제1연성기판(FCCL)을 준비하는 단계와, 상기 제1연성기판의 상면에 구비된 제1도전층을 지정 회로에 따라 부분적으로 제거하여 실장부와 제1회로패턴을 형성하는 단계와, 상기 제1연성기판의 실장부 상에 높이가 150㎛ 이하의 제1직접회로소자를 실장하는 단계와, 상기 제1연성기판에 실장된 제1직접회로소자 상에 높이가 150㎛ 이하의 제2직접회로소자를 실장하는 단계와, 상기 제1연성기판 상에 적층된 상기 제1직접회로소자 및 제2직접회로소자에 몰드층을 형성하는 단계와, 상기 제1직접회로소자에 적층된 제2직접회로소자와 상기 몰드층 상에 제3도전층이 구비된 제2연성기판(FCCL)을 접합하는 단계와, 상기 제1직접회로소자 및 제2직접회로소자의 단자 위치에 대응하여 상기 제2연성기판(FCCL)에 복수의 관통홀을 형성하는 단계와, 상기 관통홀들이 형성된 제2연성기판(FCCL)의 제3도전층에 동도금을 실시하고, 상기 관통홀들에는 각각 동도금이 채워져 비아(via)들을 형성하는 단계와, 상기 비아들에 대응하여 제3도전층을 부분적으로 제거하여 단자패턴을 형성하는 단계와, 상기 비아에 대응하는 단자패턴에 솔더볼을 접합하여, 유연성을 갖는 직접회로소자 패키지를 완성하는 단계를 포함하는 복합 직접회로소자 패키지 제조방법에 있어서,
    상기 제1연성기판 상에 적층된 상기 제1직접회로소자 및 제2직접회로소자에 몰드층을 형성하는 단계에서는,
    상기 제1직접회로소자 상에 실장된 제2직접회로소자의 단자를 노출하기 위한 별도의 가공공정을 실시하지 않도록, 상기 제1직접회로소자 상에 실장된 높이가 150㎛ 이하의 직접회로소자 주변 제1회로패턴에 에폭시계의 몰드를 상기 제1직접회로소자 및 제2직접회로소자의 높이 합과 동일한 두께로 몰드층을 형성하는 것을 특징으로 하는 직접회로소자 패키지 제조방법.
  3. 삭제
  4. 삭제
KR1020130073845A 2013-06-26 2013-06-26 복합 직접회로소자 패키지 제조방법 KR101504011B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130073845A KR101504011B1 (ko) 2013-06-26 2013-06-26 복합 직접회로소자 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130073845A KR101504011B1 (ko) 2013-06-26 2013-06-26 복합 직접회로소자 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR20150001125A KR20150001125A (ko) 2015-01-06
KR101504011B1 true KR101504011B1 (ko) 2015-03-18

Family

ID=52474966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130073845A KR101504011B1 (ko) 2013-06-26 2013-06-26 복합 직접회로소자 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR101504011B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109952744B (zh) 2016-09-26 2021-12-14 河谷控股Ip有限责任公司 云网络中提供虚拟电路的方法和设备
US10157821B1 (en) * 2017-05-30 2018-12-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages
GB2584106B (en) * 2019-05-21 2024-03-27 Pragmatic Printing Ltd Flexible electronic structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604848B1 (ko) 2004-04-30 2006-07-31 삼성전자주식회사 솔더 범프와 골드 범프의 접합을 갖는 시스템 인 패키지및 그 제조방법
KR20090051529A (ko) * 2007-11-19 2009-05-22 삼성테크윈 주식회사 전기소자 내장 다층 연성 인쇄회로기판 및 그 제조 방법
KR20120015060A (ko) * 2010-08-11 2012-02-21 삼성테크윈 주식회사 전자소자 내장형 다층 연성인쇄회로기판 및 그 제조 방법
KR20120053332A (ko) * 2010-11-17 2012-05-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604848B1 (ko) 2004-04-30 2006-07-31 삼성전자주식회사 솔더 범프와 골드 범프의 접합을 갖는 시스템 인 패키지및 그 제조방법
KR20090051529A (ko) * 2007-11-19 2009-05-22 삼성테크윈 주식회사 전기소자 내장 다층 연성 인쇄회로기판 및 그 제조 방법
KR20120015060A (ko) * 2010-08-11 2012-02-21 삼성테크윈 주식회사 전자소자 내장형 다층 연성인쇄회로기판 및 그 제조 방법
KR20120053332A (ko) * 2010-11-17 2012-05-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20150001125A (ko) 2015-01-06

Similar Documents

Publication Publication Date Title
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
KR100965339B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101484786B1 (ko) 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
US9099313B2 (en) Embedded package and method of manufacturing the same
US10249503B2 (en) Printed circuit board, semiconductor package and method of manufacturing the same
JP7074409B2 (ja) 素子内蔵型印刷回路基板
KR20010020468A (ko) 순차적으로 적층된 집적회로 패키지
US20090277673A1 (en) PCB having electronic components embedded therein and method of manufacturing the same
US8785789B2 (en) Printed circuit board and method for manufacturing the same
JP2010219121A (ja) 半導体装置及び電子装置
KR20150003092A (ko) 계층화된 기판 상의 매립 패드를 이용하여 집적회로를 패키징하는 시스템 및 그 제조방법
KR20160032625A (ko) 인쇄회로기판 및 그 제조 방법
KR101504011B1 (ko) 복합 직접회로소자 패키지 제조방법
US8674232B2 (en) Device-embedded flexible printed circuit board and manufacturing method thereof
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
KR101582547B1 (ko) 반도체 칩을 내장하는 반도체 패키지와, 이를 제조하는 방법
JP2013058775A (ja) 半導体パッケージ基板の製造方法
KR101504010B1 (ko) 직접회로소자 패키지 제조방법
KR20030011433A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
CN114270506A (zh) 无电极无源嵌入式衬底
KR20100071568A (ko) 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법
KR20150064445A (ko) 반도체 패키지용 코어리스 기판 및 그 제조 방법, 이를 이용한 반도체 패키지 제조 방법
KR101039329B1 (ko) 인쇄회로기판 제조방법
US20170094786A1 (en) Printed circuit board and method of manufacturing the same
KR20090016257A (ko) 도금 인입선이 제거된 패키지 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180305

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 6