KR100604848B1 - 솔더 범프와 골드 범프의 접합을 갖는 시스템 인 패키지및 그 제조방법 - Google Patents

솔더 범프와 골드 범프의 접합을 갖는 시스템 인 패키지및 그 제조방법 Download PDF

Info

Publication number
KR100604848B1
KR100604848B1 KR1020040030468A KR20040030468A KR100604848B1 KR 100604848 B1 KR100604848 B1 KR 100604848B1 KR 1020040030468 A KR1020040030468 A KR 1020040030468A KR 20040030468 A KR20040030468 A KR 20040030468A KR 100604848 B1 KR100604848 B1 KR 100604848B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lower semiconductor
bond pad
package
base frame
Prior art date
Application number
KR1020040030468A
Other languages
English (en)
Other versions
KR20050105361A (ko
Inventor
권흥규
장경래
이희석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040030468A priority Critical patent/KR100604848B1/ko
Priority to US11/110,443 priority patent/US20050242426A1/en
Priority to JP2005130543A priority patent/JP2005317975A/ja
Priority to CNA2005100667995A priority patent/CN1700458A/zh
Priority to DE102005020972A priority patent/DE102005020972A1/de
Publication of KR20050105361A publication Critical patent/KR20050105361A/ko
Application granted granted Critical
Publication of KR100604848B1 publication Critical patent/KR100604848B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24C—DOMESTIC STOVES OR RANGES ; DETAILS OF DOMESTIC STOVES OR RANGES, OF GENERAL APPLICATION
    • F24C3/00—Stoves or ranges for gaseous fuels
    • F24C3/14—Stoves or ranges for gaseous fuels with special adaptation for travelling, e.g. collapsible
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24C—DOMESTIC STOVES OR RANGES ; DETAILS OF DOMESTIC STOVES OR RANGES, OF GENERAL APPLICATION
    • F24C3/00—Stoves or ranges for gaseous fuels
    • F24C3/12—Arrangement or mounting of control or safety devices
    • F24C3/126—Arrangement or mounting of control or safety devices on ranges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48481—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball
    • H01L2224/48482—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a ball bond, i.e. ball on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Combustion & Propulsion (AREA)
  • Chemical & Material Sciences (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

솔더범프와 골드범프의 접합을 갖는 시스템 인 패키지 및 그 제조방법에 관해 개시한다. 이를 위해 본 발명은 상하 반도체 칩을 플립칩 방식으로 접합시킬 때에 솔더 범프와 골드 범프의 접합을 갖도록 한다. 이때 본 발명에서는 골드 범프를 형성하는 반도체 칩에 UBM 처리를 하지 않기 때문에 공정을 단순화시키고 제조원가를 낮출 수 있다.
플립 칩 본딩, UBM 처리 생략, 시스템 인 패키지.

Description

솔더 범프와 골드 범프의 접합을 갖는 시스템 인 패키지 및 그 제조방법{System in package having solder bump vs gold bump contact and manufacturing method thereof}
도 1은 종래 기술에 의한 반도체 패키지를 설명하기 위해 도시한 단면도이다.
도 2 내지 4는 종래 기술에 의한 반도체 패키지에서 하부 반도체 칩과 상부 반도체 칩이 플립 칩 방식으로 연결되는 것을 설명하기 위한 단면도이다.
도 5는 종래 기술에 의한 반도체 패키지에서 하부 반도체 칩에 와이어 본딩된 형태를 설명하기 위한 단면도이다.
도 6은 본 발명의 제1 실시예에 의한 시스템 인 패키지를 설명하기 위해 도시한 단면도이다.
도 7은 본 발명의 제1 실시예에 의한 시스템 인 패키지에서 하부 반도체 칩과 상부 반도체 칩이 플립 칩 방식으로 연결되는 것을 설명하기 위한 단면도이다.
도 8은 본 발명의 제1 실시예에 의한 시스템 인 패키지에서 하부 반도체 칩에 와이어 본딩된 형태를 설명하기 위한 단면도이다.
도 9는 본 발명의 제2 실시예에 의한 시스템 인 패키지를 설명하기 위해 도시한 단면도이다.
도 10은 본 발명의 제2 실시예에 의한 시스템 인 패키지에서 하부 반도체 칩과 상부 반도체 칩이 플립 칩 방식으로 연결되는 것을 설명하기 위한 단면도이다.
도 11은 본 발명의 제2 실시예에 의한 시스템 인 패키지에서 하부 반도체 칩에 와이어 본딩된 형태를 설명하기 위한 단면도이다.
도 12는 본 발명의 제3 실시예에 의한 시스템 인 패키지를 설명하기 위해 도시한 단면도이다.
도 13은 본 발명의 제3 실시예에 의한 시스템 인 패키지에서 하부 반도체 칩과 상부 반도체 칩이 플립 칩 방식으로 연결되는 것을 설명하기 위한 단면도이다.
도 14는 본 발명의 제3 실시예에 의한 시스템 인 패키지에서 하부 반도체 칩에 와이어 본딩된 형태를 설명하기 위한 단면도이다.
도 15는 본 발명의 제4 실시예에 의한 시스템 인 패키지를 설명하기 위해 도시한 단면도이다.
도 16은 본 발명의 제4 실시예에 의한 시스템 인 패키지에서 하부 반도체 칩과 상부 반도체 칩이 플립 칩 방식으로 연결되는 것을 설명하기 위한 단면도이다.
도 17은 본 발명의 제4 실시예에 의한 시스템 인 패키지에서 하부 반도체 칩에 와이어 본딩된 형태를 설명하기 위한 단면도이다.
도 18은 본 발명에 의한 시스템 인 패키지에서 기본 프레임, 하부 반도체 칩 및 상부 반도체 칩의 구조를 설명하기 위해 도시한 평면도이다.
도 19는 본 발명의 변형예에 의한 시스템 인 패키지를 설명하기 위해 도시한 단면도이다.
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 플립 칩(flip chip) 방식으로 상부 및 하부 반도체 칩이 접합(interconnection)되며, 적어도 하나의 반도체 칩이 커패시터 기능을 수행하는 반도체 칩인 시스템 인 패키지 및 그 제조방법에 관한 것이다.
현재 전자 제품 시장은 반도체 소자의 크기를 축소하는 방향으로 발전해가고 있고, 이를 위해 전자 제품에 사용되는 반도체 패키지는 보다 얇고, 보다 작은 크기로 변화하고 있다. 이러한 시장 욕구를 충족하기 위해 SOC(System On Chip) 혹은 SIP(System In Package)가 반도체 소자의 제조분야에 등장하고 있다.
SOC란, 하나의 반도체 칩 내부에 복수개의 반도체 칩들은 통합하여 만드는 기술이 사용된 반도체 소자를 말하며, SIP(System In Package)란, 다수개의 개별 반도체 소자를 하나의 반도체 패키지에 집어넣어 조립하는 기술이 사용된 반도체 소자를 말한다.
SIP 기술의 경우, 복수개의 반도체 칩을 하나의 반도체 패키지 내부에서 수평 또는 수직 방향으로 탑재하는 기술로서, 기존의 MCP(Multi-Chip Package) 개념의 연장선상에 있다. 기존의 MCP의 경우, 복수개의 반도체 칩이 수평적으로 탑재되는 것이 주된 기술의 추세였으나, SIP의 경우에는 복수개의 반도체 칩이 수직적으로 적층되는 기술이 주로 적용된다.
일반적인 전자제품의 인쇄회로기판에는 반도체 소자의 잡음 특성을 개선하기 위해서 반도체 소자와 수동소자(passive device)가 함께 실장된다. 상기 수동소자는 커패시터, 저항, 인덕터(inductor) 등이 있다. 이러한 수동소자는 반도체 소자의 특성을 개선하기 위해 가급적 반도체 소자와 가까이 실장되는 것이 특성 개선측면에서 유리하다. 이에 따라 커패시터와 같은 수동소자와 마이크로 프로세서 등과 같은 반도체 칩을 하나의 반도체 패키지 내부에서 조립하는 시스템 인 패키지(SIP)가 소개되고 있다.
이때 커패시터 용도의 수동소자는 일반적인 반도체 칩과 같은 방식의 실리콘웨이퍼를 이용하여 제조된다. 이렇게 실리콘웨이퍼를 사용하여 커패시터를 만드는 기술은 공지된 기술이다. 그 예로 이러한 기술이 루센트 테크노롤러지스사에 의해 미국 특허출원 번호 9/386,660호(출원일: 1999년 8월 31)로 특허출원 된 바 있다.
또한 본 발명과 같이 상부 및 하부 반도체 칩이 플립 칩 방식으로 접합되며, 와이어 본딩 기술을 사용하여 하부 반도체 칩과 기본 프레임을 연결하는 반도체 패키지 및 그 제조방법에 관한 기술이 VLSI Technology, Inc.,에 의해 미국 특허 등록번호 US 6,057,598호(May 2, 2000, Title: Face on face flip chip integration)로 등록된 바 있다.
도 1은 종래 기술에 의한 반도체 패키지를 설명하기 위해 도시한 단면도이다.
도 1을 참조하면, 리드프레임을 소재로 하는 기본 프레임(262) 위에 하부 반도체 칩(212) 및 상부 반도체 칩(200)이 중간에 끼어있는 솔더 범프(210)를 통하여 플립 칩(flip chip) 방식으로 접합되어 있다. 이때 하부 반도체 칩의 가장자리에 형성된 본드패드(226)는 와이어(264)를 통해 기본 프레임(262)의 리드와 서로 전기적으로 연결된다. 또한 상기 상부 및 하부 반도체 칩(200, 212), 와이어(264) 및 기본 프레임(262)의 일부는 봉지수지(sealing resin, 266)에 의해 몰딩된다.
도 2 내지 4는 종래 기술에 의한 반도체 패키지에서 하부 반도체 칩과 상부 반도체 칩이 플립 칩 방식으로 연결되는 것을 설명하기 위한 단면도이다.
도 2를 참조하면, 솔더범프(210)는 상부 반도체 칩(200)에 형성되어 상부 및 하부 반도체 칩(200, 212)이 화살표 방향(도면의 A)으로 접합된다. 상기 상부 반도체 칩(200)에는 회로영역(202)과 본드패드(208)가 형성되어 있고, 하부 반도체 칩(212) 역시 이와 대응하는 다른 회로영역(214)과 다른 본드패드(224)가 각각 형성되어 있다. 또한 하부 반도체 칩(212)에는 상기 플립 칩 방식으로 접합되는 다른 본드패드(224) 외에 와이어 본딩을 위한 또 다른 본드패드(226)가 하부 반도체 칩(212)의 가장자리를 따라서 별도로 형성되어 있다.
도 3은 일반적인 반도체 패키지에서 솔더범프(210)를 본드패드(12) 위에 형성할 경우, 본드 패드(12)의 상부 구조를 나타낸 단면도이다. 솔더범프(210)를 형성하기 위해서는, 본드 패드(12)가 있는 패시베이션층(Passivation layer, 14) 위에 폴리이미드막(polyimid film)과 같은 절연막(16)이 추가로 형성되고, 상기 본드패드(12)와 연결된 UBM(Under Bump Metallurgy)층(18)을 별도로 형성하여야 한다. 도면에서 참조부호 10은 반도체 칩을 가리킨다.
일반적으로 본드패드(12)의 재질로 사용되는 알루미늄층이나 구리층은 그 위 에 솔더범프(210)를 직접 형성하는 것이 어렵다. 이러한 문제를 해결하기 위해 본드패드(12) 위에 솔더범프(210)의 접착을 용이하게 하고, 솔더범프(210) 성분이 본드패드(12)로 확산되는 것을 방지하기 위해 UBM층(18)을 형성하게 된다. 이러한 UBM층(18)의 구조는 다층 금속층으로, 접합층, 확산방지층 및 ??어블층(wettable layer)으로 이루어진다.
도 4는 상기 도1에서 B부분에 대한 확대단면도이다.
도 4를 참조하면, 일반적으로 솔더범프를 통한 플립 칩 접합(interconnection)을 달성하기 위해서는, 상부 반도체 칩(200) 및 하부 반도체 칩(212)의 본드패드(12, 12')에 UBM층(18, 18')을 형성하는 처리를 하여야 한다. 이때 솔더범프(210)가 직접 형성되지 않는 하부 반도체 칩(212)에도 동일한 UBM 처리를 하여야 하는 이유는, 상부 반도체 칩(200)에 형성된 솔더범프(210)의 접착을 용이하게 하고, 솔더범프(210) 성분이 하부 반도체 칩(212)의 본드패드(12')로 확산되는 것을 방지하기 위해서이다.
여기서 솔더범프(210)를 접합을 위해 사용하는 이유는 반도체 칩의 중앙부에 본드패드가 위치할 경우, 와이어 본딩을 진행하면 일정수준 이상의 압력이 반도체 칩에 가해지게 되고, 이러한 압력은 본드패드 하부에 존재하는 반도체 칩의 회로영역을 손상시키기 때문이다.
도 5는 도1의 반도체 패키지에서 하부 반도체 칩에 와이어 본딩된 형태(도면의 C부분)를 설명하기 위한 단면도이다. 하부 반도체 칩(212)에 있는 또 다른 본드패드(도1의 226)에는 와이어 본딩이 원활히 수행될 수 있는 금속층을 형성하는 공 정을 진행해야 한다. 이러한 금속층은 Ni//Au 복합막, Ni/Ag 복합막 및 Ti/Cu/Ni/Au 복합막 중에서 선택된 하나로 형성할 수 있다.
그러나 종래 기술은, 하부 반도체 칩에도 별도의 UBM 처리를 하여야 하며 이것을 시스템 인 패키지의 전체적인 제조공정을 길게 만들고, 제조원가가 상승되는 문제점을 지니고 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있도록 시스템 인 패키지의 플립 칩 접합에서 접합 재질 및 구조를 변경하여 솔더범프가 형성되지 않은 반도체 칩에 추가적인 UBM 처리를 하지 않아도 되는 시스템 인 패키지를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상술한 문제점들을 해결할 수 있도록 시스템 인 패키지의 플립 칩 접합에서 접합 재질 및 구조를 변경하여 솔더범프가 형성되지 않은 반도체 칩에 추가적인 UBM 처리를 하지 않아도 되는 시스템 인 패키지의 제조방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명에 의한 시스템 인 패키지는, 반도체 칩이 탑재될 수 있는 기본 프레임과, 상기 기본 프레임의 칩 패드 위에 접착수단을 통해 물리적으로 부착되고 중앙부에 플립 칩 연결을 위한 제1 본드패드가 형성되고, 가장자리에 제2 본드패드가 형성된 하부 반도체 칩과, 상기 하부 반도체 칩의 제2 본드패드와 상기 기본 프레임을 전기적으로 연결하는 와이어와, 상기 하 부 반도체 칩 제1 본드패드 위에 솔더범프와 골드 범프의 접합에 의해 연결될 수 있는 제3 본드패드가 형성되어 상기 하부 반도체 칩 위에 탑재된 상부 반도체 칩과, 상기 기본 프레임의 일부, 와이어, 하부 반도체 칩 및 상부 반도체 칩을 밀봉하는 봉지수지를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 기본 프레임은 플랙서블(Flexible) 인쇄회로기판, 고형(rigid type) 인쇄회로기판 및 리드프레임 중에서 선택된 어느 하나일 수 있다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 하부 반도체 칩의 제1 본드패드에 골드 범프가 형성되고 상기 상부 반도체 칩의 제3 본드패드에는 솔더 범프가 형성된 경우, 상기 하부 반도체 칩의 제1 및 제2 본드패드에는 UBM 처리가 되지 않은 것이 적합하다.
반대로, 상기 하부 반도체 칩의 제1 본드패드에 솔더 범프가 형성되고 상기 상부 반도체 칩의 제3 본드패드에는 골드 범프가 형성된 경우, 상기 상부 반도체 칩의 제3 본드패드에는 UBM 처리가 되지 않은 것이 적합하다.
바람직하게는, 상기 하부 반도체 칩 및 상부 반도체 칩 중에서 어느 하나는 커패시터 기능을 수행하는 반도체 칩인 것이 적합하고, 상기 골드 범프는 일렉트로 플레이팅(electroplating) 방식 및 스터드(stud) 방식 중에서 선택된 어느 하나의 방식으로 만들어진 것이 적합하다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명의 일 측면에 의한 시스템 인 패키지 제조방법은, 반도체 칩을 탑재할 수 있는 기본 프레임을 준비하는 단계 와, 상기 기본 프레임 위에 접착수단을 이용하여 하부 반도체 칩을 탑재하되, 상기 하부 반도체 칩은 중앙부에는 제1 본드패드가 형성되고 가장자리에는 제2 본드패드가 형성된 하부 반도체 칩을 탑재하는 단계와, 상기 하부 반도체 칩의 제2 본드패드와 상기 기본 프레임을 와이어 본딩을 통해 전기적으로 서로 연결하는 단계와, 상기 하부 반도체 칩의 제1 본드패드에 대응하는 제3 본드패드가 형성된 상부 반도체 칩을 준비하는 단계와, 상기 하부 반도체 칩 위에 제3 본드패드를 이용하여 상기 상부 반도체 칩을 탑재하되 솔더범프와 골드 범프의 접합을 이용하여 연결하는 단계와, 상기 기본 프레임의 일부, 와이어, 하부 및 상부 반도체 칩을 봉지수지로 밀봉하는 몰딩을 수행하는 단계를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 하부 반도체 칩과 상부 반도체 칩을 솔더범프와 골드 범프의 접합을 이용하여 연결하는 단계 후에, 상기 하부 반도체 칩과 상부 반도체 칩 사이에 접합 신뢰성을 높이기 위한 액상의 물질을 채우는 단계와, 상기 액상의 물질을 경화시키는 단계를 더 진행할 수 있다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명의 다른 측면에 의한 시스템 인 패키지 제조방법은, 중앙부에는 제1 본드패드가 형성되고 가장자리에는 제2 본드패드가 형성된 하부 반도체 칩과, 표면에 상기 제1 본드패드와 대응하는 제3 본드패드가 형성된 상부 반도체 칩을 준비하는 단계와, 상기 하부 반도체 칩의 제1 본드패드와 상부 반도체 칩의 제3 본드패드를 서로 연결하되 솔더범프와 골드 범프의 접합을 이용하여 연결하는 단계와, 상기 서로 연결된 하부 반도체 칩 및 상부 반도체 칩을 기본 프레임 위에 접착수단을 이용하여 탑재하는 단계와, 상기 하부 반도체 칩의 제2 본드패드와 상기 기본프레임을 와이어 본딩을 통해 전기적으로 연결하는 단계와, 상기 기본 프레임의 일부, 와이어, 하부 및 상부 반도체 칩을 봉지수지로 밀봉하는 몰딩을 수행하는 단계를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 하부 반도체 칩과 상기 상부 반도체 칩을 연결한 후, 플럭스(flux) 세정 단계를 더 진행할 수 있다.
본 발명에 따르면, 골드 범프가 형성된 반도체 칩에 대해서는 추가로 UBM 처리를 하지 않아도 되기 때문에, 첫째 시스템 인 패키지 제조공정에서 제조원가를 낮출 수 있고, 둘째, 제조공정을 줄일 수 있기 때문에 공정을 단순화시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
제1 실시예: 스터드 방식의 골드범프를 하부 반도체 칩에 적용한 경우
도 6은 본 발명의 제1 실시예에 의한 시스템 인 패키지를 설명하기 위해 도시한 단면도이다.
도 6을 참조하면, 본 발명의 제1 실시예에 의한 시스템 인 패키지(100A)는, 반도체 칩이 탑재될 수 있는 기본 프레임(110)과, 상기 기본 프레임(110)의 칩 패드 위에 접착수단(160)을 통해 물리적으로 부착되고 중앙부에 플립 칩 연결을 위한 제1 본드패드(122)가 형성되고, 가장자리에 제2 본드패드(132)가 형성된 하부 반도체 칩(120)을 포함한다. 또한 상기 하부 반도체 칩(120)은, 상기 제1 본드패드(122) 위에 스터드 방식에 의해 형성된 골드범프(124)를 포함한다.
또한 본 발명의 제1 실시예에 의한 시스템 인 패키지(100A)는, 상기 하부 반도체 칩(120)의 제2 본드패드(132)와 상기 기본 프레임(110)을 전기적으로 연결하는 와이어(130)와, 상기 하부 반도체 칩(120)의 제1 본드패드 위에 골드 범프(124)와 접합에 의해 연결될 수 있는 솔더범프(144)가 제3 본드패드(142)에 형성되어 상기 하부 반도체 칩(120) 위에 탑재된 상부 반도체 칩(140)과, 상기 기본 프레임(110)의 일부, 와이어(130), 하부 반도체 칩(120) 및 상부 반도체 칩(140)을 밀봉하는 봉지수지(150)를 포함한다.
상기 접합이 완료된 하부 반도체 칩(120) 및 상부 반도체 칩(140)의 사이는 봉지수지(150)로 채워질 수도 있지만, 접합의 신뢰성을 높이기 위해 에폭시와 같은 언더필(underfill, 170) 소재로 채워질 수도 있다.
상기 스터드(stud) 방식의 골드범프(124)는, 반도체 조립공정에서 와이어 본딩 설비를 이용하여 제1 본드패드(122) 위에 용이하게 형성하는 것이 가능하다. 이것은 제2 본드패드(132) 위에 UBM 처리를 진행할 필요없이 골드범프(124)를 형성하는 방식이다. 따라서 하부 반도체 칩(120)에 추가로 UBM 처리를 진행하지 않고 기존에 통상적으로 사용되는 제1 및 제2 본드패드(122, 132)를 그대로 사용할 수 있는 장점이 있다.
도 7은 본 발명의 제1 실시예에 의한 시스템 인 패키지에서 하부 반도체 칩 과 상부 반도체 칩이 플립 칩 방식으로 연결되는 것을 설명하기 위한 단면도이고, 도 8은 하부 반도체 칩에 와이어 본딩된 형태를 설명하기 위한 단면도이다.
도 7 및 도 8을 참조하면, 본 발명의 제1 실시예에 의한 시스템 인 패키지(100A)에서 플립 칩 방식의 접합(interconnection)은 스터드 방식으로 형성된 골드범프(124)와, 솔더범프(144)의 연결에 의해 이루어진다. 이때, 솔더범프(144)가 형성된 상부 반도체 칩(140)에는 절연막(146)과 UBM층(148)을 만드는 UBM처리가 이루어지지만, 상기 골드범프(124)가 형성된 하부 반도체 칩(120)에는 추가로 UBM 처리를 하지 않아도 된다. 또한 하부 반도체 칩(120)과 기본 프레임(도6의 110)을 연결하는 와이어(130)도 제2 본드패드(132)의 일반적인 재질인 알루미늄 위에서 곧바로 연결된다. 상기 와이어(130)는 Au, Ag 및 Cu 와이어 중에서 선택된 하나를 사용할 수 있다.
이하, 도 6을 참조하여 본 발명의 제1 실시예에 의한 시스템 인 패키지(100A)의 제조방법을 설명한다.
먼저, 플랙서블(flexible) 인쇄회로기판이나, 고형(rigid type)의 인쇄회로기판을 기본 프레임(110)으로 준비한다. 상기 기본 프레임(110)은 일반적으로 BGA(ball grid array)에 사용되는 기본 프레임과 동일한 것을 사용할 수 있다. 이어서, 상기 기본 프레임(110) 위에 접착테이프 혹은 에폭시와 같은 접착수단(160)을 이용하여 하부 반도체 칩(120)을 탑재한다. 상기 하부 반도체 칩(120)은 중앙부에는 플립 칩 방식의 접합(interconnection)에 적합한 제1 본드패드(122)가 형성되어 있고, 가장자리에는 와이어 본딩이 가능한 제2 본드패드(132)가 형성되어 있 다. 그리고 상기 제1 본드패드(122) 위에는 스터드 방식으로 만들어진 골드범프(124)가 형성되고 있다. 상기 하부 반도체 칩(120)은 마이크로 프로세서, LSI 및 로직(LOGIC) 기능을 수행하는 반도체 칩일 수 있다.
여기서, 상기 골드범프(124)는 웨이퍼 상태에서 형성할 수도 있고, 하부 반도체 칩(120)을 기본 프레임(110) 위에 탑재한 상태 즉 반도체 칩 상태에서 형성할 수도 있다.
계속해서, 상기 하부 반도체 칩(120)의 제2 본드패드(132)와 상기 기본 프레임의 본드 핑거(도18의 113)를 와이어 본딩을 통해 전기적으로 서로 연결한다. 이러한 와이어 본딩 역시, 후속공정인 상부 반도체 칩(140)을 탑재한 후에 진행하는 방식으로 변형할 수 있다.
그리고 상기 하부 반도체 칩(120)의 제1 본드패드(122)에 대응하는 제3 본드패드(142)가 형성되고 상기 제3 본드패드(142)에 솔더범프(144)가 형성된 상부 반도체 칩(140)을 준비한다. 이때 상기 상부 반도체 칩(140)의 제3 본드패드(142) 에는 솔더범프(144)의 접합을 용이하게 하고, 확산을 방지하는 UBM층(도7의 148) 및 절연막(146)이 형성되어 있는 것이 적합하다.
다음으로 상기 하부 반도체 칩(120)의 골드범프(124)와 상부 반도체 칩(140)의 솔더범프(144)를 플립 칩 방식으로 접합시켜 하부 반도체 칩(120) 위에 상부 반도체 칩(140)을 탑재한다. 상기 상부 반도체 칩(140)의 탑재가 완료된 후, 상기 하부 반도체 칩(120)과 상부 반도체 칩(140)사이에 접합 신뢰성을 높이기 위해 액상의 에폭시를 채우고, 이를 경화시켜 언더필(170)을 형성하는 공정을 선택적으로 진 행할 수 있다.
계속해서 상기 기본 프레임(110)의 일부, 와이어(130), 하부 및 상부 반도체 칩(120, 140)을 봉지수지(150)로 밀봉하는 몰딩을 수행한다. 마지막으로 상기 기본 프레임(110)의 하부에 있는 솔더볼 패드(미도시)에 솔더볼(150)을 부착하는 공정과 매트릭스 형태로 만들어진 시스템 인 패키지(100A)를 한 개씩 분리하는 공정(singulation process)을 진행한다.
이어서, 도 6을 참조하여 본 발명의 제1 실시예에 의한 시스템 인 패키지(100A)의 다른 제조방법을 설명한다. 참고로 본 방법은 하부 반도체 칩(120)과 상부 반도체 칩(140)을 먼저 접합한 상태에서 상기 접합된 결과물을 기본 프레임(110) 위에 탑재하는 방법이다.
상세히 설명하면, 먼저 중앙부에는 제1 본드패드(122)가 형성되고 가장자리에는 제2 본드패드(132)가 형성된 하부 반도체 칩(120)과, 표면에 상기 제1 본드패드와 대응하는 제3 본드패드(142)가 형성된 상부 반도체 칩(140)을 준비한다. 이때, 상기 제1 본드패드(122) 위에는 스터드 방식으로 만들어진 골드범프(124)가 형성되어 있고, 제3 본드패드(142) 위에는 솔더범프(144)가 형성되어 있다.
이어서, 상기 하부 반도체 칩(120)의 골드범프(124)와 상부 반도체 칩(140)의 솔더범프(144)를 서로 접합시킨다. 상기 서로 접합된 하부 반도체 칩(120) 및 상부 반도체 칩(140)을 기본 프레임(110) 위에 접착수단(160)을 이용하여 탑재한다. 상기 하부 반도체 칩(120)과 상부 반도체 칩(140)의 접합이 끝난 후 혹은 접합이 완료된 하부 반도체 칩(120) 및 상부 반도체 칩(140)을 기본 프레임(110) 위 에 탑재한 후, 플럭스 세정(Flux cleaning)을 진행하는 공정을 선택적으로 진행할 수 있다.
또한 플럭스 세정 공정 후, 상기 하부 반도체 칩(120)과 상부 반도체 칩(140)사이에 접합 신뢰성을 높이기 위해 액상의 에폭시를 채우고, 이를 경화시켜 언더필(170)을 형성하는 공정을 선택적으로 진행할 수 있다.
계속해서, 상기 하부 반도체 칩(120)의 제2 본드패드(132)와 상기 기본프레임을 와이어 본딩을 통해 전기적으로 연결한다. 그리고 상기 기본 프레임(110)의 일부, 와이어(130), 하부 및 상부 반도체 칩(120, 140)을 봉지수지(150)로 밀봉하는 몰딩을 수행한다. 마지막으로 기본 프레임(110) 하부에 솔더볼(152)을 부착하는 공정과, 매트릭스 상태로 제조된 시스템 인 패키지(100A)를 하나씩 분리하는 공정(singulation process)을 진행한다.
제2 실시예: 스터드 방식의 골드범프를 상부 반도체 칩에 적용한 경우
도 9는 본 발명의 제2 실시예에 의한 시스템 인 패키지를 설명하기 위해 도시한 단면도이다.
도 9를 참조하면, 본 발명의 제2 실시예에 의한 시스템 인 패키지(100B)는, 반도체 칩이 탑재될 수 있는 기본 프레임(110)과, 상기 기본 프레임(110)의 칩 패드 위에 접착수단(160)을 통해 물리적으로 부착되고, 중앙부에 플립 칩 연결을 위한 제1 본드패드(122)가 형성되고, 가장자리에 제2 본드패드(132)가 형성된 하부 반도체 칩(120)을 포함한다. 이때, 하부 반도체 칩(120)의 제1 본드패드(122) 위에 는 솔더범프(124)가 형성되어 있다.
또한 본 발명의 제2 실시예에 의한 시스템 인 패키지(100B)는, 상기 하부 반도체 칩(120)의 제2 본드패드(132)와 상기 기본 프레임(100)을 전기적으로 연결하는 와이어(130)와, 상기 하부 반도체 칩(120) 위에 탑재되는 상부 반도체 칩(140)을 포함한다. 상기 상부 반도체 칩(140)의 제3 본드패드(142)에는 상기 하부 반도체 칩(120)의 솔더범프(124)와 접합되는 골드범프(144)가 형성되어 있다.
또한 본 발명의 제2 실시예에 의한 시스템 인 패키지(100B)는, 상기 기본 프레임(110)의 일부, 와이어(130), 하부 반도체 칩(120) 및 상부 반도체 칩(140)을 밀봉하는 봉지수지(150) 및 하부 반도체 칩(120) 및 상부 반도체 칩(140)의 사이 형성된 언더필(underfill, 170)을 포함한다. 상기 스터드(stud) 방식의 골드범프(124)가 형성된 상부 반도체 칩(140)의 제3 본드패드(142)는 UBM 처리를 진행할 필요가 없다.
도 10은 본 발명의 제2 실시예에 의한 시스템 인 패키지에서 하부 반도체 칩과 상부 반도체 칩이 플립 칩 방식으로 연결되는 것을 설명하기 위한 단면도이고, 도 11은 하부 반도체 칩에 와이어 본딩된 형태를 설명하기 위한 단면도이다.
도 10 및 도 11을 참조하면, 본 실시예에 의한 시스템 인 패키지(100B)에서 플립 칩 방식의 접합(interconnection)은 상부 반도체 칩(140)에서 스터드 방식으로 형성된 골드범프(144)와, 하부 반도체 칩(120)에 형성된 솔더범프(124)의 접합에 의해 이루어진다. 이때, 솔더범프(124)가 형성된 하부 반도체 칩(120)에는 절연막(126)과 UBM층(128)을 만드는 UBM처리가 이루어져야 한다.
한편, 상기 하부 반도체 칩(120)에서 와이어(130)가 연결되는 제2 본드패드(132)에는 와이어 본딩을 원활하게 진행하기 위한 금속층(129)이 UBM층 위에 형성된다. 상기 금속층(129)은 Ni/Au 복합막, Ni/Ag의 복합막 및 Ni/Pd의 복합막 중에서 선택된 어느 하나를 사용하여 형성하는 것이 바람직하다. 또한, 상기 와이어(130)는 Au, Ag 및 Cu 와이어 중에서 선택된 하나를 사용할 수 있다.
이하, 도 9를 참조하여 본 발명의 제2 실시예에 의한 시스템 인 패키지(100B)의 제조방법을 설명한다.
먼저, 플랙서블 인쇄회로기판이나, 고형(rigid type)의 인쇄회로기판을 기본 프레임(110)으로 준비한다. 이어서, 상기 기본 프레임(110) 위에 접착테이프나 에폭시와 같은 접착수단(160)을 이용하여 하부 반도체 칩(120)을 탑재한다. 상기 하부 반도체 칩(120)은 중앙부에는 플립 칩 방식의 접합(interconnection)에 적합한 제1 본드패드(122)가 형성되어 있고, 가장자리에는 와이어 본딩이 가능한 제2 본드패드(132)가 형성되어 있다. 그리고 상기 제1 본드패드(122) 위에는 솔더범프(124)가 형성되고 있다. 상기 하부 반도체 칩(120)은 마이크로 프로세서, LSI 및 로직(LOGIC) 기능을 수행하는 반도체 칩일 수 있다.
계속해서, 상기 하부 반도체 칩(120)의 제2 본드패드(132)와 상기 기본 프레임의 본드 핑거(도18의 113)를 와이어 본딩을 통해 전기적으로 서로 연결한다. 이러한 와이어 본딩 역시, 상부 반도체 칩(140)을 탑재한 후에 진행할 수 도 있다.
상기 하부 반도체 칩(120)의 제1 본드패드(122)에 대응하는 제3 본드패드(142)가 형성되고 상기 제3 본드패드(142)에 골드범프(144)가 형성된 상부 반도체 칩(140)을 준비한다. 여기서, 상기 골드범프(144)는 웨이퍼 상태에서 형성하는 것이 적합하다. 이때 상기 상부 반도체 칩(140)의 제3 본드패드(142)에는 UBM층이 형성되어 있지 않은 것이 적합하다.
다음으로 상기 하부 반도체 칩(120)의 솔더범프(124)와 상부 반도체 칩(140)의 골드범프(144)를 플립 칩 방식으로 접합시켜 하부 반도체 칩(120) 위에 상부 반도체 칩(140)을 탑재한다. 상기 상부 반도체 칩(140)의 탑재가 완료된 후, 상기 하부 반도체 칩(120)과 상부 반도체 칩(140)사이에 접합 신뢰성을 높이기 위해 액상의 에폭시를 채우고, 이를 경화시켜 언더필(170)을 형성하는 공정을 선택적으로 진행할 수 있다.
계속해서 상기 기본 프레임(110)의 일부, 와이어(130), 하부 및 상부 반도체 칩(120, 140)을 봉지수지(150)로 밀봉하는 몰딩을 수행한다. 마지막으로 상기 기본 프레임(110)의 하부에 있는 솔더볼 패드(미도시)에 솔더볼(150)을 부착하는 공정과 매트릭스 형태로 만들어진 시스템 인 패키지(100B)를 한 개씩 분리하는 공정(singulation process)을 진행한다.
이어서, 도 9를 참조하여 본 발명의 제2 실시예에 의한 시스템 인 패키지(100B)의 다른 제조방법을 설명한다. 참고로 본 방법은 하부 반도체 칩(120)과 상부 반도체 칩(140)을 먼저 접합한 상태에서 그 결과물을 기본 프레임(110) 위에 탑재하는 방법이다.
상세히 설명하면, 먼저 중앙부에는 제1 본드패드(122)가 형성되고 가장자리에는 제2 본드패드(132)가 형성된 하부 반도체 칩(120)과, 표면에 상기 제1 본드패 드와 대응하는 제3 본드패드(142)가 형성된 상부 반도체 칩(140)을 준비한다. 이때, 상기 제1 본드패드(122) 위에는 솔더범프(124)가 형성되어 있고, 제3 본드패드(142) 위에는 스터드 방식에 의해 만들어진 골드범프(144)가 형성되어 있다.
이어서, 상기 하부 반도체 칩(120)의 솔더범프(124)와 상부 반도체 칩(140)의 골드범프(144)를 서로 접합시킨다. 상기 서로 접합된 하부 반도체 칩(120) 및 상부 반도체 칩(140)을 기본 프레임(110) 위에 접착수단(160)을 이용하여 탑재한다. 상기 하부 반도체 칩(120)과 상부 반도체 칩(140)의 접합이 끝난 후 혹은 접합이 완료된 하부 반도체 칩(120) 및 상부 반도체 칩(140)을 기본 프레임(110) 위에 탑재한 후, 플럭스 세정(Flux cleaning)을 진행하는 공정을 선택적으로 진행할 수 있다.
또한 플럭스 세정 공정 후, 상기 하부 반도체 칩(120)과 상부 반도체 칩(140)사이에 접합 신뢰성을 높이기 위해 액상의 에폭시를 채우고, 이를 경화시켜 언더필(170)을 형성하는 공정을 선택적으로 진행할 수 있다.
계속해서, 와이어 본딩을 원활하게 수행하기 위한 금속층(129)이 UBM층(128) 위에 형성된 하부 반도체 칩(120)의 제2 본드패드(132)와 상기 기본프레임(110)을 와이어(130)로 전기적인 연결을 한다. 그리고 상기 기본 프레임(110)의 일부, 와이어(130), 하부 및 상부 반도체 칩(120, 140)을 봉지수지(150)로 밀봉하는 몰딩을 수행한다. 마지막으로 기본 프레임(110) 하부에 솔더볼(152)을 부착하는 공정과, 매트릭스 상태로 제조된 시스템 인 패키지(100B)를 하나씩 분리하는 절단공정(singulation process)을 진행한다.
제3 실시예: 일렉트로 플레이팅 방식의 골드범프를 하부 반도체 칩에 적용한 경우
도 12는 본 발명의 제3 실시예에 의한 시스템 인 패키지를 설명하기 위해 도시한 단면도이고, 도 13은 하부 반도체 칩과 상부 반도체 칩이 플립 칩 방식으로 연결되는 것을 설명하기 위한 단면도이고, 도 14는 하부 반도체 칩에 와이어 본딩된 형태를 설명하기 위한 단면도이다.
도 12 내지 도 14를 참조하면, 본 발명의 제3 실시예에 의한 시스템 인 패키지(100C)의 구조 및 제조방법은 상술한 제1 실시예와 거의 같다. 동일한 부분에 대해서는 중복을 피하여 설명을 생략한다.
상술한 제1 실시예와 비교한 차이점은, 하부 반도체 칩(120)의 제1 본드패드(122) 위에 형성된 골드 범프(125)가 일렉트로 플레이팅 방식으로 만들어진 골드범프라는 것이다. 이때 상기 골드범프(125)는 하부 반도체 칩(120)의 제1 본드패드(122)뿐만 아니라, 하부 반도체 칩(120)의 가장자리에 있는 제2 본드패드(132) 위에도 골드범프(125)가 형성된다. 따라서 하부 반도체 칩(120)과 기본 프레임(110)을 연결하는 와이어 본딩은 상기 제2 본드패드(132) 위에 형성된 골드범프(125) 위에서 이루어진다. 이에 따라 와이어 본딩이 완료된 골드범프의 형태(134)는 볼 본드(ball bond)가 2개 쌓여진 형태로 이루어진다.
본 실시예에서도 제1 실시예와 동일하게 상부 반도체 칩(140)에는 UBM처리가 이루어지지만, 하부 반도체 칩(120)에 추가적인 UBM처리를 하지 않아도 되기 때문 에 공정을 단순화시키고, 제조원가를 낮추는 효과를 달성할 수 있다.
제3 실시예: 일렉트로 플레이팅 방식의 골드범프를 상부 반도체 칩에 적용한 경우
도 15는 본 발명의 제4 실시예에 의한 시스템 인 패키지를 설명하기 위해 도시한 단면도이고, 도 16은 하부 반도체 칩과 상부 반도체 칩이 플립 칩 방식으로 연결되는 것을 설명하기 위한 단면도이고, 도 17은 하부 반도체 칩에 와이어 본딩된 형태를 설명하기 위한 단면도이다.
도 15 내지 도 17을 참조하면, 본 발명의 제4 실시예에 의한 시스템 인 패키지(100D)의 구조 및 제조방법은 상술한 제2 실시예와 거의 같다. 동일한 부분에 대해서는 중복을 피하여 설명을 생략한다.
상술한 제2 실시예와 비교한 차이점은 상부 반도체 칩(140)의 제3 본드패드(142) 위에 형성된 골드 범프(145)가 일렉트로 플레이팅 방식으로 만들어진 골드범프라는 것이다. 본 실시예에서는 상술한 제2 실시예와 동일하게 하부 반도체 칩(120)에는 UBM처리가 이루어지지만, 상부 반도체 칩(140)에 추가적인 UBM처리를 하지 않아도 되기 때문에 공정을 단순화시키고, 제조원가를 낮추는 효과를 달성할 수 있다.
도 18은 본 발명에 의한 시스템 인 패키지에서 기본 프레임, 하부 반도체 칩 및 상부 반도체 칩의 구조를 설명하기 위해 도시한 평면도이다.
도 18을 참조하면, 기본 프레임(110) 위에 하부 반도체 칩(120) 탑재되어 있고, 상기 하부 반도체 칩(120) 위에는 상부 반도체 칩(140)이 탑재되어 있는 형태 를 보여준다. 또한 하부 반도체 칩(120) 위에 있는 제2 본드패드(132)는 기본 프레임(110)에 있는 본드 핑거(bond finger, 112)와 와이어(132)를 통해 전기적으로 연결된 것을 확인할 수 있다. 본 발명에서는 상기 하부 및 상부 반도체 칩(120, 140)의 플립 칩 접합(180)의 재질 및 구조가 솔더범프와 골드 범프의 연결이라는 특징을 갖는다.
이때, 상기 상부 반도체 칩(140)은 반도체 소자의 잡음 특성을 개선하기 위해 사용되는 수동소자인 커패시터 기능의 반도체 칩일 수 있다. 상기 수동소자 기능을 수행하는 반도체 칩의 제조방법은 루센트 테크노롤러지스사에 의해 미국 특허출원 번호 9/386,660호(출원일: 1999년 8월 31)로 특허출원 된 문헌에 공지되어 있기 때문에 상세한 설명을 생략한다.
또한, 하부 반도체 칩(120)의 중앙부에 있는 제1 본드패드는 제2 본드패드(132)와 배선(121)에 의해 서로 연결된다. 이러한 제1 및 제2 본드패드(132)의 연결 배선(121)의 형성은, 웨이퍼 제조공정 혹은 웨이퍼 제조공정 후의 WLP(Wafer Level Package) 제조공정을 통하여 형성하는 것이 가능하다.
따라서 커패시터 기능을 수행하는 상부 반도체 칩(140)의 전원단자(power terminals) 및 접지단자(ground terminals)는 제1 본드패드(122)를 통해 제2 본드패드(132)로 연결되고, 제2 본드패드(132)는 다시 와이어(130)를 통해 기본 프레임(110)의 본드 핑거(112)로 연결되고, 본드 핑거(112)는 기본 프레임(110)의 하부에 부착되는 솔더볼(미도시)을 통해 외부로 연결될 수 있다.
그러므로 마이크로 프로세서, LSI 소자 및 로직 기능을 수행하는 하부 반도 체 칩(120)과 인접하여 커패시터 기능을 수행하는 상부 반도체 칩(140)을 탑재함으로써, 하부 반도체 칩(120)의 잡음 특성을 개선하는 시스템 인 패키지를 구현할 수 있다.
변형예: 기본 프레임으로 리드프레임을 사용하는 경우
도 19는 본 발명의 변형예에 의한 시스템 인 패키지를 설명하기 위해 도시한 단면도이다. 상술한 제1 및 제4 실시예에서는 기본 프레임(110)으로 모두 플랙서블 인쇄회로기판 혹은 고형의 인쇄회로기판만을 사용하였다. 그러나 본 발명에 의한 시스템 인 패키지(100E)는 인쇄회로기판 대신에 리드프레임(110')을 대신 사용하여 상술한 제1 내지 제4 실시예를 구현할 수 있다. 이러한 리드프레임(110')은 칩 패드(114) 및 리드(112)로 이루어진다. 상기 리드프레임(110')의 형태에 따라 TSOP(Thin Small Out-Line Package), TQFP(Thin Quad Flat Package) 및 QFN(Quad Flat No-lead) 패키지 등 여러 가지 형태로 제조가 가능하다. 이 경우, 몰딩공정을 완료한 후, 리드 바 트림잉(lead bar trimming), 리드 플레이팅(lead plating) 및 리드 폼잉(lead forming) 공정과 같은 봉지수지(150) 외곽으로 노출된 리드를 가공하는 공정을 추가로 진행하여야 한다. 또한 본 발명은 솔더볼 대신에 핀(pin)을 기본 프레임(110) 하부에 연결하는 PGA(Pin Grid Array) 패키지에도 적용이 가능하다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 골드 범프가 형성된 반도체 칩에 대해서는 추가로 UBM 처리를 하지 않아도 되기 때문에, 첫째 시스템 인 패키지 제조공정에서 제조원가를 낮출 수 있고, 둘째, 제조공정을 줄일 수 있기 때문에 공정을 단순화시킬 수 있다.

Claims (48)

  1. 반도체 칩이 탑재될 수 있는 기본 프레임;
    상기 기본 프레임의 칩 패드 위에 접착수단을 통해 물리적으로 부착되고 중앙부에 플립 칩 연결을 위한 제1 본드패드가 형성되고, 가장자리에 제2 본드패드가 형성된 하부 반도체 칩;
    상기 하부 반도체 칩의 제2 본드패드와 상기 기본 프레임을 전기적으로 연결하는 와이어;
    상기 하부 반도체 칩 제1 본드패드 위에 솔더범프와 골드 범프의 접합에 의해 연결될 수 있는 제3 본드패드가 형성되어 상기 하부 반도체 칩 위에 탑재된 상부 반도체 칩; 및
    상기 기본 프레임의 일부, 와이어, 하부 반도체 칩 및 상부 반도체 칩을 밀봉하는 봉지수지를 구비하는 시스템 인 패키지.
  2. 제1항에 있어서,
    상기 기본 프레임은 플랙서블(Flexible) 인쇄회로기판, 고형(rigid type) 인 쇄회로기판 및 리드프레임 중에서 선택된 어느 하나인 것을 특징으로 하는 시스템 인 패키지.
  3. 제1항에 있어서,
    상기 하부 반도체 칩의 제1 본드패드에 골드 범프가 형성되고 상기 상부 반도체 칩의 제3 본드패드에는 솔더 범프가 형성된 것을 특징으로 하는 시스템 인 패키지.
  4. 제3항에 있어서,
    상기 하부 반도체 칩의 제1 및 제2 본드패드에는 UBM 처리가 되지 않은 것을 특징으로 하는 시스템 인 패키지.
  5. 제1항에 있어서,
    상기 하부 반도체 칩의 제1 본드패드에 솔더 범프가 형성되고 상기 상부 반도체 칩의 제3 본드패드에는 골드 범프가 형성된 것을 특징으로 하는 시스템 인 패키지.
  6. 제5항에 있어서,
    상기 상부 반도체 칩의 제3 본드패드에는 UBM 처리가 되지 않은 것을 특징으로 하는 시스템 인 패키지.
  7. 제5항에 있어서,
    상기 하부 반도체 칩의 제2 본드패드는 와이어 본딩을 원활하게 수행하기 위한 금속층이 표면에 추가로 형성된 것을 특징으로 시스템 인 패키지.
  8. 제7항에 있어서,
    상기 금속층은 Ni/Au 복합막, Ni/Ag의 복합막 및 Ni/Pd의 복합막 중에서 선택된 어느 하나인 것을 특징으로 하는 시스템 인 패키지.
  9. 제1항에 있어서,
    상기 하부 반도체 칩 및 상부 반도체 칩 중에서 어느 하나는 커패시터 기능을 수행하는 반도체 칩인 것을 특징으로 하는 시스템 인 패키지.
  10. 제1항에 있어서,
    상기 골드 범프는 일렉트로 플레이팅(electroplating) 방식 및 스터드(stud) 방식 중에서 선택된 어느 하나의 방식으로 만들어진 것을 특징으로 하는 시스템 인 패키지.
  11. 제1항에 있어서,
    상기 시스템 인 패키지는 상기 하부 반도체 칩과 상기 상부 반도체 칩 사이 의 공간을 채우는 언더필(underfill)을 더 구비하는 것을 특징으로 하는 시스템 인 패키지.
  12. 제2항에 있어서,
    상기 시스템 인 패키지는 상기 기본 프레임이 인쇄회로기판 형태인 경우, 상기 기본 프레임의 하단에 부착되어 상기 반도체 칩의 기능을 외부로 확장하는 솔더볼을 더 구비하는 것을 특징으로 하는 시스템 인 패키지.
  13. 제1항에 있어서,
    상기 하부 반도체 칩의 제1 및 제2 본드패드는 상기 하부 반도체 칩 위에서 전기적으로 서로 연결된 것을 특징으로 하는 시스템 인 패키지.
  14. 반도체 칩을 탑재할 수 있는 기본 프레임을 준비하는 단계;
    상기 기본 프레임 위에 접착수단을 이용하여 하부 반도체 칩을 탑재하되, 상기 하부 반도체 칩은 중앙부에는 제1 본드패드가 형성되고 가장자리에는 제2 본드패드가 형성된 하부 반도체 칩을 탑재하는 단계;
    상기 하부 반도체 칩의 제2 본드패드와 상기 기본 프레임을 와이어 본딩을 통해 전기적으로 서로 연결하는 단계;
    상기 하부 반도체 칩의 제1 본드패드에 대응하는 제3 본드패드가 형성된 상부 반도체 칩을 준비하는 단계;
    상기 하부 반도체 칩 위에 제3 본드패드를 이용하여 상기 상부 반도체 칩을 탑재하되 솔더범프와 골드 범프의 접합을 이용하여 연결하는 단계; 및
    상기 기본 프레임의 일부, 와이어, 하부 및 상부 반도체 칩을 봉지수지로 밀봉하는 몰딩을 수행하는 단계를 구비하는 것을 특징으로 하는 시스템 인 패키지 제조방법.
  15. 제14항에 있어서,
    상기 기본 프레임은 플랙서블(Flexible) 인쇄회로기판 및 고형(rigid type) 인쇄회로기판 중에서 선택된 어느 하나인 것을 특징으로 하는 시스템 인 패키지 제조방법.
  16. 제14항에 있어서,
    상기 기본 프레임은 리드프레임인 것을 특징으로 하는 시스템 인 패키지 제조방법.
  17. 제14항에 있어서,
    상기 접착수단은 접착테이프 및 에폭시 중에서 선택된 어느 하나인 것을 특징으로 하는 시스템 인 패키지 제조방법.
  18. 제14항에 있어서,
    상기 솔더 범프는 상부 반도체 칩에 형성되고, 골드 범프는 하부 반도체 칩에 형성된 것을 특징으로 하는 시스템 인 패키지 제조방법.
  19. 제18항에 있어서,
    상기 하부 반도체 칩은 제1 및 제2 본드패드에 UBM 처리가 되지 않은 것을 특징으로 하는 시스템 인 패키지 제조방법.
  20. 제14항에 있어서,
    상기 솔더 범프는 하부 반도체 칩에 형성되고, 골드 범프는 상기 상부 반도체 칩에 형성된 것을 특징으로 하는 시스템 인 패키지 제조방법.
  21. 제20항에 있어서,
    상기 상부 반도체 칩은 제3 본드패드에 UBM 처리가 되지 않은 것을 특징으로 하는 시스템 인 패키지 제조방법.
  22. 제20항에 있어서,
    상기 하부 반도체 칩의 제2 본드패드는 와이어 본딩을 원활하게 수행하기 위한 금속층이 표면에 추가로 형성된 것을 특징으로 하는 시스템 인 패키지 제조방법.
  23. 제22항에 있어서,
    상기 금속층은 Ni/Au 복합막, Ni/Ag 복합막 및 Ni/Pd 복합막 중에서 선택된 어느 하나인 것을 특징으로 하는 시스템 인 패키지 제조방법.
  24. 제14항에 있어서,
    상기 하부 반도체 칩과 상부 반도체 칩을 솔더범프와 골드 범프의 접합을 이용하여 연결하는 단계 후에,
    상기 하부 반도체 칩과 상부 반도체 칩 사이에 접합 신뢰성을 높이기 위한 액상의 물질을 채우는 단계; 및
    상기 액상의 물질을 경화시키는 단계를 더 진행하는 것을 특징으로 하는 시스템 인 패키지 제조방법.
  25. 제14항에 있어서,
    상기 하부 반도체 칩 및 상부 반도체 칩 중에서 어느 하나는 커패시터 기능을 수행하는 반도체 칩인 것을 특징으로 하는 시스템 인 패키지 제조방법.
  26. 제14항에 있어서,
    상기 골드 범프는 스터드(stud) 방식으로 만들어진 것을 특징으로 하는 시스템 인 패키지 제조방법.
  27. 제26항에 있어서,
    상기 스터드 방식으로 만들어진 골드 범프는 상기 하부 반도체 칩을 기본 프레임에 탑재하기 전에 웨이퍼 상태에서 만들어진 것을 특징으로 하는 시스템 인 패키지 제조방법.
  28. 제26항에 있어서,
    상기 스터드 방식으로 만들어진 골드 범프는 상기 하부 반도체 칩을 기본 프레임에 탑재하는 단계 후에 칩 상태에서 만들어진 것을 특징으로 하는 시스템 인 패키지 제조방법.
  29. 제14항에 있어서,
    상기 골드 범프는 일렉트로 플레이팅(electro plating) 방식으로 만들어진 것을 특징으로 하는 시스템 인 패키지 제조방법.
  30. 제29항에 있어서,
    상기 일렉트로 플레이팅 방식의 골드 범프가 상기 하부 반도체 칩에 형성된 경우, 제1 및 제2 본드 패드에 모두 형성되는 것을 특징으로 하는 시스템 인 패키지 제조방법.
  31. 제15항에 있어서,
    상기 몰딩 공정 후에, 상기 기본 프레임의 하부에 있는 솔더볼 패드에 솔더볼을 부착하는 공정을 더 진행하는 것을 특징으로 하는 시스템 인 패키지 제조방법.
  32. 제16항에 있어서,
    상기 몰딩 공정 후에, 봉지수지의 외곽으로 노출된 리드를 가공하는 공정을 더 진행하는 것을 특징으로 하는 시스템 인 패키지 제조방법.
  33. 중앙부에는 제1 본드패드가 형성되고 가장자리에는 제2 본드패드가 형성된 하부 반도체 칩과, 표면에 상기 제1 본드패드와 대응하는 제3 본드패드가 형성된 상부 반도체 칩을 준비하는 단계;
    상기 하부 반도체 칩의 제1 본드패드와 상부 반도체 칩의 제3 본드패드를 서로 연결하되 솔더범프와 골드 범프의 접합을 이용하여 연결하는 단계;
    상기 서로 연결된 하부 반도체 칩 및 상부 반도체 칩을 기본 프레임 위에 접착수단을 이용하여 탑재하는 단계;
    상기 하부 반도체 칩의 제2 본드패드와 상기 기본프레임을 와이어 본딩을 통해 전기적으로 연결하는 단계; 및
    상기 기본 프레임의 일부, 와이어, 하부 및 상부 반도체 칩을 봉지수지로 밀봉하는 몰딩을 수행하는 단계를 구비하는 것을 특징으로 하는 시스템 인 패키지 제조방법.
  34. 제33항에 있어서,
    상기 하부 반도체 칩과 상기 상부 반도체 칩을 연결한 후,
    플럭스(flux) 세정 단계를 더 진행하는 것을 특징으로 하는 시스템 인 패키지 제조방법.
  35. 제34항에 있어서,
    상기 플럭스 세정 단계를 진행한 후에, 상기 하부 반도체 칩과 상부 반도체 칩 사이의 접합 신뢰성을 높이기 위한 액상의 물질을 채우는 단계; 및
    상기 액상의 물질을 경화시키는 단계를 더 진행하는 것을 특징으로 하는 시스템 인 패키지 제조방법.
  36. 제33항에 있어서,
    상기 기본 프레임은 플랙서블(flexible) 인쇄회로기판 및 고형(rigid type)의 인쇄회로기판 중에서 선택된 어느 하나인 것을 특징으로 하는 시스템 인 패키지 제조방법.
  37. 제33항에 있어서,
    상기 기본 프레임은 리드프레임인 것을 특징으로 하는 시스템 인 패키지 제조방법.
  38. 제33항에 있어서,
    상기 솔더 범프는 상부 반도체 칩에 형성되고, 골드 범프는 상기 하부 반도체 칩에 형성된 것을 특징으로 하는 시스템 인 패키지 제조방법.
  39. 제38항에 있어서,
    상기 하부 반도체 칩은 제1 및 제2 본드패드에 UBM 처리가 되지 않은 것을 특징으로 하는 시스템 인 패키지 제조방법.
  40. 제33항에 있어서,
    상기 솔더 범프는 하부 반도체 칩에 형성되고, 골드 범프는 상기 상부 반도체 칩에 형성된 것을 특징으로 하는 시스템 인 패키지 제조방법.
  41. 제40항에 있어서,
    상기 상부 반도체 칩은 제3 본드패드에 UBM 처리가 되지 않은 것을 특징으로 하는 시스템 인 패키지 제조방법.
  42. 제40항에 있어서,
    상기 하부 반도체 칩의 제2 본드패드는 와이어 본딩을 원활하게 수행하기 위한 금속층이 표면에 추가로 형성된 것을 특징으로 하는 시스템 인 패키지 제조방 법.
  43. 제42항에 있어서,
    상기 금속층은 Ni/Au 복합막, Ni/Ag 복합막 및 Ni/Pd 복합막 중에서 선택된 어느 하나인 것을 특징으로 하는 시스템 인 패키지 제조방법.
  44. 제33항에 있어서,
    상기 하부 반도체 칩 및 상부 반도체 칩 중에서 어느 하나는 커패시터 기능을 수행하는 반도체 칩인 것을 특징으로 하는 시스템 인 패키지 제조방법.
  45. 제33항에 있어서,
    상기 골드 범프는 일렉트로 플레이팅(electroplating) 방식 및 스터드(stud) 방식 중에서 선택된 어느 하나의 방식으로 만들어진 것을 특징으로 하는 시스템 인 패키지 제조방법.
  46. 제45항에 있어서,
    상기 일렉트로 플레이팅 방식의 골드 범프가 상기 하부 반도체 칩에 형성된 경우, 제1 및 제2 본드 패드에 모두 형성되는 것을 특징으로 하는 시스템 인 패키지 제조방법.
  47. 제36항에 있어서,
    상기 몰딩 공정 후에, 상기 기본 프레임의 하부에 있는 솔더볼 패드에 솔더볼을 부착하는 공정을 더 진행하는 것을 특징으로 하는 시스템 인 패키지 제조방법.
  48. 제37항에 있어서,
    상기 몰딩 공정 후에, 상기 봉지수지의 외곽으로 노출된 리드를 가공하는 공정을 더 진행하는 것을 특징으로 하는 시스템 인 패키지 제조방법.
KR1020040030468A 2004-04-30 2004-04-30 솔더 범프와 골드 범프의 접합을 갖는 시스템 인 패키지및 그 제조방법 KR100604848B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040030468A KR100604848B1 (ko) 2004-04-30 2004-04-30 솔더 범프와 골드 범프의 접합을 갖는 시스템 인 패키지및 그 제조방법
US11/110,443 US20050242426A1 (en) 2004-04-30 2005-04-19 Semiconductor package having a first conductive bump and a second conductive bump and methods for manufacturing the same
JP2005130543A JP2005317975A (ja) 2004-04-30 2005-04-27 ソルダバンプとゴールドバンプとの接合を持つシステムインパッケージ及びその製造方法
CNA2005100667995A CN1700458A (zh) 2004-04-30 2005-04-29 具有第一和第二导电凸点的半导体封装及其制造方法
DE102005020972A DE102005020972A1 (de) 2004-04-30 2005-04-29 Halbleiterpackung mit leitfähigen Bondhügeln und zugehöriges Herstellungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040030468A KR100604848B1 (ko) 2004-04-30 2004-04-30 솔더 범프와 골드 범프의 접합을 갖는 시스템 인 패키지및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050105361A KR20050105361A (ko) 2005-11-04
KR100604848B1 true KR100604848B1 (ko) 2006-07-31

Family

ID=35186218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040030468A KR100604848B1 (ko) 2004-04-30 2004-04-30 솔더 범프와 골드 범프의 접합을 갖는 시스템 인 패키지및 그 제조방법

Country Status (5)

Country Link
US (1) US20050242426A1 (ko)
JP (1) JP2005317975A (ko)
KR (1) KR100604848B1 (ko)
CN (1) CN1700458A (ko)
DE (1) DE102005020972A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981574B2 (en) 2012-12-20 2015-03-17 Samsung Electronics Co., Ltd. Semiconductor package
KR101504011B1 (ko) 2013-06-26 2015-03-18 (주)인터플렉스 복합 직접회로소자 패키지 제조방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299634B2 (en) * 2006-05-16 2016-03-29 Broadcom Corporation Method and apparatus for cooling semiconductor device hot blocks and large scale integrated circuit (IC) using integrated interposer for IC packages
US9013035B2 (en) * 2006-06-20 2015-04-21 Broadcom Corporation Thermal improvement for hotspots on dies in integrated circuit packages
DE102006034679A1 (de) * 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
JP5338029B2 (ja) * 2007-01-26 2013-11-13 日亜化学工業株式会社 半導体レーザ素子、半導体レーザ装置及びその製造方法
TWI364793B (en) * 2007-05-08 2012-05-21 Mutual Pak Technology Co Ltd Package structure for integrated circuit device and method of the same
JP5535448B2 (ja) * 2008-05-19 2014-07-02 シャープ株式会社 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
JP5331610B2 (ja) * 2008-12-03 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置
CN102412208B (zh) * 2010-09-21 2014-08-13 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
CN102691921A (zh) * 2011-03-22 2012-09-26 展晶科技(深圳)有限公司 发光二极管灯条及其制造方法
CN102769009A (zh) * 2011-05-04 2012-11-07 三星半导体(中国)研究开发有限公司 半导体封装件
TWI435667B (zh) * 2012-04-13 2014-04-21 Quanta Comp Inc 印刷電路板組件
KR20140070057A (ko) * 2012-11-30 2014-06-10 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102053349B1 (ko) 2013-05-16 2019-12-06 삼성전자주식회사 반도체 패키지
JP6386746B2 (ja) 2014-02-26 2018-09-05 株式会社ジェイデバイス 半導体装置
CN104157617B (zh) * 2014-07-29 2017-11-17 华为技术有限公司 芯片集成模块、芯片封装结构及芯片集成方法
CN110323198B (zh) * 2019-07-26 2024-04-26 广东气派科技有限公司 非接触式上下芯片封装结构及其封装方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5211875A (en) * 1991-06-27 1993-05-18 W. R. Grace & Co.-Conn. Methods and compositions for oxygen scavenging
TW520816U (en) * 1995-04-24 2003-02-11 Matsushita Electric Ind Co Ltd Semiconductor device
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
US6057598A (en) * 1997-01-31 2000-05-02 Vlsi Technology, Inc. Face on face flip chip integration
US6413797B2 (en) * 1997-10-09 2002-07-02 Rohm Co., Ltd. Semiconductor device and method for making the same
US6369451B2 (en) * 1998-01-13 2002-04-09 Paul T. Lin Solder balls and columns with stratified underfills on substrate for flip chip joining
SG93192A1 (en) * 1999-01-28 2002-12-17 United Microelectronics Corp Face-to-face multi chip package
US6410415B1 (en) * 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
JP3597754B2 (ja) * 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US7242099B2 (en) * 2001-03-05 2007-07-10 Megica Corporation Chip package with multiple chips connected by bumps
US20020127747A1 (en) * 2001-03-08 2002-09-12 Motorola, Inc. Lithography method and apparatus with simplified reticles
TW529141B (en) * 2002-01-07 2003-04-21 Advanced Semiconductor Eng Stacking type multi-chip package and its manufacturing process

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981574B2 (en) 2012-12-20 2015-03-17 Samsung Electronics Co., Ltd. Semiconductor package
US9633973B2 (en) 2012-12-20 2017-04-25 Samsung Electronics Co., Ltd. Semiconductor package
KR101504011B1 (ko) 2013-06-26 2015-03-18 (주)인터플렉스 복합 직접회로소자 패키지 제조방법

Also Published As

Publication number Publication date
JP2005317975A (ja) 2005-11-10
KR20050105361A (ko) 2005-11-04
DE102005020972A1 (de) 2006-01-05
CN1700458A (zh) 2005-11-23
US20050242426A1 (en) 2005-11-03

Similar Documents

Publication Publication Date Title
US11289409B2 (en) Method for fabricating carrier-free semiconductor package
US20050242426A1 (en) Semiconductor package having a first conductive bump and a second conductive bump and methods for manufacturing the same
US6720666B2 (en) BOC BGA package for die with I-shaped bond pad layout
US6080264A (en) Combination of semiconductor interconnect
US7615415B2 (en) Vertical stack type multi-chip package having improved grounding performance and lower semiconductor chip reliability
US6365963B1 (en) Stacked-chip semiconductor device
US6692987B2 (en) BOC BGA package for die with I-shaped bond pad layout
TWI550741B (zh) 四方扁平無接腳封裝及其製造方法
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US7745918B1 (en) Package in package (PiP)
US8125066B1 (en) Package on package configurations with embedded solder balls and interposal layer
US20020038904A1 (en) Area array type semiconductor package and fabrication method
JP2002252303A (ja) 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法
KR20130115073A (ko) 역 스터드 범프 관통 비아 상호 연결부를 갖는 패키지 온 패키지 디바이스를 위한 방법 및 장치
KR101496996B1 (ko) 반도체 패키지
US6429043B1 (en) Semiconductor circuitry device and method for manufacturing the same
US10535535B2 (en) Semiconductor product and corresponding method
US7221041B2 (en) Multi-chips module package and manufacturing method thereof
JP2002110718A (ja) 半導体装置の製造方法
US20060091516A1 (en) Flexible leaded stacked semiconductor package
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
JP2003318360A (ja) 半導体装置およびその製造方法
US20050062152A1 (en) Window ball grid array semiconductor package with substrate having opening and mehtod for fabricating the same
US20050062155A1 (en) Window ball grid array semiconductor package and method for fabricating the same
US20070235862A1 (en) Hybrid flip-chip and wire-bond connection package system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee