TWI435667B - 印刷電路板組件 - Google Patents

印刷電路板組件 Download PDF

Info

Publication number
TWI435667B
TWI435667B TW101113121A TW101113121A TWI435667B TW I435667 B TWI435667 B TW I435667B TW 101113121 A TW101113121 A TW 101113121A TW 101113121 A TW101113121 A TW 101113121A TW I435667 B TWI435667 B TW I435667B
Authority
TW
Taiwan
Prior art keywords
circuit board
printed circuit
package
assembly
pins
Prior art date
Application number
TW101113121A
Other languages
English (en)
Other versions
TW201343019A (zh
Inventor
Li Cheng Shen
Original Assignee
Quanta Comp Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanta Comp Inc filed Critical Quanta Comp Inc
Priority to TW101113121A priority Critical patent/TWI435667B/zh
Priority to CN201210128806.XA priority patent/CN103379736B/zh
Publication of TW201343019A publication Critical patent/TW201343019A/zh
Application granted granted Critical
Publication of TWI435667B publication Critical patent/TWI435667B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Description

印刷電路板組件
本揭示係有關於一種電子組件，特別是有關於一種系統級封裝組件。
傳統的技術係使用全卡模組(full-mini card)或半卡模組(half-mini card)提供行動電腦的連接器，然而，隨著行動電腦尺寸的小型化，全卡模組或半卡模組因為尺寸太大，且例如螺栓等機械構件佔用到較大的面積，已不符合現行行動電腦的需求。現已開發出尺寸相對較小的板對板連線(board to board connection)技術，然而，此技術仍不能滿足持續縮小的行動電腦之需求。
根據上述，業界已開發出系統級封裝(System In Package，SIP)超高密度的封裝結構，其係將複數個構成積體電路晶片安裝在一個封裝模組。系統級封裝(SIP)由於具備異質整合特性，被廣泛應用在各種微小化需求上，加上高密度與高傳輸的高階封裝製程，讓積體電路在輕薄短小之餘，仍可擁有更強大效能，同時系統級封裝(SIP)提供了不同半導體製程技術以及不同功能晶片的整合封裝方式，更拓展系統級封裝(SiP)應用層面，因此常用於開發需要整合大量記憶體，時間短，量小但多樣化的產品，如數位相機、MP3播放器等，甚至連手機等通訊產品也可運用系統級封裝(SIP)搶占市場。
如第1圖所示，現行之技術係將系統級封裝模組透過 焊錫106接合，連接至印刷電路板102，然而，此技術當組件發生問題時，不容易進行修訂(rework)或更換組件。另外，此技術系統級封裝模組104所產生之熱量僅能透過焊錫接合106散熱，隨熱元件密度的增高，其散熱能力已不符高密度和極小模組的需求。
根據上述，業界需要一封裝組件，其尺寸夠小，且不需使用到機械組件，可符合高密度的需求。
根據上述，本揭示提供一種系統級封裝組件，包括：一系統級封裝模組，包括複數個接合墊；一導線架，接合至系統級封裝模組之接合墊，其中導線架包括複數個引腳。
本揭示提供一種印刷電路板組件，包括：一印刷電路板，至少包括一開口；及一系統級封裝組件，包括：一系統級封裝模組；及一導線架，接合至系統級封裝模組，其中導線架包括複數個引腳；其中系統級封裝組件係鑲嵌於印刷電路板之開口中。
本揭示提供一種系統級封裝組件之製作方法，包括：提供一系統級封裝模組，包括複數個接合墊；將一導線架，接合至系統級封裝模組之接合墊，其中導線架包括複數個引腳；及對導線架之引腳進行一成形步驟，使上述引腳形成特定的形狀。
為讓本發明之特徵能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下：
以下詳細討論實施本發明之實施例。可以理解的是，實施例提供許多可應用的發明概念，其可以較廣的變化實施。所討論之特定實施例僅用來揭示使用實施例的特定方法，而不用來限定揭示的範疇。
以下內文中之「一實施例」是指與本發明至少一實施例相關之特定圖樣、結構或特徵。因此，以下「在一實施例中」的敘述並不是指同一實施例。另外，在一或多個實施例中的特定圖樣、結構或特徵可以適當的方式結合。值得注意的是，本說明書的圖式並未按照比例繪示，其僅用來揭示本發明。
本發明係提供一封裝組件，其尺寸夠小，且不需使用到機械組件，可符合高密度的需求，可改善高密度模組的散熱，很容易修訂或更換組件，且與系統組裝後具有相對較小的厚度。
以下配合第2A圖、第2B圖、第3A圖和第3B圖描述揭示本發明一實施例系統級封裝組件(system in package assembly)之製造方法，第2A圖和第3A圖顯示系統級封裝組件200之剖面圖，第2B圖和第3B圖顯示系統級封裝組件200之下視圖。請參照第2A圖和第2B圖，本實施例提供一系統級封裝(system in package，簡稱SIP)模組202，其中系統級封裝模組202是在一積體電路(IC)包裝體中，包含一個或多個晶片，加上被動元件，如濾波器、電容、電阻、天線等任一元件以上之封裝，也就是說系統級封裝在 一個封裝內將包含上述不同類型的器件和電路晶片組裝在一起，構建成更為複雜的、完整的系統。系統級封裝(SIP)可包括多晶片模組(multi-chip module；MCM)技術、多晶片封裝(multi-chip package；MCP)技術、晶片堆疊(stack die)，或將主/被動元件內埋於基板(embedded substrate)等技術。系統級封裝中互連技術(interconnection)可以為打線接合(wire bonding)、覆晶技術(flip chip)、異方性導電膠(Anisotropic Conductive Adhesive or Anisotropic Conductive Film)等，作為與IC基板間的互連。系統級封裝係將複數個構成積體電路晶片、主動元件或被動元件組裝在一個封裝模組，晶片可以為邏輯元件、記憶體、處理器、基頻、及/或無線射頻等。如第2A圖和第2B圖所示，本實施例系統級封裝模組202於下側包括複數個接合墊203。
接著，請參照第3A圖和第3B圖，系統級封裝模組之接合墊203電性接合一包括引腳206之導線架204(lead frame)。在本發明一實施例中，系統級封裝模組202可藉由異方性導電膠(anisotropic conductive film，ACF)電性接合導線架204。另外，系統級封裝模組202之接合墊203可結由焊錫208接合導線架204，且焊錫208與焊錫208間之間隙可填入底膠(underfill)210。在本發明一實施例中，底膠210可以為一環氧樹脂。此外，在本發明另一實施例中，可使用金屬鍵合薄膜(metallic bonding film)，藉由熱壓合(thermal lamination)之製程，將系統級封裝模組202與導線架204接合。
後續，進行一成形步驟，將引腳形成一特定的形狀。如第4A圖所示，在本發明一實施例中，引腳402在側視圖中可以為一線形。如第4B圖所示，在本發明一實施例中，引腳404在側視圖中可以大體上為Z字形，其中引腳404包括第一部分406、第二部分408和第三部分410，第二部分408大體上與第一部分406和第三部分410垂直。第4C圖所示，在本發明一實施例中，引腳412在側視圖中可以大體上為弧形。
以下配合第5圖描述本發明一實施例系統級封裝組件500形成於印刷電路板組件之使用方式。請參照第5圖，在印刷電路板502之厚度大於系統封裝模組504之厚度的實施例中，可將系統級封裝組件500之導線架508的引腳510製作成在側視圖中為一線形，因此，如第5圖所示，可將系統封裝模組504倒置，鑲嵌入印刷電路板502之開口506中，且引腳510經由焊錫512接合印刷電路板502。請參照第1圖和第5圖，習知技術包括印刷電路板和系統級封裝模組之堆疊的印刷電路板組件的總厚度為Z1，本實施例包括印刷電路板502和系統級封裝模組504之印刷電路板組件的總厚度為Z2，Z2顯然小於Z1。
以下配合第6圖描述本發明另一實施例系統級封裝組件600形成於印刷電路板組件之使用方式。請參照第6圖，在印刷電路板602之厚度小於系統封裝模組604之厚度的實施例中，可將系統級封裝組件600之導線架606的引腳608製作成在側視圖中大體上為Z字形，其中Z字形引腳 608包括第一部分610、第二部分612和第三部分614，第二部分612大體上與第一部分610和第三部分614垂直。如第6圖所示，可將系統級封裝模組604鑲嵌入印刷電路板602的開口605中，且引腳608之第三部分614經由焊錫616接合印刷電路板602。
以下配合第7圖描述本發明另一實施例系統級封裝組件700形成於印刷電路板組件之使用方式。請參照第7圖，本實施例可將印刷電路板704製作成開口706兩側包括導電側壁708之結構，且如第8圖所示，導電側壁708可以為半圓形之電鍍穿孔，其中半圓形之電鍍穿孔包括一弧形側和一平面側，平面側暴露於印刷電路板704的開口706中，且該半圓形之電鍍穿孔電性連接印刷電路板704之線路711。請再參照第7圖，本實施例可將系統級封裝組件700之導線架712的引腳710製作成在側視圖中為弧形，如此本實施例之系統級封裝組件700可插入印刷電路板704之開口706中，使導線架712的引腳710藉由導電側壁708電性連接印刷電路板704之線路711。值得注意的是，本實施例的系統級封裝組件700若發現問題，或系統結構改變時，可很容易的進行修整或置換。另外，本實施例可使用制動裝置或黏合裝置(未繪示)，使系統級封裝組件之引腳與導電側壁可對位準確及/或提供更好的接觸。
根據上述，本發明系統級封裝組件具有以下優點：第一，本發明系統級封裝組件僅微幅增加引腳尺寸，兼顧系統封裝微型化的優勢與易重工替換的優點，且不需使用到 機械構件；第二，由於金屬構成之導線架本身即具備良好的散熱能力，本發明可藉由導線架提供散熱，改善於於系統級封裝模組之散熱；第三，本發明的系統級封裝組件若發現問題，或系統結構改變時，可很容易的進行修整或置換；第四，本發明的系統級封裝組件在與印刷電路板接合後，相較於習知技術，具有較小的厚度。
雖然本揭示之較佳實施例說明如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
102‧‧‧印刷電路板
104‧‧‧系統級封裝模組
106‧‧‧焊錫接合
202‧‧‧系統級封裝模組
203‧‧‧接合墊
204‧‧‧導線架
206‧‧‧引腳
208‧‧‧焊錫
210‧‧‧底膠
402‧‧‧引腳
404‧‧‧引腳
406‧‧‧第一部分
408‧‧‧第二部分
410‧‧‧第三部分
500‧‧‧系統級封裝組件
502‧‧‧印刷電路板
504‧‧‧系統封裝模組
506‧‧‧開口
508‧‧‧導線架
510‧‧‧引腳
512‧‧‧焊錫
600‧‧‧系統級封裝組件
602‧‧‧印刷電路板
604‧‧‧系統封裝模組
606‧‧‧導線架
608‧‧‧引腳
610‧‧‧第一部分
612‧‧‧第二部分
614‧‧‧第三部分
616‧‧‧焊錫
700‧‧‧系統級封裝組件
704‧‧‧印刷電路板
706‧‧‧開口
708‧‧‧導電側壁
710‧‧‧引腳
711‧‧‧線路
第1圖顯示傳統系統級封裝組件之剖面圖。
第2A圖顯示本發明一實施例系統級封裝組件製造方法中間步驟之剖面圖。
第2B圖顯示本發明一實施例系統級封裝組件製造方法中間步驟之平面圖。
第3A圖顯示本發明一實施例系統級封裝組件之剖面圖。
第3B圖本發明一實施例系統級封裝組件之平面圖。
第4A圖顯示本發明另一實施例系統級封裝組件之剖面圖。
第4B圖顯示本發明另一實施例系統級封裝組件之剖面圖。
第4C圖顯示本發明另一實施例系統級封裝組件之剖面圖。
第5圖顯示本發明一實施例系統級封裝組與印刷電路板組裝後之剖面圖。
第6圖顯示本發明另一實施例系統級封裝組與印刷電路板組裝後之剖面圖。
第7圖顯示本發明另一實施例系統級封裝組與印刷電路板組裝後之剖面圖。
第8圖顯示本發明一實施包括導電側壁之印刷電路板的立體圖。
202‧‧‧系統級封裝模組
203‧‧‧接合墊
204‧‧‧導線架
206‧‧‧引腳
208‧‧‧焊錫
210‧‧‧底膠

Claims (7)

  1. 一種印刷電路板組件，包括：一印刷電路板，至少包括一開口；及一系統級封裝組件，包括：一系統級封裝模組；及一導線架，接合至該系統級封裝模組，其中該導線架包括複數個引腳；其中該系統級封裝組件係鑲嵌於該印刷電路板之開口中，其中該些引腳在側視圖中為弧形，該印刷電路板於該開口中包括導電側壁，且該些引腳係電性連接該導電側壁。
  2. 如申請專利範圍第1項所述之印刷電路板組件，其中該些引腳在側視圖中為線形。
  3. 如申請專利範圍第2項所述之印刷電路板組件，其中該系統級封裝組件係倒置，鑲嵌於該印刷電路板之開口中。
  4. 如申請專利範圍第1項所述之印刷電路板組件，其中該些引腳在側視圖中大體上為Z字形。
  5. 如申請專利範圍第4項所述之印刷電路板組件，其中各引腳包括第一部分、第二部分和第三部分，第二部分大體上與第一部分和第三部分垂直。
  6. 如申請專利範圍第5項所述之印刷電路板組件，其中該系統級封裝組件藉由該引腳之第三部分接合該印刷電路板。
  7. 如申請專利範圍第1項所述之印刷電路板組件，其 中該導電側壁係為半圓形之電鍍穿孔，其中該半圓形之電鍍穿孔包括一弧形側和一平面側，該平面側暴露於印刷電路板的開口中。
TW101113121A 2012-04-13 2012-04-13 印刷電路板組件 TWI435667B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101113121A TWI435667B (zh) 2012-04-13 2012-04-13 印刷電路板組件
CN201210128806.XA CN103379736B (zh) 2012-04-13 2012-04-27 印刷电路板组件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101113121A TWI435667B (zh) 2012-04-13 2012-04-13 印刷電路板組件

Publications (2)

Publication Number Publication Date
TW201343019A TW201343019A (zh) 2013-10-16
TWI435667B true TWI435667B (zh) 2014-04-21

Family

ID=49464136

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101113121A TWI435667B (zh) 2012-04-13 2012-04-13 印刷電路板組件

Country Status (2)

Country Link
CN (1) CN103379736B (zh)
TW (1) TWI435667B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113658923A (zh) * 2020-05-12 2021-11-16 宇瞻科技股份有限公司 封装结构
CN113688595B (zh) * 2020-05-19 2023-08-18 上海复旦微电子集团股份有限公司 系统级封装电路原理图设计方法及装置、可读存储介质

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513647A (ja) * 1991-07-05 1993-01-22 Fujitsu Ltd 半導体装置
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
KR100237051B1 (ko) * 1996-12-28 2000-01-15 김영환 버텀리드 반도체 패키지 및 그 제조 방법
JP3297387B2 (ja) * 1998-11-20 2002-07-02 沖電気工業株式会社 半導体装置の製造方法
US6606237B1 (en) * 2002-06-27 2003-08-12 Murata Manufacturing Co., Ltd. Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same
KR100604848B1 (ko) * 2004-04-30 2006-07-31 삼성전자주식회사 솔더 범프와 골드 범프의 접합을 갖는 시스템 인 패키지및 그 제조방법
US7660128B2 (en) * 2004-09-30 2010-02-09 Emcore Corporation Apparatus for electrical and optical interconnection
TWI269361B (en) * 2005-06-17 2006-12-21 Advanced Semiconductor Eng Structure of substrate integrated embedded passive component and method of forming the same
TWI325617B (en) * 2006-12-18 2010-06-01 Chipmos Technologies Inc Chip package and method of manufacturing the same
TWI326909B (en) * 2007-01-03 2010-07-01 Advanced Semiconductor Eng Chip package structure
KR20090059391A (ko) * 2007-12-06 2009-06-11 삼성전자주식회사 패키지 구조 및 그의 제조 방법
TWI394252B (zh) * 2008-08-05 2013-04-21 Unimicron Technology Corp 封裝基板結構

Also Published As

Publication number Publication date
CN103379736A (zh) 2013-10-30
CN103379736B (zh) 2016-04-20
TW201343019A (zh) 2013-10-16

Similar Documents

Publication Publication Date Title
US8785245B2 (en) Method of manufacturing stack type semiconductor package
TWI614865B (zh) 用以與上ｉｃ封裝體耦合以形成封裝體疊加（ｐｏｐ）總成的下ｉｃ封裝體結構，以及包含如是下ｉｃ封裝體結構的封裝體疊加（ｐｏｐ）總成
US7656040B2 (en) Stack structure of circuit board with semiconductor component embedded therein
US9392698B2 (en) Chip-embedded printed circuit board and semiconductor package using the PCB, and manufacturing method of the PCB
US9119320B2 (en) System in package assembly
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
US20150022985A1 (en) Device-embedded package substrate and semiconductor package including the same
KR20090055316A (ko) 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
US20060091524A1 (en) Semiconductor module, process for producing the same, and film interposer
TW201351579A (zh) 高密度立體封裝
TW200423269A (en) Semiconductor device
KR20110099555A (ko) 적층형 반도체 패키지
KR102228461B1 (ko) 반도체 패키지 장치
US8803304B2 (en) Semiconductor package and manufacturing method thereof
JP5394603B2 (ja) 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
JP2007207802A (ja) 電子回路モジュールとその製造方法
JP2005093551A (ja) 半導体装置のパッケージ構造およびパッケージ化方法
US7101733B2 (en) Leadframe with a chip pad for two-sided stacking and method for manufacturing the same
US8546187B2 (en) Electronic part and method of manufacturing the same
TWI435667B (zh) 印刷電路板組件
TWI438880B (zh) 嵌埋穿孔晶片之封裝結構及其製法
KR101450761B1 (ko) 반도체 패키지, 적층형 반도체 패키지 및 반도체 패키지의 제조방법
TWI394250B (zh) 封裝結構及其製法
TWI357653B (zh)

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees