JP5394603B2 - 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。 - Google Patents

非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。 Download PDF

Info

Publication number
JP5394603B2
JP5394603B2 JP2006108295A JP2006108295A JP5394603B2 JP 5394603 B2 JP5394603 B2 JP 5394603B2 JP 2006108295 A JP2006108295 A JP 2006108295A JP 2006108295 A JP2006108295 A JP 2006108295A JP 5394603 B2 JP5394603 B2 JP 5394603B2
Authority
JP
Japan
Prior art keywords
package
die
semiconductor chip
mounting surface
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006108295A
Other languages
English (en)
Other versions
JP2006295183A (ja
Inventor
チャン クオン，ヒョグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Publication of JP2006295183A publication Critical patent/JP2006295183A/ja
Application granted granted Critical
Publication of JP5394603B2 publication Critical patent/JP5394603B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Packaging Frangible Articles (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

関連した出願とのクロスリファレンスとして、本出願は、2005年4月11日にファイルされた米国仮出願No.60/670,443の利点を主張する。これはその全体を参照することによってここに組み込まれる。
本発明は、半導体チップパッケージに関し、特に、スタックパッケージモジュールに関する。
背景技術及び発明が解決しようとする課題
半導体チップパッケージにおいて、半導体の機能密度を増大させることに対する一つの手法としては、パッケージ基板にダイを(一方を他方に)スタックするという手法がある。スタックされたダイの電気的な相互接続は、例えばワイヤボンディングによる、ダイとダイ、及び／又は、ダイと基板とで形成されていてもよい。スタックされたダイパッケージにおいて、アセンブリに優先してダイをテストすることは、技術的に難しく、従ってコストがかかる。そして、供給においては、複数の「悪い」ダイが予期される。スタックされたダイパッケージの1つの悪いダイは、パッケージ全体を悪くする可能性があり、それに応じて、特により多くのダイがパッケージにスタックされる場合、スタックされたダイパッケージの製造において、素材の大幅な浪費と製造時間とが必然的に結果として生じ得る。4、5、又は6つものダイを有するスタックされたダイパッケージが使用されている。隣接したダイの間のスペーサーが必要とされている場合でさえ、スタックされたダイパッケージは、非常に薄く形成されることがある。
半導体チップパッケージにおいて、半導体の機能密度を増大させることに対する別の手法としては、スタックパッケージモジュールを形成するためにパッケージ(一方を他方に)をスタックする手法がある。モジュールの各パッケージは、基板に取り付けられて電気的に相互接続された少なくとも1つのダイを含む。スタックする際のパッケージは、例えばワイヤボンドによってそれぞれのパッケージ基板のボンドサイト間で電気的に相互接続される。これには、パッケージがスタックにて組み立てられる前に完全にテストされ得るという利点がある。即ち、「悪い」パッケージは処分され、「よい」とテストしているパッケージだけがモジュールにて使われる。
いくつかの要素は、典型的なスタックパッケージモジュールの厚さに寄与している。最小でも、それぞれの基板とダイとダイ取付接着剤との厚さが関係している。更に、各パッケージのダイがモールドされる(又は、カプセル化される)場合には、一般に、モールドキャップは、ダイの厚さよりも大きい厚さを有し、ダイが基板にワイヤボンドされている場合には、モールドキャップは、ワイヤに加えてワイヤループの高さのバリエーションの差を完全にカバーするために、十分厚くなければならない。そして、一般に、パッケージスタックもまた、モジュールモールド体によってモールドされる又はカプセル化される。それは、更に厚さを追加する。
例えば、携帯電話、PDA、デジタルカメラ、及び様々な消費者電子機器などのモバイル機器のように、パッケージ面積とパッケージ厚さとの両方に制限が課される製品において、パッケージ(又はモジュール)を制限を越えて面積を増大させることなく可能な限り薄くすることが望ましい。
1つの一般的な形態において、本発明は非対称に配置されたダイを備える半導体チップパッケージを特徴とする。相補的な配置を有する2つのそのようなパッケージは、2つのダイが2つの基板の間のスペースに並んだ配置となるように、一方が他方に対して逆向きにスタックされる。ある形態においては、ダイは、接着剤を使ってそれぞれの基板に貼り付けられ、そして、ワイヤボンディングによって基板と電気的に相互接続される。そして、ある形態においては、ダイは、それぞれの基板の上にフリップチップ相互接続によって設置される。ダイは、モールドされてもよい。
他の形態において、本発明は、それぞれが非対称にダイを配置して、スタックされたパッケージを有するマルチパッケージモジュールを特徴とする。パッケージは、2つのダイが2つの基板の間のスペースに並んだ配置となるように、スタックに際して一方のパッケージが他方のパッケージに対して逆向きにされて相補的且つ非対称な配置となる。隣接したパッケージ間のＺ相互接続は、はんだボールによって成され、そして、はんだボールの高さは、ダイのためのスペースを形成するのに十分なものとなっている。ダイは並べて配置されているので、モジュールの厚さは低減される。
他の形態において、本発明は、パッケージの製造方法とスタックパッケージモジュールの製造方法とを特徴とする。
本発明にかかるスタック可能な相補的なパッケージは、現在入手可能な製造機器と素材と従来の表面実装技術とを用いて製造される。組立工程は、一方が他方の上にスタックされたパッケージを備えるモジュールについての組立工程よりも複雑でないようにすることができ、結果的な厚さプロフィールは、より小さくすることができる。本発明によれば、2つの結合された相補的なパッケージの2つのダイが基板と追加のダイとの間のスペースを占有することと、ダイ取付けとモールドキャップとの厚さが抑制されることという事実の効果によって、モジュールアセンブリにおけるスタックの厚さは低減される。本発明によれば、スタックされた相補的なパッケージの位置合わせの後に、アセンブリ全体に対して1つのはんだボールリフローだけを実行することによって、製造コストは低減される。個々のパッケージは完全に検証可能である。
本発明にかかる相補的なパッケージペアユニットは、
実質的に平坦なダイ実装面と実質的に平坦なランド面とを具備し、ダイ実装面がダイ取付領域と空領域とを有する第1基板と、
第1基板のダイ実装面のダイ取付領域に取付けられたダイと、
第1基板のダイ実装面上のボールパッドにマウントされた第1Ｚ相互接続はんだボールと、
を具備する第1半導体チップパッケージと；
実質的に平坦なダイ実装面と実質的に平坦なランド面とを具備し、ダイ実装面がダイ取付領域と空領域とを有する第2基板と、
第1基板のダイ実装面のダイ取付領域に取付けられたダイと、
を具備する第2半導体チップパッケージとを備え；
第1半導体チップパッケージは、第1半導体チップパッケージのダイ実装面が第2半導体チップパッケージのダイ実装面に面するように第2半導体チップパッケージにスタックされ、第1半導体チップパッケージのダイ取付領域は、第2半導体チップパッケージの空領域と位置合わせされ、第1半導体チップパッケージの第1Ｚ相互接続はんだボールは、第2基板のダイ実装面上のボールパッドに接触するように構成されており、ボールパッドは、ダイ取付領域および空領域の側部に沿って列をなすように配置されることを特徴とする。
また、請求項1に記載の相補的なパッケージペアユニットにおいて、Ｚ相互接続はんだボールは、第1基板のダイ実装面上のボールパッドと第2基板のダイ実装面上の接触ボールパッドとの間のＺレベル相互接続を形成するためにリフローされることが好ましい。
更に、請求項2に記載の相補的なパッケージペアユニットにおいて、第2基板のランド面上のボールパッドにマウントされた第2Ｚ相互接続はんだボールを備えることが好ましい。
また、マルチパッケージモジュールは、請求項2に記載の相補的なパッケージペアユニットと第1及び第2半導体チップパッケージの間のボリュームにおけるモジュールカプセル体とを備えることを特徴とする。
また、マルチパッケージモジュールは、
請求項3記載の第1の相補的なパッケージペアユニットと；
ダイ実装面とランド面とを具備し、ダイ実装面がダイ取付領域と空領域とを有する第3基板と、
第3基板のダイ実装面のダイ取付領域に取付けられたダイと、
第3基板のダイ実装面上のボールパッドにマウントされた第3Ｚ相互接続はんだボールと；
を具備する第3半導体チップパッケージと、
ダイ実装面とランド面とを具備し、ダイ実装面がダイ取付領域と空領域とを有する第4基板と、
第4基板のダイ実装面のダイ取付領域に取付けられたダイと、
を具備する第4半導体チップパッケージと；
を有する第2の相補的なパッケージペアユニットとを備え：
第3半導体チップパッケージは、第3半導体チップパッケージのダイ実装面が第4半導体チップパッケージのダイ実装面に面するように第4半導体チップパッケージにスタックされ、第3半導体チップパッケージのダイ取付領域は、第4半導体チップパッケージの空領域と位置合わせされ、第3半導体チップパッケージの第3Ｚ相互接続はんだボールは、第4基板のダイ実装面上のボールパッドに接触し、更に、第1の相補的なパッケージペアユニットは、第2の相補的なパッケージペアユニットにスタックされ、第2半導体チップパッケージの第2Ｚ相互接続はんだボールは、第3基板のランド面上のボールパッドに接触するように構成され、ボールパッドは、ダイ取付領域および空領域の側部に沿って列をなすように配置されていることを特徴とする。
また、請求項5に記載のマルチパッケージモジュールにおいて、第1及び第2半導体チップパッケージの間のボリュームにおけるモジュールカプセル体を更に備えることが好ましい。
更に、請求項6に記載のマルチパッケージモジュールにおいて、第3及び第4半導体チップパッケージの間のボリュームにおけるモジュールカプセル体を備えることが好ましい。
更に、請求項7に記載のマルチパッケージモジュールにおいて、第2及び第3半導体チップパッケージの間のボリュームにおけるモジュールカプセル体を備えることが好ましい。
また、マルチパッケージモジュールの製造方法は、
請求項1に記載の第1及び第2半導体チップパッケージを形成する第1及び第2半導体チップパッケージ形成工程と；
各基板のダイ実装面が他の基板のダイ実装面に面し、各基板のダイ取付領域が他の基板の空領域に一致するように、第1及び第2半導体チップパッケージを互いに関連付けて位置合わせする位置合わせ工程と；
第2基板のダイ実装面上のボールパッドにて第1Ｚ相互接続はんだボールが接触するはんだボール接触工程と；
第2基板のダイ実装面上のボールパッドと電気的な接続関係をもたらすために第1Ｚ相互接続はんだボールをリフローするリフロー工程と、
を備えることを特徴とする。
また、請求項9に記載のマルチパッケージモジュールの製造方法において、半導体チップパッケージ間のモジュールカプセル体を形成する工程を備えることが好ましい。
更に、請求項9に記載のマルチパッケージモジュールの製造方法において、第2基板のランド面に第2Ｚ相互接続はんだボールをマウントする工程を備えることが好ましい。
また、マルチパッケージモジュールの製造方法は、
請求項1に記載の第1及び第2半導体チップパッケージを形成する第1及び第2半導体チップパッケージ形成工程と；
互いに面する半導体チップパッケージのダイ実装面と他方の基板の空領域に位置合わせされた各半導体チップパッケージのダイ取付領域とによって、第2半導体チップパッケージの上に第1半導体チップパッケージをスタックする第1半導体チップパッケージスタック工程と；
第2基板のダイ実装面上のボールパッドと電気的な接続関係をもたらすために第1Ｚ相互接続はんだボールをリフローするリフロー工程と、
を備えることを特徴とする。
更に、請求項12に記載のマルチパッケージモジュールの製造方法において、パッケージ間のモジュールカプセル体を形成する工程を備えることが好ましい。
また、請求項12に記載のマルチパッケージモジュールの製造方法において、第2基板のランド面に第2Ｚ相互接続はんだボールをマウントする工程を備えることが好ましい。
また、電子機器は、請求項5に記載のマルチパッケージモジュールを備え、電子機器の基礎的な電気回路と電気的に接続されていることを特徴とする。
本発明は、図面を参照することによって、さらに詳しく説明される。各図面は本発明の択一的な形態を示している。各図面は、本発明の特徴と他の特徴及び構成との関係を示す概略図であり、一定の比率ではない。説明を明瞭にするため、本発明の形態を示す各図面において、他の図面で示される要素に対応する要素は、すべて容易に同一視できるが、すべてについて特に同じ番号を付しているわけではない。また、本発明についての理解に必要でない箇所において、説明を明瞭にするためにある特徴が示されていない場合にも同様である。例えば、基板表面に模様付けされた金属層は示されず、そして基板へのダイの相互接続(ワイヤまたはバンプ)は示されない。
本発明の1形態によると、パッケージは、基板に非対称に配置されたダイを備える。即ち、ダイは、ダイ取付領域の基板のエッジの方に、基板の反対側のエッジ付近に空領域を残すようにして取り付けられる（取り付けられてワイヤーボンドされる、或いは、フリップチップ方式でマウントされるかの何れかにて取り付けられる）。第1の形態において、相互接続はんだボールは、基板のダイ実装面にマウントされる；そして、相補的な第2の形態において、はんだボールは、基板のダイ実装面の反対側にマウントされる。パッケージの相補的なペアは一方が他方に対して逆向きとなるようにスタックされ、それぞれのパッケージ基板は、その基板のダイ実装面にはんだボールを備えるパッケージのはんだボールによって電気的に相互接続される。はんだボールの高さは、ダイ(そしてダイ取り付け)の厚さを適合させる基板間のスタンドオフを得るために十分に高く、そして、第1パッケージのダイが第2パッケージ基板の空領域のパッケージ基板間のスペースに配置されるように、パッケージは方向付けられる。
図1(A)、(B)、及び(C)には、本発明にかかる基板12のダイ実装面13上のダイ取付領域15に非対称にマウントされたダイ14が示されている。ダイ取付領域15は、基板のエッジの方に設けられ、基板の反対側のエッジの方に設けられたダイ実装面13の空領域16を残している。パッケージ基板12は、好ましくは、誘電層の間に少なくとも2つの模様付けられた金属層を有するラミネート基板である。即ち、好ましいラミネート基板は、少なくとも、ダイ実装面13に第1「upper」模様付け金属層を、ダイ実装面の反対側の面11(「ランド」面)に第2「lower」模様付け金属層を具備する。種々の金属層は、適切なトレース回路を形成するために模様付けられ、そして、誘電層を通るビアは、層間の接続を果たす。上下の模様付け金属層上の保護層は、ダイの電気接続のためのトレース上のサイトを露出し、はんだボールをマウントするためのボールパッド(ダイ実装面で列又は配列の17にて示される)を露出している開口によって模様付けられている。ダイは、基板に対して外側を向いているダイのアクティブ面にてダイ取付接着剤（ダイ取付エポキシ樹脂やフィルムなど）を用いたダイ取付領域に取り付けられ、そして、基板のダイパッド（図示しない）とボンドパッド（図示しない）との間のワイヤボンドによって電気的に相互接続されてもよい。或いは、ダイは、基板に面しているダイのアクティブ面にてフリップチップアタッチメント(図示しない)によって基板の上にマウントされ、導電性バンプ又はボールを用いた基板のボンドサイトに電気的に相互接続されてもよい。
その場合、ダイは、図2(A)、(B)、 及び(C)に示すようにモールドされる。ダイがワイヤボンディングによって相互接続される場合、その後のステップ間でのワイヤへのダメージを防止するために、モールド体を必要としてもよい。モールド体24は、ダイとワイヤボンド(ワイヤボンド相互接続が用いられる場合)とを覆い、そして、実質的に平坦な「upper」表面25を備えるために成形される。ダイがフリップチップ相互接続によって設置される場合には、ダイと基板との間のバンプスタンドオフスペースを満たすと共に相互接続を機械的に安定させるため、アンダーフィルが望ましいが、モールド体は必要としなくてもよい。
その場合、図3(A)、(B)、及び(C)に示すように、Ｚ相互接続はんだボール37は、基板12のダイ実装面13上のボールパッドにマウントされる。図に示す以外のボールパッドとはんだボールとの配置は、例えば、基板のダイ実装面13の空領域16を閉ざさないような配置であれば何れの配置であっても採用できる。そして、ボールパッドとはんだボールとは、それらが相補的なパッケージに対し第1のパッケージに逆向きにマウントされるよう安定した支持をもたらすように配置される。相補的なパッケージが結合されてはんだボールがリフローした場合には、ダイ(そして、この場合はモールド体)を適合させるためボール高さが隣接した基板の間のクリアランスとなるように、はんだボールは設定される。はんだボールをマウントすると、第1のパッケージ30が完成し、その状態で、はんだボールは基板のダイ実装面にマウントされる。高く評価されるべきことは、はんだボールが2つの相補的なパッケージを結合するためにリフローの間に崩れた場合であっても、モールド体24の上面25は、更なるはんだボールの崩れを抑制して相補的なパッケージ基板の空領域に接触していることである。
はんだボールが基板のランド面にマウントされる本発明の形態にかかる相補的なパッケージ60は、図4(A)乃至図6(C)に示すように製造することができる。
図4(A)、(B)、及び(C)には、本発明にかかる基板42のダイ実装面43上のダイ取付領域45に非対称にマウントされたダイ44が示されている。ダイ取付領域45は、基板のエッジの方に設けられ、基板の反対側のエッジに設けられたダイ実装面43の空領域46を残している。パッケージ基板42は、好ましくは、誘電層の間に少なくとも2つの模様付けられた金属層を有するラミネート基板である。即ち、好ましいラミネート基板は、少なくとも、ダイ実装面43の第1「upper」模様付け金属層とダイ実装面の反対側の面41(「ランド」面)の第2「lower」模様付け金属層とを含む。種々の金属層は、適切なトレース回路を形成するために模様付けられ、そして、誘電層を通るビアは、層間の接続を果たす。上下の模様付け金属層上の保護層は、ダイの電気接続のためのトレース上のサイトを露出し、はんだボールをマウントするためのボールパッド(ダイ実装面で列又は配列の47にて示される)を露出している開口によって模様付けられている。ダイは、基板に対し外側を向いているダイのアクティブ面にてダイ取付接着剤（ダイ取付エポキシ樹脂やフィルムなど）を用いているダイ取付領域に取り付けられ、そして、基板のダイパッド（図示しない）とボンドパッド（図示しない）との間のワイヤボンドによって電気的に相互接続されてもよい。或いは、ダイは、基板に面しているダイのアクティブ面にてフリップチップアタッチメント(図示しない)によって基板の上にマウントされ、導電性バンプ又はボールを用いた基板のボンドサイトに電気的に相互接続されてもよい。
その場合、ダイは、図5(A)、(B)、 及び(C)に示すようにモールドされる。ダイがワイヤボンディングによって相互接続される場合、その後のステップ間でのワイヤへのダメージを防止するために、モールド体を必要としてもよい。モールド体54は、ダイとワイヤボンド(ワイヤボンド相互接続が用いられる場合)とを覆い、そして、実質的に平坦な「upper」表面55を備えるために成形される。ダイがフリップチップ相互接続によって設置される場合には、ダイと基板との間のバンプスタンドオフスペースを満たすと共に相互接続を機械的に安定させるため、アンダーフィルが望ましいが、モールド体は必要としなくてもよい。
その場合、図6(A)、(B)、及び(C)に示すように、Ｚ相互接続はんだボール67は、基板42のランド面41上のボールパッドにマウントされる。図に示す以外のボールパッドとはんだボールとの配置は、以下で説明するように、例えば、マザーボード上、又は追加のアセンブリ上、又は別のサポート上へのアセンブリのマウントに対して安定した支持を供給するような配置であれば何れの配置であっても採用できる。はんだボールをマウントすると、第2パッケージ60が完成する。その状態で、はんだボールは、基板のランド側にマウントされる。
本発明にかかるマルチパッケージモジュールにおける相補的なパッケージのアセンブリは、図7(A)乃至図9(B)及び図10(A)乃至図12(B)に例示されている。
結合された相補的なパッケージ30と60とのユニットの構成は、図7(A)乃至図8(B)の平面図に例示される。図7(A)（側面図）と図7(B)（正面図）とにおいて、第1パッケージ30は、第2パッケージに対して逆向きとされ、第1パッケージ基板12のダイ実装面のはんだボール37が第2パッケージ基板42のダイ実装面のボールパッド（図示しない）と位置合わせされるように、そして第1パッケージ30のモールドキャップ表面25が第2基板42のダイ実装面の空領域46と位置合わせされるように、更に第2パッケージ60のモールドキャップ表面55が第1基板30のダイ実装面の空領域16と位置合わせされるように、位置合わせされて示されている。パッケージの取り扱いは、従来のパッケージアセンブリ機器を用いてなされてもよい。例えば、第2パッケージ60は、サポートに配置することができ、そして、第1パッケージは、ピック・アンド・プレイスツールを用いて、適切な位置に操作されることができる。一度位置合わせされると、第1パッケージ30のはんだボールが第2パッケージ基板46のパッドに接触するまで、図の矢印で示すように、相補的なパッケージは接合される。この時点で、相補的なパッケージペアユニットは完全である。ユニットは、はんだボール37を再び溶かし、パッケージのペアの電気的な相互接続を形成するために熱せられてもよい。ボールは、図8(A)及び(B)のユニットアセンブリ80において崩れた後に再び溶かしたものとなる。そのとき、ダイ25と55とはんだボール37との周囲の基板12と42との間のスペースを、図9(A)及び(B)にて示す95で満たすように、アセンブリはカプセル化され得る。これによって、2つの相補的なパッケージを有するモジュール90が完成する。モジュールは、「upper」表面91を有し、図9(A)と図9(B)とにおいて97で示す第2パッケージのはんだボールは、例えばマザーボードのようなモバイル・コンピューティングまたは通信製品において使用されるデバイスを備えるモジュール90の電気的な相互接続を形成する。
図8(A)及び(B)に示すユニット80のような相補的なパッケージペアユニットは、4つ以上のパッケージを有するモジュールを形成するためにスタックされる。図10(A)乃至図12(B)は、2つの相補的なパッケージペアユニット80，80’を、一方を他方の上にスタックすることによるモジュール120の構成を例示する。図10(A)及び(B)において、例えば図7(A)乃至図8(B)に示すような構成の相補的なパッケージペアユニット80，80’は、パッケージユニット80’の相互接続はんだボール67’がパッケージユニット80のパッケージ30の基板12のランド面11のボールパッド（図示しない）と位置合わせされるようにして位置合わせされる。図の矢印で示すように、はんだボール67’がパッドに接触するまで、ユニットは接合される。これは、4パッケージアセンブリを形成する。アセンブリは、はんだボール67’をリフローするように熱せられて、2つのユニット80，80’間の電気的な相互接続を形成する。
ボールは、図11(A)及び(B)の4パッケージアセンブリ110において崩れた後に再び溶かしたものとなる。そのとき、ダイとはんだボールとの周囲の基板の間のスペースを、図12(A)及び(B)にて示す125で満たすように、アセンブリはカプセル化され得る。これによって、2つの相補的なパッケージを有するモジュール120が完成する。モジュールは、「upper」表面121を有し、図11(A)及び(B)において127で示す最下パッケージのはんだボールは、例えばマザーボードのようなモバイル・コンピューティング又は通信機器において使用されるデバイスを備えるモジュール120の電気的な相互接続を形成する。はんだ再溶解は、単一の再溶解ステップにおけるすべてのはんだボール相互接続について実行できる。
他の形態は本発明の範囲にある。例えば、相補的なパッケージ上のそれぞれのダイが、ほぼ同じ寸法であるとして図に示されているが、それぞれのダイは、他の形態において異なる厚さ又は面積を有してもよく、特に、ダイは異なる機能を有してもよい。そして、例えば、相補的なパッケージのそれぞれの基板が、同じ長さと幅とを有するとして図に説明されているけれども、それぞれの基板は、他の形態において異なる面積を有してもよい。何れにしても、各基板のダイ実装面の空領域は、十分に大きくなければならず、しかもダイ又は相補的なパッケージにおけるダイ上のモールド体の表面の長さと幅とを適合させるように設定されなければならない。
マルチパッケージモジュールは、さまざまな電子機器の何れにも有益であり、高いデバイス密度が望ましい場合、及び、デバイスアセンブリの寸法(面積、厚さ)を適合させるために製品内に制限されたスペースがある場合に、特に有益である。そのような製品には、例えば、携帯電話とパーソナル携帯情報端末、ラップトップ・コンピュータ、デジタルカメラ、及び電子エンターテインメント製品などのポータブル通信デバイスが含まれる。
(A)は、本発明の第1の形態にかかる基板に非対称にマウントされたダイを示す平面図である。(B)と(C)とは、(A)の基板に非対称にマウントされたダイを示す側面図と正面図である。 (A)は、非対称にマウントされたダイが本発明の形態に従ってモールドされる様子を示す平面図である。(B)と(C)とは、(A)に示す基板に非対称にマウントされたダイをモールドする様子を示す側面図と正面図である。 (A)は、本発明の第1の形態に係る、スタック可能なパッケージを完成するために、Ｚ相互接続はんだボールが基板の上のはんだ相互接続パッドにマウントされる様子を示す平面図である。(B)と(C)とは、(A)の完成したスタック可能なパッケージを示す側面図と正面図である。 (A)は、本発明の第2の形態にかかる、基板に非対称にマウントされたダイを示す平面図である。(B)と(C)とは、 (A)の基板に非対称にマウントされたダイを示す側面図と正面図である。 (A)は、本発明の第2の形態に従って、非対称に配置されたダイがモールドされる様子を示す平面図である。(B)と(C)とは、 (A)の基板に非対称にマウントされたダイをモールドする様子を示す側面図と正面図である。 (A)は、本発明の第2の形態にかかる、スタック可能なパッケージを完成するために、Ｚ相互接続はんだボールが基板の上のはんだ相互接続パッドにマウントされる様子を示す平面図である。(B)と(C)とは、(A)の完成したスタック可能なパッケージを示す側面図と正面図である。 (A)及び(B)は、本発明の形態にかかる、スタックマルチパッケージモジュールの構築における2つのスタックされたパッケージを備えるステップを示す側面図と正面図である。 (A)及び(B)は、本発明の形態にかかる、スタックマルチパッケージモジュールの構築における2つのスタックされたパッケージを備えるステップを示す側面図と正面図である。 (A)及び(B)は、本発明の形態にかかる、スタックマルチパッケージモジュールの構築における2つのスタックされたパッケージを備えるステップを示す側面図と正面図である。 (A)及び(B)は、本発明の形態にかかる、スタックマルチパッケージモジュールの構築における4つのスタックされたパッケージを備えるステップを示す側面図と正面図である。 (A)及び(B)は、本発明の形態にかかる、スタックマルチパッケージモジュールの構築における4つのスタックされたパッケージを備えるステップを示す側面図と正面図である。 (A)及び(B)は、本発明の形態にかかる、スタックマルチパッケージモジュールの構築における4つのスタックされたパッケージを備えるステップを示す側面図と正面図である。
12,42…基板、13,43…ダイ実装面、14,44…ダイ、15,45…ダイ取付領域、16,46…空領域、24,54…モールド体

Claims (15)

  1. 実質的に平坦なダイ実装面と実質的に平坦なランド面とを具備し、ダイ実装面がダイ取付領域と空領域とを有する第1基板と、
    第1基板のダイ実装面のダイ取付領域に取付けられたダイと、
    第1基板のダイ実装面上のボールパッドにマウントされた第1Ｚ相互接続はんだボールと、
    を具備する第1半導体チップパッケージと；
    実質的に平坦なダイ実装面と実質的に平坦なランド面とを具備し、ダイ実装面がダイ取付領域と空領域とを有する第2基板と、
    第2基板のダイ実装面のダイ取付領域に取付けられたダイと、
    を具備する第2半導体チップパッケージとを備え；
    第1半導体チップパッケージは、第1半導体チップパッケージのダイ実装面が第2半導体チップパッケージのダイ実装面に面するように第2半導体チップパッケージにスタックされ、第1半導体チップパッケージのダイ取付領域は、第2半導体チップパッケージの空領域と位置合わせされ、第1半導体チップパッケージの第1Ｚ相互接続はんだボールは、第2基板のダイ実装面上のボールパッドに接触するように構成されており、
    ボールパッドは、ダイ取付領域および空領域の側部に沿って列をなすように配置される、相補的なパッケージペアユニット。
  2. Ｚ相互接続はんだボールは、第1基板のダイ実装面上のボールパッドと第2基板のダイ実装面上の接触ボールパッドとの間のＺレベル相互接続を形成するためにリフローされることを特徴とする請求項1に記載の相補的なパッケージペアユニット。
  3. 第2基板のランド面上のボールパッドにマウントされた第2Ｚ相互接続はんだボールを更に備えることを特徴とする請求項2に記載の相補的なパッケージペアユニット。
  4. 請求項2に記載の相補的なパッケージペアユニットと第1及び第2半導体チップパッケージの間のボリュームにおけるモジュールカプセル体とを備えることを特徴とするマルチパッケージモジュール。
  5. 請求項3記載の第1の相補的なパッケージペアユニットと；
    ダイ実装面とランド面とを具備し、ダイ実装面がダイ取付領域と空領域とを有する第3基板と、
    第3基板のダイ実装面のダイ取付領域に取付けられたダイと、
    第3基板のダイ実装面上のボールパッドにマウントされた第3Ｚ相互接続はんだボールと；
    を具備する第3半導体チップパッケージと、
    ダイ実装面とランド面とを具備し、ダイ実装面がダイ取付領域と空領域とを有する第4基板と、
    第4基板のダイ実装面のダイ取付領域に取付けられたダイと、
    を具備する第4半導体チップパッケージと；
    を有する第2の相補的なパッケージペアユニットとを備え：
    第3半導体チップパッケージは、第3半導体チップパッケージのダイ実装面が第4半導体チップパッケージのダイ実装面に面するように第4半導体チップパッケージにスタックされ、第3半導体チップパッケージのダイ取付領域は、第4半導体チップパッケージの空領域と位置合わせされ、第3半導体チップパッケージの第3Ｚ相互接続はんだボールは、第4基板のダイ実装面上のボールパッドに接触し、更に、第1の相補的なパッケージペアユニットは、第2の相補的なパッケージペアユニットにスタックされ、第2半導体チップパッケージの第2Ｚ相互接続はんだボールは、第3基板のランド面上のボールパッドに接触するように構成され、
    ボールパッドは、ダイ取付領域および空領域の側部に沿って列をなすように配置される、マルチパッケージモジュール。
  6. 第1及び第2半導体チップパッケージの間のボリュームにおけるモジュールカプセル体を更に備えることを特徴とする請求項5に記載のマルチパッケージモジュール。
  7. 第3及び第4半導体チップパッケージの間のボリュームにおけるモジュールカプセル体を更に備えることを特徴とする請求項6に記載のマルチパッケージモジュール。
  8. 第2及び第3半導体チップパッケージの間のボリュームにおけるモジュールカプセル体を更に備えることを特徴とする請求項7に記載のマルチパッケージモジュール。
  9. 請求項1に記載の第1及び第2半導体チップパッケージを形成する第1及び第2半導体チップパッケージ形成工程と；
    各基板のダイ実装面が他の基板のダイ実装面に面し、各基板のダイ取付領域が他の基板の空領域に一致するように、第1及び第2半導体チップパッケージを互いに関連付けて位置合わせする位置合わせ工程と；
    第2基板のダイ実装面上のボールパッドにて第1Ｚ相互接続はんだボールが接触するはんだボール接触工程と；
    第2基板のダイ実装面上のボールパッドと電気的な接続関係をもたらすために第1Ｚ相互接続はんだボールをリフローするリフロー工程と、
    を備えることを特徴とするマルチパッケージモジュールの製造方法。
  10. 半導体チップパッケージ間のモジュールカプセル体を形成する工程を更に備えることを特徴とする請求項9に記載のマルチパッケージモジュールの製造方法。
  11. 第2基板のランド面に第2Ｚ相互接続はんだボールをマウントする工程を更に備えることを特徴とする請求項9に記載のマルチパッケージモジュールの製造方法。
  12. 請求項1に記載の第1及び第2半導体チップパッケージを形成する第1及び第2半導体チップパッケージ形成工程と；
    互いに面する半導体チップパッケージのダイ実装面と他方の基板の空領域に位置合わせされた各半導体チップパッケージのダイ取付領域とによって、第2半導体チップパッケージの上に第1半導体チップパッケージをスタックする第1半導体チップパッケージスタック工程と；
    第2基板のダイ実装面上のボールパッドと電気的な接続関係をもたらすために第1Ｚ相互接続はんだボールをリフローするリフロー工程と、
    を備えることを特徴とするマルチパッケージモジュールの製造方法。
  13. 半導体チップパッケージ間のモジュールカプセル体を形成する工程を更に備えることを特徴とする請求項12に記載のマルチパッケージモジュールの製造方法。
  14. 第2基板のランド面に第2Ｚ相互接続はんだボールをマウントする工程を更に備えることを特徴とする請求項12に記載のマルチパッケージモジュールの製造方法。
  15. 請求項5に記載のマルチパッケージモジュールを備え、電子機器の基礎的な電気回路と電気的に接続されていることを特徴とする電子機器。
JP2006108295A 2005-04-11 2006-04-11 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。 Active JP5394603B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US67044305P 2005-04-11 2005-04-11
US60/670,443 2005-04-11
US11/394,363 US7545031B2 (en) 2005-04-11 2006-03-30 Multipackage module having stacked packages with asymmetrically arranged die and molding
US11/394,363 2006-03-30

Publications (2)

Publication Number Publication Date
JP2006295183A JP2006295183A (ja) 2006-10-26
JP5394603B2 true JP5394603B2 (ja) 2014-01-22

Family

ID=37082414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006108295A Active JP5394603B2 (ja) 2005-04-11 2006-04-11 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。

Country Status (4)

Country Link
US (2) US7545031B2 (ja)
JP (1) JP5394603B2 (ja)
KR (3) KR101227792B1 (ja)
TW (1) TWI404190B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7545031B2 (en) * 2005-04-11 2009-06-09 Stats Chippac Ltd. Multipackage module having stacked packages with asymmetrically arranged die and molding
SG149724A1 (en) 2007-07-24 2009-02-27 Micron Technology Inc Semicoductor dies with recesses, associated leadframes, and associated systems and methods
SG149725A1 (en) * 2007-07-24 2009-02-27 Micron Technology Inc Thin semiconductor die packages and associated systems and methods
US20090109636A1 (en) * 2007-10-25 2009-04-30 Chipstack, Inc. Multiple package module using a rigid flex printed circuit board
TWI385779B (zh) * 2009-10-28 2013-02-11 Nat Chip Implementation Ct Nat Applied Res Lab 多層系統晶片模組結構
KR101881732B1 (ko) * 2011-06-30 2018-07-27 무라타 일렉트로닉스 오와이 시스템-인-패키지 디바이스를 제조하는 방법 및 시스템-인-패키지 디바이스
KR102032887B1 (ko) * 2012-12-10 2019-10-16 삼성전자 주식회사 반도체 패키지 및 반도체 패키지의 라우팅 방법
US10068866B2 (en) * 2016-09-29 2018-09-04 Intel Corporation Integrated circuit package having rectangular aspect ratio
US11171108B2 (en) 2018-10-04 2021-11-09 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
SG75873A1 (en) * 1998-09-01 2000-10-24 Texas Instr Singapore Pte Ltd Stacked flip-chip integrated circuit assemblage
US6122171A (en) * 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
EP1085572A3 (en) * 1999-09-16 2006-04-19 Texas Instruments Incorporated Low pass filter integral with semiconductor package
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
KR100673378B1 (ko) * 1999-12-17 2007-01-23 삼성전자주식회사 칩 스케일 적층 칩 패키지와 그 제조 방법
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
JP2001210954A (ja) * 2000-01-24 2001-08-03 Ibiden Co Ltd 多層基板
JP3980807B2 (ja) * 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6778404B1 (en) * 2000-06-02 2004-08-17 Micron Technology Inc Stackable ball grid array
JP2001352035A (ja) * 2000-06-07 2001-12-21 Sony Corp 多層半導体装置の組立治具及び多層半導体装置の製造方法
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
SG95637A1 (en) * 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
JP2003197849A (ja) * 2001-10-18 2003-07-11 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
TWI255532B (en) * 2002-02-05 2006-05-21 Siliconware Precision Industries Co Ltd Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same
US7479407B2 (en) * 2002-11-22 2009-01-20 Freescale Semiconductor, Inc. Digital and RF system and method therefor
TWI290757B (en) * 2002-12-30 2007-12-01 Advanced Semiconductor Eng Thermal enhance MCM package and the manufacturing method thereof
TW576549U (en) * 2003-04-04 2004-02-11 Advanced Semiconductor Eng Multi-chip package combining wire-bonding and flip-chip configuration
JP3842759B2 (ja) * 2003-06-12 2006-11-08 株式会社東芝 三次元実装半導体モジュール及び三次元実装半導体システム
JP4330411B2 (ja) * 2003-09-24 2009-09-16 三洋電機株式会社 回路装置
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
KR100627006B1 (ko) * 2004-04-01 2006-09-25 삼성전자주식회사 인덴트 칩과, 그를 이용한 반도체 패키지와 멀티 칩 패키지
TWI237882B (en) * 2004-05-11 2005-08-11 Via Tech Inc Stacked multi-chip package
JP2006114604A (ja) * 2004-10-13 2006-04-27 Toshiba Corp 半導体装置及びその組立方法
KR100622609B1 (ko) 2005-02-16 2006-09-19 주식회사 하이닉스반도체 박막 형성 방법
JP4557757B2 (ja) * 2005-03-14 2010-10-06 株式会社東芝 半導体装置
US7545031B2 (en) * 2005-04-11 2009-06-09 Stats Chippac Ltd. Multipackage module having stacked packages with asymmetrically arranged die and molding
US20070108583A1 (en) * 2005-08-08 2007-05-17 Stats Chippac Ltd. Integrated circuit package-on-package stacking system
JP4388926B2 (ja) * 2005-11-21 2009-12-24 株式会社Ｇｅｎｕｓｉｏｎ 半導体装置のパッケージ構造
US20070210433A1 (en) * 2006-03-08 2007-09-13 Rajesh Subraya Integrated device having a plurality of chip arrangements and method for producing the same

Also Published As

Publication number Publication date
US20090218675A1 (en) 2009-09-03
KR101245454B1 (ko) 2013-03-19
TWI404190B (zh) 2013-08-01
KR101299852B1 (ko) 2013-08-23
JP2006295183A (ja) 2006-10-26
US7545031B2 (en) 2009-06-09
KR101227792B1 (ko) 2013-01-29
KR20120009413A (ko) 2012-01-31
KR20120090875A (ko) 2012-08-17
US7932593B2 (en) 2011-04-26
TW200644216A (en) 2006-12-16
US20060226528A1 (en) 2006-10-12
KR20060107938A (ko) 2006-10-16

Similar Documents

Publication Publication Date Title
US10468380B2 (en) Stackable microelectronic package structures
JP5394603B2 (ja) 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。
TWI515863B (zh) 載體安裝式電氣互連晶粒組成件
US7915718B2 (en) Apparatus for flip-chip packaging providing testing capability
US6841881B2 (en) Semiconductor device and a method of manufacturing the same
JP5002533B2 (ja) スタック型チップパッケージ構造
KR101695846B1 (ko) 적층형 반도체 패키지
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
TWI601266B (zh) 半導體裝置結構及其製造方法
EP2700099A1 (en) Multi-chip module with stacked face-down connected dies
JP2002076057A5 (ja)
US11069623B2 (en) Semiconductor package
JP2013021058A (ja) 半導体装置の製造方法
JP2001077294A (ja) 半導体装置
KR20140071561A (ko) 회로 기판과 이를 구비하는 반도체 패키지
JP2006202997A (ja) 半導体装置およびその製造方法
TWI435667B (zh) 印刷電路板組件
JP2003037244A (ja) 半導体装置用テープキャリア及びそれを用いた半導体装置
JP2001035997A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080625

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090408

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100810

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100810

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111031

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111201

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121119

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121205

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131017

R150 Certificate of patent or registration of utility model

Ref document number: 5394603

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350