JP5002533B2 - スタック型チップパッケージ構造 - Google Patents

スタック型チップパッケージ構造 Download PDF

Info

Publication number
JP5002533B2
JP5002533B2 JP2008139275A JP2008139275A JP5002533B2 JP 5002533 B2 JP5002533 B2 JP 5002533B2 JP 2008139275 A JP2008139275 A JP 2008139275A JP 2008139275 A JP2008139275 A JP 2008139275A JP 5002533 B2 JP5002533 B2 JP 5002533B2
Authority
JP
Japan
Prior art keywords
stacked
flexible circuit
conductive
package structure
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008139275A
Other languages
English (en)
Other versions
JP2009141312A (ja
Inventor
仁君 陳
▲呉▼徳 楊
Original Assignee
南亞科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股▲ふん▼有限公司 filed Critical 南亞科技股▲ふん▼有限公司
Publication of JP2009141312A publication Critical patent/JP2009141312A/ja
Application granted granted Critical
Publication of JP5002533B2 publication Critical patent/JP5002533B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Description

この発明は、一般的にチップパッケージ構造に関するものであり、特に、スタック型チップパッケージ構造（stacked-type chip package structure ）およびその製作方法に関するものである。
スタック型チップパッケージ構造は、３次元パッケージ技術を使用して複数のチップを垂直に積み重ねる半導体パッケージ構造である。スタック型チップパッケージ構造は、メモリーモジュール、メモリーカード、ポータブルフラッシュディスク（portable flash disks）などのような記憶装置（storage devices ）に適用することができる。通常、ディスクトップコンピュータ、ノートブックコンピュータまたは産業用コンピュータに利用されるメモリーモジュールは、ダイナミックランダムアクセスメモリー（dynamic random access memory = DRAM ）モジュールのような規格化された製品である。コンピュータの演算処理の必要性を満足させるために、メモリーモジュールの記憶容量（storage capacity）およびアクセススピードが絶え間なく進歩させられてきた。先行技術によれば、従来のシングルインラインメモリーモジュール（single in-line memory module）または従来のデュアルインラインメモリーモジュール（dual in-line memory module）の複数のメモリーチップは、単一の回路板上に配置される。表面実装技術（surface mount technology =ＳＭＴ）によって、メモリーチップの各ピンが回路板にはんだ付けされる。また、回路板上に配置された挿入型表面ボンディングインターフェース（例えば、ゴールドフィンガーコネクタ）を介して、メモリーモジュールが必要な情報を伝送するためにコンピュータのマザーボード上のＰＣＩ（peripheral component interface）バススロットに挿入される。
しかしながら、メモリーモジュールの記憶容量を増大させる要求のために、メモリーチップの数量がそれによって増加するとともに、回路板により占有される追加的な領域が必要となる。これにより、３次元パッケージ構造を備えるメモリーモジュールが、記憶容量を急速かつ大幅に拡張することのできない従来のメモリーモジュールを凌駕する（prevail over）ものとなる。
メモリーモジュールに適用される最も普通のパッケージ技術には、ワイヤーボンディング（wire bonding）技術、フリップチップボンディング（flip-chip bonding ）技術、パッケージオンパッケージ（package on package）技術、ゴールドツーゴールドインターコネクション（gold to gold interconnection = GGI）技術、スルーシリコンビア（through silicon via = TSV ）技術などが含まれる。３次元パッケージ構造に適合される上述した全てのパッケージ技術が高密度メモリーの記憶容量に対する要求を満たすために開発されている。
ＴＳＶ（through silicon via）技術をここに一例として詳しく述べる。先ず、高いアスペクト比を有するビア（via）がシリコン基板上に製作される。そして、導電材料がビア中へ充填されるとともに、ソルダーボール（solder balls ）がシリコン基板上に形成される。それにより、ソルダーボールがビア中の導電材料に電気接続される。スタック型チップパッケージ構造を説明する図１において、複数のチップ１０が連続的に積み重ねられ、かつ隣接する２つのチップ１０がいずれも接着層４０により分離される。複数のソルダーボール３０が隣接する２つのチップ１０間に配置されるとともに、各チップ１０を介して区画および延伸されるビア１２中の導電材料２０に電気接続される。それにより、チップ１０が互いに電気接続される。その後、シーラント（sealant ）５０がチップ１０間に充填されて、ソルダーボール３０を保護する。
しかしながら、シリコン基板に高いアスペクト比を有するビアを製作することは、費用効果が悪く、かつ大量生産において劣ったものとなる。その上、チップ１０上のソルダーボール３０の配列が微細間隔（fine pitch）の流行に従う時、ソルダーボール３０間の距離が短くなることが、リフロー（reflow）プロセス時にソルダーボール３０のオーバーフローを起こし、それにより回路短絡が発生しやすくなる。更に、高いアスペクト比を有するビアをシリコン基板上に製作することは、チップ中の集積回路の性能および信頼性に否定的な影響を及ぼすので、回路システム全体の操作に打撃を与えるものとなる。
そこで、この発明の目的は、積み重ねられたフレキシブル回路板と積み重ねられたチップとが互いに電気接続されて、高密度チップパッケージ構造を形成するスタック型チップパッケージ構造を提供することにある。
この発明の別の目的は、積み重ねられたフレキシブル回路板と積み重ねられたチップとが基板上に形成されて、高密度チップパッケージ構造を形成するスタック型チップパッケージ構造の製作方法を提供することにある。
この発明は、基板と、複数のチップと、複数の積み重ねられたフレキシブル回路板と、複数の導電バンプと、複数の導電線とを含むスタック型チップパッケージ構造を提供する。基板が第１表面と第２表面とを有する。複数のチップと複数の積み重ねられたフレキシブル回路板とが第１表面上に配置されるとともに、複数のスペーサ層が２つの隣接するチップ間に挟まれ、かつ互いの頂部に積み重ねられる。基板上および積み重ねられたフレキシブル回路板間に配置された導電バンプが積み重ねられたフレキシブル回路板と基板とに電気接続される。また、導電線が各フレキシブル回路板および各チップに電気接続される。
この発明の実施形態に従い、積み重ねられたフレキシブル回路板が複数の積み重ねられた第１フレキシブル回路板および複数の積み重ねられた第２フレキシブル回路板を含む。
この発明の実施形態に従い、導電バンプが複数の第１導電バンプと複数の第２導電バンプとを含む。第１導電バンプが第１フレキシブル回路板間に垂直に配列され、かつ第１フレキシブル回路板に電気接続されるとともに、第２導電バンプが第２フレキシブル回路板間に垂直に配列され、かつ第２フレキシブル回路板に電気接続される。
この発明の実施形態に従い、第１フレキシブル回路板がそれぞれ第１導電バンプに電気接続された複数の導電柱を有する。また、第２フレキシブル回路板がそれぞれ第２導電バンプに電気接続された複数の導電柱を有する。
この発明の実施形態に従い、導電線が複数の第１導電線と複数の第２導電線とを含む。第１導電線が第１フレキシブル回路板およびチップ間に電気接続されるとともに、第２導電線が第２フレキシブル回路板およびチップ間に電気接続される。
この発明の実施形態に従い、スタック型チップパッケージ構造が更に基板上に形成されるとともにチップとフレキシブル回路板と導電バンプと導電線を被包するシーラントを含む。また、スタック型チップパッケージ構造が更に基板の第２表面上に配置される複数のソルダーボールを含む。
この発明の実施形態に従い、積み重ねられたチップが複数の中央に配列されたワイヤーボンディングパッドを有する。それと対照的に、この発明の別の実施形態に従い、積み重ねられたチップが複数の周辺に配列されたワイヤーボンディングパッドを有する。
この発明中、導電柱を有するフレキシブル回路板が連続して導電バンプ上に積層され、かつチップの各層およびフレキシブル回路板の各層が同一層の導電線を介して電気接続される。かくして、多層のチップを備えるパッケージ構造が基板上に形成される。フレキシブル回路板上への導電柱の製作がチップ中の集積回路の電気性能および信頼性に否定的な打撃を与えることはない。また、十分な再生能力（reworkability ）および柔軟性により特徴づけられるフレキシブル回路板の使用によって、製品の生産効率および信頼性を向上させることができる。
つまり、この発明中、導電柱を備えるフレキシブル回路板が連続的に導電バンプ上に積み重ねられるとともに、チップの各層およびフレキシブル回路板の各層が同一層の導電線を通じて電気接続される。このようにして、多層のチップを備えるパッケージ構造が基板上に形成される。この発明中に提案したようなスタック型チップパッケージ構造とその製作方法により、メモリーモジュールの記憶容量が有効な方式で拡張され、コストが低減され、高密度メモリーモジュールの良好な電気性能および信頼性が保証される。また、基板上での導電柱の製作がチップ中の集積回路の電気性能および信頼性に否定的な打撃を与えることはない。さらに、十分な柔軟性により特徴づけられるフレキシブル回路板の使用によって製品の生産効率を向上させることができる。
この発明の前述した目的および別の目的ならびに特徴および利点をさらに理解しやすくするために、いくつかの実施形態を図面を伴い以下に詳細に記載する。
以下、この発明を実施するための最良の形態を図面に基づいて説明する。
図２Ａ〜図２Ｈは、この発明の実施形態にかかるスタック型チップパッケージ構造を製作するステップを説明する図である。各ステップは、以下の通りである：
（ａ）チップ１００の第１層を基板１１０上に配置する；
（ｂ）基板１１０上にスタッドバンプボンディング（stud-bump bonding）プロセスで導電バンプ１２０の第１層を配置する；
（ｃ）導電バンプ１２０の第１層上にフレキシブル回路板１３０の第１層を配置する；
（ｄ）ワイヤーボンディングプロセスでチップ１００の第１層および各フレキシブル回路板１３０の第１層間に導電線１４０の第１層を形成してチップ１００の第１層およびフレキシブル回路板１３０の第１層を電気接続する；
（ｅ）スタッドバンプボンディングプロセスでフレキシブル回路板１３０の第１層上に導電バンプ１５０の第２層を配置する；
（ｆ）チップ１００の第１層上にスペーサ層１６０の第１層を配置する；
（ｇ）スペーサ層１６０の第１層上にチップ１７０の第２層を配置する；
（ｈ）導電バンプ１５０の第２層上にフレキシブル回路板１８０の第２層を配置する；
（ｉ）ワイヤーボンディングプロセスでチップ１７０の第２層およびフレキシブル回路板１８０の第２層間に導電線１９０を形成してチップ１７０の第２層およびフレキシブル回路板１８０の第２層を電気接続し、基板１１０上に２層のチップを備えるスタック型チップパッケージ構造２００を形成する。
図２Ａにおいて、この実施形態のステップ（ａ）中、チップ１００の第１層が基板１１０に接着された背面を有する一方で、チップ１００の能動表面が上を向いている。複数の中央に配置されたワイヤーボンディングパッド１０２がチップ１００の能動表面（active surface）上に配置されている。ワイヤーボンディングパッド１０２は、チップ１００の第１層の内部回路の入力／出力インターフェースとして供される。しかし、他の実施形態中、ワイヤーボンディングパッド１０２の位置は、チップ１００の第１層の能動表面上に配置された再配分層（redistribution layer、図示せず）に基づいて再配列することができ、複数の周辺配列されたワイヤーボンディングパッドをチップ１００の第１層の能動表面上に配置することができる。
次に、図２Ｂにおいて、この実施形態のステップ（ｂ）中、複数の導電バンプ１２０の第１層を配置するステップが、ワイヤーボンディング機械の使用により基板１１０のボンディングパッド上に押圧されるスタッドバンプを形成するために金線（gold wire ）の一端を加熱することを含む。その後、スタッドバンプが金線から切断される。このステップが繰り返されて、導電バンプ１２０の第１層が基板１１０の各ボンディングパッド上に形成される。信頼性があり、かつコスト効果のあるワイヤーボンディング機械は、大量生産の必要性に応えることができる。また、他の実施形態中、導電バンプは、他の材料またはバンプを製作する別のプロセスの実施によって形成することができる。
その後、図２Ｃにおいて、この実施形態のステップ（ｃ）およびステップ（ｄ）中、導電柱（pillars）１３６を有するフレキシブル回路板１３０の第１層が導電バンプ１２０の第１層上に配置されるとともに、導電線１４０の第１層がチップ１００の第１層およびフレキシブル回路板１３０の第１層間をワイヤーボンディングプロセスにより電気接続される。特に、フレキシブル回路板１３０の第１層上に導電柱１３６を形成するステップは、レーザードリルプロセス（laser drilling process）またはフォトリソグラフィープロセス（photolithography process）の実施によって、フレキシブル基板（例えば、ポリイミド）上に必要とされるビアをエッチングすることを含む。その後、導電材料がビアへ充填され、パッド材料（例えば、金；aurum ）が導電材料上を被覆する。図２Ｃと図３Ａと図３Ｂとを参照されたい。図３Ａは、図２Ｃに示すフレキシブル回路板の平面図であり、一方、図３Ｂは、図３のＩ−Ｉ線に沿って示した断面図である。フレキシブル基板１３１の頂部上の各ボンディングパッド１３２がワイヤーボンディング用のボンディングパッド部１３２ａを有し、かつ、導電バンプを配置するためのボンディングパッド部１３２ｂを有する。ボンディングパッド１３２は、上から見た時にスプーン状になっている。また、フレキシブル基板１３１の底部でボンディングパッド１３４が導電柱１３６を介し、対応して表面を覆うボンディングパッド１３２に電気接続されるとともに、下に敷かれている導電バンプ１２０に電気接続される。それにより、積み重ねられたフレキシブル回路板１３０が互いに電気接続される。
注意すべきことは、フレキシブル基板上に低いアスペクト比を有するビアを形成するコスト障壁は、シリコン基板上に高いアスペクト比を有するビアを製作するコスト障壁と比較して相対的に低いということである。更に、シリコン基板の使用できる面積は、この実施形態中で提案される製作方法を介して形成されるビアによって占有されるものではない。従って、各ウェハーから切り出されるチップの最大数量は、チップの増大された寸法に応じて減少するものではない。従って、フレキシブル基板上のビアの製作がチップ中の集積回路の電気性能および信頼性に打撃を与えない。さらに、製品の生産効率は、再生能力（reworkability ）および柔軟性によって特徴づけられるフレキシブル基板を使用することにより向上させることができる。
次に、図２Ｄにおいて、この実施形態のステップ（ｅ）中、導電バンプ１５０の第２層は、スタッドバンプ・ボンディングプロセスによりフレキシブル回路板１３０の第１層の導電柱１３６上に配置される。つまり、導電バンプ１５０の第２層は、導電柱１３６の上方のボンディングパッド部１３２ｂに配置される。ボンディングパッド部１３２ｂは、導電バンプ１５０を配置するために使用される。このようにして、導電バンプ１２０の第１層と導電バンプ１５０の第２層とが互いに電気接続される。
その後、図２Ｅにおいて、この実施形態のステップ（ｆ）およびステップ（ｇ）中、スペーサ層１６０（例えば、エポキシ樹脂）の第１層がチップ１００の第１層上に配置されるとともに、チップ１７０の第２層がスペーサ層１６０の第１層上に配置される。即ち、スペーサ層１６０の第１層がチップ１００の第１層およびチップ１７０の第２層間に挟まれて、２つの隣接したチップ間の距離を維持する。それによって、導電線１４０の第１層の十分なワイヤーボンディング高さを確保して、導電線１４０が駄目になること（being cracked up）を回避する。
その後、図２Ｆにおいて、この実施形態のステップ（ｈ）およびステップ（ｉ）中、導電柱１８６を有するフレキシブル回路板１８０の第２層が導電バンプ１５０の第２層上に配置されるとともに、導電線１９０の第２層がワイヤーボンディングプロセスによりチップ１７０の第２層および各フレキシブル回路板１８０の第２層間を電気接続する。具体的には、導電バンプ１２０，１５０が基板１１０に垂直に配置されるとともに積み重ねられたフレキシブル回路板１３０，１８０間に配列される。積み重ねられたフレキシブル回路板１３０，１８０および積み重ねられた導電バンプ１２０，１５０間の電気的伝導を介して、チップ１００，１７０が基板１１０に電気接続されて、基板１１０上にチップの２層を備えたスタック型構造２００を形成する。
最後に、図２Ｇと図２Ｈとにおいて、この実施形態中、凹状ダイ（die ）を基板上に被せるとともに、液状のシーラント（sealant ）を充填する。その後、液状のシーラントが固化されて、基板１１０上にシーラント２１０を形成して仕上げられる。シーラント２１０が基板１１０上に２層のチップを備えたスタック型構造２００を被包し（encapsulate）、スタック型構造２００が外部の湿気により汚染されることを排除する（preclude）。その後、ボール実装装置を用いて、基板１１０のより低い表面に複数のソルダーボール（solder ball ）２２０が配置される。つまり、ソルダーボール２２０が基板１１０のより低い表面の各ボンディングパッド上に配置される。その後、リフロー（reflow）プロセスが実施されてソルダーボール２２０が仕上げられる。かくして、表面ボンディングパッケージプロセスがソルダーボール２２０を使用して基板１１０および外部回路板上で実行されて、多層チップを備える３次元スタックトモジュールを形成することができる。
この発明に従って、２層のチップを備えるスタック型チップパッケージ構造を有するメモリーモジュールが形成できるだけでなく、記憶容量を増大させるために、複数のスタック型メモリーチップをメモリーモジュール中に配置することができる。メモリーチップの数量は要求される記憶容量に基づいて増大させることができ、Ｎ層のチップを備えるスタック型構造が基板上に形成される。ここで、Ｎは、３より大きい正の整数である。基板は、プリント回路板、リードフレーム（lead frame）などのキャリア（carrier ）とすることができる。ＳＭＴ（surface mount technology；表面実装技術）プロセスの実行を介して、基板のピンまたはソルダーボールを回路板へはんだ付けすることができる。また、基板上に配置された挿入型表面ボンディングインターフェース（例えば、ゴールドフィンガーコネクター）を介して、メモリーモジュールをコンピュータのマザーボード上のＰＣＩ（peripheral component interface）バススロットに挿入し、必要とされる情報を伝送することができる。
この発明の２つの実施形態のそれぞれにかかるスタック型チップパッケージ構造を示す図４および図５を参照すると、図４中、チップ３００のボンディングパッド３０２が中央寄りに配列されるので、ワイヤーボンディングプロセスを実施するためにより長い導電線が必要となる。それと対照的に、図５中、再配分層（redistribution layer；図示せず）を配置するために、チップ３００のボンディングパッド３０２がチップの周辺に配置されるので、ワイヤーボンディングプロセスを実施するためにより短い導電線が必要となる。上記２つのスタック型チップパッケージ構造中、チップ３００が基板３１０の第１表面３１２（即ち、上表面）に配置される。十分なワイヤーボンディング高さという要求を満足させるために、スペーサ層３０４がそれぞれ２つの隣接するチップ３００間に挟まれるとともに、互いの頂部に積み重ねられる。チップ３００がフェイスツーバック方式で（in a face-to-back manner）底部から頂部へ積み重ねられる。また、複数の第１導電バンプ３２０が垂直に積み重ねられた第１フレキシブル回路板３３０間に配列されるとともに、垂直に積み重ねられた第１フレキシブル回路板３３０の導電柱３３６に電気接続される。複数の第２導電バンプ３５０が垂直に積み重ねられた第２フレキシブル回路板３６０間に配列されるとともに、垂直に積み重ねられた第１フレキシブル回路板３６０の導電柱３６６に電気接続される。その一方で、複数の第１導電線３４０が各層の第１フレキシブル回路板３３０およびチップ３００間を電気接続するとともに、複数の第２導電線３７０が各層の第２フレキシブル回路板３６０およびチップ３００間を電気接続する。このようにして、４層のチップを備えるパッケージ構造が基板３１０上に形成される。また、シーラント３８０が更に基板３１０の第１表面に形成されて、４層のチップを備えるパッケージ構造を被包し（encapsulate ）、パッケージ構造が外部の湿気により汚染されることを排除する（preclude）。表面ボンディングパッケージプロセスを実施するために複数のソルダーボール３９０または別の導電構造を更に基板３１０の第１表面３１４（即ち、より低い表面）に配置することができる。
この実施形態中、積み重ねられたフレキシブル回路板が複数の積み重ねられた第１フレキシブル回路板３３０および複数の積み重ねられた第２フレキシブル回路板３６０を含む。第１フレキシブル回路板３３０の数量は、チップ３００の数量と同一であり、第２フレキシブル回路板３６０の数量も同様である。あるいは、他の実施形態に従い、積み重ねられた回路板がより多くの積み重ねられた回路板（またはより少ない積み重ねられた回路板）へ分割されて、入力／出力データの量を増大（減少）する。
この実施形態に従い、上記スタック型チップパッケージ構造およびその製作方法中、チップの第１層、導電バンプの第１層、第１フレキシブル回路板、第２フレキシブル回路板、導電線の第１層、スペーサ層の第１層は、底部から頂部へ連続的に配置されることが分かる。その後、チップの第２層、導電バンプの第２層、第１フレキシブル回路板、第２フレキシブル回路板、導電線の第２層、スペーサ層の第２層が配置される。もし、より多くの層を備えたパッケージ構造が形成される場合、ステップ（ｆ）が少なくとも１回繰り返されて、チップの第（Ｎ−１）層上にスペーサ層の第（Ｎ−１）層が配置される。ステップ（ｇ）が少なくとも１回繰り返されて、スペーサ層の第（Ｎ−１）層上にチップの第Ｎ層が配置される。ステップ（ｅ）が少なくとも１回繰り返されて、スタッドバンプ・ボンディングプロセスによりフレキシブル回路板の第（Ｎ−１）層上に導電バンプの第Ｎ層が配置される。ステップ（ｈ）が少なくとも１回繰り返されて、導電バンプの第Ｎ層上にフレキシブル回路板の第Ｎ層が配置される。ステップ（ｉ）が少なくとも１回繰り返されて、ワイヤーボンディングプロセスによりチップの第Ｎ層およびフレキシブル回路板の第Ｎ層間を導電線の第Ｎ層が電気接続する。それにより、Ｎ層のチップを備えるパッケージ構造が基板上に形成される。
以上のごとく、この発明を最良の実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
図１は、従来のスタック型チップパッケージ構造を示す図である。 図２Ａは、この発明の実施形態にかかるスタック型チップパッケージ構造を製作するステップを示す図である。 図２Ｂは、この発明の実施形態にかかるスタック型チップパッケージ構造を製作するステップを示す図である。 図２Ｃは、この発明の実施形態にかかるスタック型チップパッケージ構造を製作するステップを示す図である。 図２Ｄは、この発明の実施形態にかかるスタック型チップパッケージ構造を製作するステップを示す図である。 図２Ｅは、この発明の実施形態にかかるスタック型チップパッケージ構造を製作するステップを示す図である。 図２Ｆは、この発明の実施形態にかかるスタック型チップパッケージ構造を製作するステップを示す図である。 図２Ｇは、この発明の実施形態にかかるスタック型チップパッケージ構造を製作するステップを示す図である。 図２Ｈは、この発明の実施形態にかかるスタック型チップパッケージ構造を製作するステップを示す図である。 図３Ａは、図２Ｃ中に示すフレキシブル回路板の平面図である。 図３Ｂは、図３Ａ中のＩ−Ｉ線に沿って示した断面図である。 図４は、この発明の実施形態にかかるスタック型チップパッケージ構造を示す図である。 図５は、この発明の別の実施形態にかかるスタック型チップパッケージ構造を示す図である。
符号の説明
３００ チップ
３０２ ボンディングパッド
３０４ スペーサ層
３１０ 基板
３１２ 第１表面
３１４ 第２表面
３２０ 第１導電バンプ
３３０ 第１フレキシブル回路板
３３６ 導電柱
３４０ 第１導電線
３５０ 第２導電バンプ
３６０ 第２フレキシブル回路板
３６６ 導電柱
３７０ 第２導電線
３８０ シーラント
３９０ ソルダーボール

Claims (12)

  1. スタック型チップパッケージ構造であって、
    第１表面および第２表面を有する基板と、
    前記第１表面上に配置された複数のチップであり、そのうち、複数のスペーサ層がそれぞれ２つの隣接するチップに挟まれるとともに、互いの頂部に積み重ねられる複数のチップと、
    前記第１表面上に配置される複数の積み重ねられたフレキシブル回路板と、
    前記基板上および前記積み重ねられたフレキシブル回路板間に配置される複数の導電バンプであり、そのうち、前記導電バンプが前記積み重ねられたフレキシブル回路板および前記基板に電気接続される複数の導電バンプと、
    各層のフレキシブル回路板及びチップ間を電気接続する複数の導電線と、
    を含むことを特徴とするスタック型チップパッケージ構造。
  2. 前記積み重ねられたフレキシブル回路板が、複数の積み重ねられた第１フレキシブル回路板および複数の積み重ねられた第２フレキシブル回路板を含むことを特徴とする請求項１記載のスタック型チップパッケージ構造。
  3. 前記導電バンプが、複数の第１導電バンプおよび複数の第２導電バンプを含み、前記第１導電バンプが、前記第１フレキシブル回路板間に垂直に配列されるとともに、前記第１フレキシブル回路板に電気接続され、前記第２導電バンプが、前記第２フレキシブル回路板間に垂直に配列されるとともに、前記第２フレキシブル回路板に電気接続されるものであることを特徴とする請求項２記載のスタック型チップパッケージ構造。
  4. 前記第１フレキシブル回路板が、それぞれ前記第１導電バンプに電気接続された複数の導電柱を有するものであることを特徴とする請求項３記載のスタック型チップパッケージ構造。
  5. 前記積み重ねられた第２フレキシブル回路板が、それぞれ前記第２導電バンプに電気接続された複数の導電柱を有するものであることを特徴とする請求項３記載のスタック型チップパッケージ構造。
  6. 前記導電線が、複数の第１導電線および複数の第２導電線を含み、前記第１導電線が前記第１フレキシブル回路板および前記チップに電気接続されるとともに、前記第２導電線が前記第２フレキシブル回路板および前記チップに電気接続されるものであることを特徴とする請求項２記載のスタック型チップパッケージ構造。
  7. さらに、前記基板上に形成され、かつ前記チップと前記フレキシブル回路板と前記導電バンプと前記導電線を内部に被覆するシーラントを含むことを特徴とする請求項１記載のスタック型チップパッケージ構造。
  8. さらに、前記基板の前記第２表面上に配置される複数のソルダーボールを含むことを特徴とする請求項１記載のスタック型チップパッケージ構造。
  9. 前記チップが、底部から頂部へ任意の２つのチップにおいて、上層のチップの背面が下層のチップの正面に積み重ねられるものであることを特徴とする請求項１記載のスタック型チップパッケージ構造。
  10. 前記積み重ねられたチップが、それぞれ中央に配列された複数のワイヤーボンディングパッドを有するものであることを特徴とする請求項１記載のスタック型チップパッケージ構造。
  11. 前記積み重ねられたチップが、それぞれ周辺に配列された複数のワイヤーボンディングパッドを有するものであることを特徴とする請求項１記載のスタック型チップパッケージ構造。
  12. 前記フレキシブル回路板が、それぞれ、フレキシブル基板と、複数の導電柱と、複数のボンディングパッドとを含み、前記導電柱が前記フレキシブル基板を貫通するとともに、前記ボンディングパッドが前記導電柱上に配置されるものであることを特徴とする請求項１記載のスタック型チップパッケージ構造。
JP2008139275A 2007-12-06 2008-05-28 スタック型チップパッケージ構造 Active JP5002533B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW096146571A TWI355061B (en) 2007-12-06 2007-12-06 Stacked-type chip package structure and fabricatio
TW096146571 2007-12-06

Publications (2)

Publication Number Publication Date
JP2009141312A JP2009141312A (ja) 2009-06-25
JP5002533B2 true JP5002533B2 (ja) 2012-08-15

Family

ID=40680157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008139275A Active JP5002533B2 (ja) 2007-12-06 2008-05-28 スタック型チップパッケージ構造

Country Status (4)

Country Link
US (1) US8338929B2 (ja)
JP (1) JP5002533B2 (ja)
DE (1) DE102008022352A1 (ja)
TW (1) TWI355061B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928577B2 (en) 2008-07-16 2011-04-19 Micron Technology, Inc. Interconnect structures for integration of multi-layered integrated circuit devices and methods for forming the same
JP5112275B2 (ja) * 2008-12-16 2013-01-09 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP5215244B2 (ja) * 2009-06-18 2013-06-19 新光電気工業株式会社 半導体装置
TWI397155B (zh) * 2009-12-24 2013-05-21 Powertech Technology Inc 形成矽穿孔之多晶片堆疊過程
US8357563B2 (en) * 2010-08-10 2013-01-22 Spansion Llc Stitch bump stacking design for overall package size reduction for multiple stack
US8547699B1 (en) * 2010-11-09 2013-10-01 Adtran, Inc. Enclosure for outside plant equipment with interconnect for mating printed circuit boards, printed circuit board device and method of repairing outside plant equipment
US9136213B2 (en) * 2012-08-02 2015-09-15 Infineon Technologies Ag Integrated system and method of making the integrated system
CN106356355B (zh) * 2015-07-15 2020-06-26 恒劲科技股份有限公司 基板结构及其制作方法
US9799636B2 (en) * 2015-11-12 2017-10-24 Nxp Usa, Inc. Packaged devices with multiple planes of embedded electronic devices
US9761570B1 (en) 2016-06-28 2017-09-12 Nxp Usa, Inc. Electronic component package with multple electronic components
US10642512B2 (en) 2018-09-04 2020-05-05 Micron Technology, Inc. Low-speed memory operation
US10593383B1 (en) 2018-09-04 2020-03-17 Micron Technology, Inc. System-level timing budget improvements
CN110265292B (zh) * 2019-04-26 2021-07-27 芯盟科技有限公司 三维存储器以及制作方法
US11189563B2 (en) * 2019-08-01 2021-11-30 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
CN113539868B (zh) * 2020-04-17 2023-07-18 澜起电子科技(昆山)有限公司 封装芯片电学性能的测试方法
US11574820B2 (en) 2020-06-08 2023-02-07 Micron Technology, Inc. Semiconductor devices with flexible reinforcement structure
US11456272B2 (en) 2020-09-11 2022-09-27 Western Digital Technologies, Inc. Straight wirebonding of silicon dies
US20230069208A1 (en) * 2021-08-27 2023-03-02 Micron Technology, Inc. Conductive organic module for semiconductor devices and associated systems and methods
US20230069476A1 (en) * 2021-08-27 2023-03-02 Micron Technology, Inc. Three-dimensional bonding scheme and associated systems and methods

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0134648B1 (ko) 1994-06-09 1998-04-20 김광호 노이즈가 적은 적층 멀티칩 패키지
KR0147259B1 (ko) 1994-10-27 1998-08-01 김광호 적층형 패키지 및 그 제조방법
JP2944449B2 (ja) 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
KR100447035B1 (ko) * 1996-11-21 2004-09-07 가부시키가이샤 히타치세이사쿠쇼 반도체 장치의 제조방법
US6180881B1 (en) * 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
CN1214460C (zh) 2000-11-27 2005-08-10 矽品精密工业股份有限公司 加强散热型四方扁平无接脚封装
JP2002208656A (ja) * 2001-01-11 2002-07-26 Mitsubishi Electric Corp 半導体装置
TW582100B (en) 2002-05-30 2004-04-01 Fujitsu Ltd Semiconductor device having a heat spreader exposed from a seal resin
JP3941654B2 (ja) * 2002-10-09 2007-07-04 ソニー株式会社 半導体パッケージの製造方法
KR100521279B1 (ko) * 2003-06-11 2005-10-14 삼성전자주식회사 적층 칩 패키지
JP3693057B2 (ja) * 2003-07-04 2005-09-07 セイコーエプソン株式会社 半導体装置の製造方法
US20070145548A1 (en) * 2003-12-22 2007-06-28 Amkor Technology, Inc. Stack-type semiconductor package and manufacturing method thereof
CN2726111Y (zh) 2004-06-22 2005-09-14 胜开科技股份有限公司 堆叠集成电路封装组件
KR100669830B1 (ko) * 2004-11-16 2007-04-16 삼성전자주식회사 이방성 도전막을 이용한 적층 패키지
JP5123664B2 (ja) 2005-09-28 2013-01-23 スパンション エルエルシー 半導体装置およびその製造方法
US7667333B2 (en) * 2006-01-27 2010-02-23 Infineon Technologies Ag Stack of semiconductor chips

Also Published As

Publication number Publication date
DE102008022352A1 (de) 2009-06-18
TW200926387A (en) 2009-06-16
TWI355061B (en) 2011-12-21
US8338929B2 (en) 2012-12-25
JP2009141312A (ja) 2009-06-25
US20090146283A1 (en) 2009-06-11

Similar Documents

Publication Publication Date Title
JP5002533B2 (ja) スタック型チップパッケージ構造
TWI692030B (zh) 半導體封裝件及其製造方法
TWI588965B (zh) 層疊封裝元件及其製造方法
US9640515B2 (en) Multiple die stacking for two or more die
US8143710B2 (en) Wafer-level chip-on-chip package, package on package, and methods of manufacturing the same
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
US8729690B2 (en) Assembly having stacked die mounted on substrate
KR102111739B1 (ko) 반도체 패키지 및 그 제조방법
KR101413220B1 (ko) 인터포저를 포함하는 반도체 패키지 및 반도체 패키지의 제조방법
TWI524440B (zh) 具有貫穿之半導體通孔之積體電路封裝系統及其製造方法
JP4068974B2 (ja) 半導体装置
US20170263540A1 (en) Stacked chip-on-board module with edge connector
US20150200183A1 (en) Stackable microelectronic package structures
US20210305122A1 (en) Semiconductor package and manufacturing method thereof
US20120015481A1 (en) Method of manufacturing stack type semiconductor package
US10825774B2 (en) Semiconductor package
JP2013162128A (ja) パッケージ−オン−パッケージタイプの半導体パッケージ及びその製造方法
US8933561B2 (en) Semiconductor device for semiconductor package having through silicon vias of different heights
WO2014066153A1 (en) Multiple die stacking for two or more die
KR20110099555A (ko) 적층형 반도체 패키지
JP2016513872A (ja) ビア使用パッケージオンパッケージ
JP5394603B2 (ja) 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。
US20140008797A1 (en) Semiconductor packages and methods of forming the same
KR102644598B1 (ko) 반도체 패키지
US20120286398A1 (en) Semiconductor chip module and planar stack package having the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120521

R150 Certificate of patent or registration of utility model

Ref document number: 5002533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250