JP2944449B2 - 半導体パッケージとその製造方法 - Google Patents

半導体パッケージとその製造方法

Info

Publication number
JP2944449B2
JP2944449B2 JP7036664A JP3666495A JP2944449B2 JP 2944449 B2 JP2944449 B2 JP 2944449B2 JP 7036664 A JP7036664 A JP 7036664A JP 3666495 A JP3666495 A JP 3666495A JP 2944449 B2 JP2944449 B2 JP 2944449B2
Authority
JP
Japan
Prior art keywords
carrier
semiconductor package
package according
conductor
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7036664A
Other languages
English (en)
Other versions
JPH08236694A (ja
Inventor
直治 仙波
勇三 嶋田
和明 内海
健市 得能
郁志 森▲崎▼
明裕 銅谷
學 盆子原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=12476134&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2944449(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7036664A priority Critical patent/JP2944449B2/ja
Priority to US08/604,115 priority patent/US6188127B1/en
Priority to EP96102773A priority patent/EP0729184A3/en
Priority to TW085102110A priority patent/TW312844B/zh
Priority to KR1019960004523A priority patent/KR100231366B1/ko
Publication of JPH08236694A publication Critical patent/JPH08236694A/ja
Application granted granted Critical
Publication of JP2944449B2 publication Critical patent/JP2944449B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＬＳＩチップを実装す
るパッケージ構造および製造方法に関するものであり、
特に三次元的にＬＳＩチップを重ね合わせた高密度なス
タックモジュール構造に最適な素子構造と製造方法に関
するものである。
【０００２】
【従来の技術】従来のスタックモジュールの半導体パッ
ケージは、ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔ
ｌｉｎｅ Ｐａｃｋａｇｅ）などのモールドパッケージ
を積み重ねて、周辺のリードを用いて上下を接続させた
構造となっている。
【０００３】また、ＬＳＩチップを直接重ね合わせたス
タックモジュールがあるが、この場合接続をワイヤボン
ディングしており、そのためチップの端面を加工してボ
ンディング出来るような構造になっている。積層された
チップは、キャリア基板の上に実装されており各チップ
からワイヤでキャリア基板に接続されている。
【０００４】ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ
Ｂｏｎｄｉｎｇ）接続されたチップを重ねてスタックモ
ジュール化したものもある。この場合、ＴＡＢリードを
曲げて多段に積み重ね、各リードをキャリア基板に接続
している。また、リードフレームのアイランド部にＴＡ
Ｂ接続された半導体素子を多段に接続し、全体を樹脂封
止してＱＦＰパッケージとする方法もある。
【０００５】さらに、スタックモジュールの半導体パッ
ケージの一例が特開昭６１−１０１０６７号公報に開示
されている。これを図１２に示す。これによれば、ＩＣ
搭載用電極３２、チップキャリア接続用電極３３等が形
成されたキャビティ付きセラミックパッケージに、メモ
リーＩＣ３４をマウントして金属細線を用いてメモリー
ＩＣ３４とＩＣ電極３２に電気的に接続し、その後樹脂
封止し、キャリア基板外壁にチップの電極を外部に導出
するための電極パターンを有する複数のキャリアを重ね
合わせ、電極パターン相互間を電気的に接続したメモリ
モジュール構造をとっている。この場合、チップ接続は
ワイヤボンディングで行われておりキャリア間の接続は
キャリア容器の外壁面を利用して行われている。
【０００６】また、特開平２−３１０９５７号公報に開
示された例を図１３に示す。これは、通常のモールドパ
ッケージの両側面、上下面にリード３７を形成した構造
の半導体装置を製造し、次にリード３７によって半導体
装置を多段に接続した構造となっている。
【０００７】その他では、リソグラフィー、酸化、メタ
ル形成技術等を用いて半導体素子の端面に、多段接続用
のメタルを形成して多段接続する方法、メモリー半導体
素子をマルチチップで実装したＱＦＰパッケージを製造
し、このＱＦＰパッケージのリードを用いて多段接続す
る方法、通常のＩＣパッケージとサブおよびマザーボー
ドによって多段接続する方法等がある。
【０００８】
【発明が解決しようとする課題】このような従来技術の
スタックモジュールの半導体パッケージでは、次のよう
な欠点を有する。
【０００９】モールドパッケージの積み重ね構造では、
各パッケージの厚みが厚く全体のモジュールが極めて厚
くなってしまう。またチップの接続をワイヤボンディン
グで行っておりモールドされた形状が大きくなり、小型
化に対する大きな障壁になっている。
【００１０】チップを直接積み重ねた構造では、１チッ
プ毎にボンディング実装しなければならず作業時間が長
くなり、製造コストも高くなる。またベアチップをスタ
ックするためモジュールが出来上がるまで各チップの検
査選別が出来ないという欠点があった。さらに、ワイヤ
ボンディングのためにチップ端部を加工しなければなら
ず、この点においても不利であった。
【００１１】また、ＴＡＢチップを重ねた構造では検査
選別がＴＡＢチップレベルで行える利点があるが、１チ
ップ毎の実装でありコスト的にも高くなってしまう。ま
た形状も大きくなる欠点があった。また、多段接続した
ときの高さが通常のＱＦＰパッケージよりも大きくな
る。従って実装密度を高くすることはできない。また、
ＴＡＢであるため、実装、その他のハンドリングが難し
い。
【００１２】リードフレームのアイランド部にＴＡＢ接
続した半導体素子を多段に接続し、全体を樹脂封止して
ＱＦＰパッケージとする方法は高価であるとともにＴＡ
Ｂ接続するために、半導体素子の強度が必要である。そ
のためある厚さを確保することになる。薄くしても約
０．３mm程度であり、全体のＱＦＰパッケージの厚さを
薄くすることは不可能である。
【００１３】さらに、図１２に示したキャリア容器に入
れた構造のモジュールでは、同様にワイヤボンディング
で接続されており、また外壁面を利用して各キャリア容
器が接続されているため形状が大きくなるとともに配線
長も長くなってしまうという欠点があった。加えて、多
段接続する前の個々の半導体装置に用いているチップキ
ャリアの高さが、半導体素子厚さの数倍以上になってお
り非常に厚いため、高密度実装に適さず、かつ個々の半
導体装置を多段に接続するため、更に実装密度が下がる
ことになってしまう。
【００１４】図１３に示した例でも、モールド樹脂の中
に半導体素子を傾斜させて内蔵させているため、半導体
素子厚とリードフレームの厚さを合わせた厚さの数倍の
モールド厚さとなっているため、前述と同様に高密度実
装ができない。更に、これを多段に接続するため、更に
実装密度が下がることになる。
【００１５】リソグラフィー、酸化、メタル形成技術等
を用いて半導体素子の端面に多段接続用のメタルを形成
する方法は、技術的な難易度が高く、また、莫大な設備
投資が必要となる。
【００１６】メモリーの半導体素子をマルチチップで実
装したＱＦＰパッケージを製造し、リードを用いて多段
接続する方法は個々のＱＦＰパッケージの厚さが半導体
素子の厚さの数倍と厚くなってしまうため高密度実装に
は適さない。更に多段接続するために実装密度が下がる
ことになる。
【００１７】通常のＩＣパッケージとサブおよびマザー
ボードによって、多段接続する方法ではＩＣパッケージ
の厚さは従来のものとかわらず、これを多段接続するの
みであるため実装密度の向上は得られない。更に、サブ
およびマザーボードが入ってくるため実装密度は低下さ
れてしまう。
【００１８】以上述べたように従来技術では実装密度を
向上させることができない。また、莫大な設備投資が必
要、技術的な難易度が高い、高コストである等の色々な
問題点を有している。
【００１９】本発明の目的は、上記問題点を除去せしめ
てワイヤボンディング方式、ＴＡＢ方式を採用しない
で、配線長の極めて短い電気特性の良好な小型、薄型で
高密度で、しかも低コスト、高信頼性のスタックモジュ
ール半導体パッケージの構造および製造方法を提供する
ことにある。
【００２０】
【課題を解決するための手段】本発明はキャリアが単数
もしくは複数個積層された構造よりなる半導体パッケー
ジであって、前記キャリアの内部に設けられたスルーホ
ールと、少なくともキャリアの表面に形成された配線導
体とスルーホールに接続する配線導体とよりなる導体パ
ターンと、キャリアの前記導体パターンを有する表面に
形成され該スルーホールと電気的に接続されたインナー
ボンディング用のパッドと、該インナーボンディング用
のパッドによって前記導体パターンと接続されキャリア
に固定されたＬＳＩチップと、該スルーホールと電気的
に接続され、他のキャリアのスルーホールと接続するこ
とによりキャリアを多段に接続するためのバンプ状端子
（以下、接続用バンプ状端子という）を有し、かつキャ
リアを複数個積層する場合には前記スルーホール部に設
けられた接続用バンプ状端子により三次元的に接続され
ていることを特徴としている。ここで導体パターンと
は、キャリアの表面に形成された配線導体とスルーホー
ルに接続する配線導体とよりなる。表面に形成された配
線導体はキャリアに搭載されるＬＳＩチップと電気的な
接続が取られ、これがスルーホールに接続する配線導体
と接続されることによって複数のキャリアが電気的に接
続されることとなる。
【００２１】ここでスルーホールはキャリア内部でも、
端面にあっても良い。インナーボンディング用のパッド
としてはバンプを用いることが好適であるが、導電性の
樹脂、異方性導電樹脂等を用いることも可能である。バ
ンプを用いる場合には原則としてＬＳＩチップはフェー
スダウンでマウントされる。また、放熱効果を向上させ
るために、個々のキャリアとＬＳＩチップとの間に放熱
板、もしくは導電パターンを有した構造でもよい。又、
キャリアにコンデンサが内蔵されていると、電気的な設
計の自由度を増加させることができるため、高機能の半
導体装置を得ることができる。
【００２２】キャリアとしては、プリント基板やセラミ
ック焼結体からなるキャリア基板の表裏面および内部に
Ａｇ、Ａｕ、Ｃｕ、Ａｇ−Ｐｄ、Ｍｏ、Ｗ等を主成分と
した導体パターンが形成された多層基板や、フレキシブ
ルキャリアフィルムの表裏面および内部に導体パターン
が形成された配線フィルム等が好適に用いられる。すな
わち、セラミックキャリアを用いることで、チップとの
バンプ接続においてバンプの材質として高融点ろう材を
利用できること、キャリア基板の平坦性、耐湿性が極め
て高い半導体パッケージが得られる。なお、キャリアを
広げることにより、高熱伝導材料であれば放熱フィンと
しての役割を兼ねることが可能となるためキャリアフィ
ルムを用いることによって、チップから発生する熱を効
率的に放散でき、電気的にも特性インピーダンス整合が
可能でノイズを抑えた高性能な半導体パッケージが得ら
れる。またプリント基板を用いれば低コスト化が図れ
る。これらキャリアは小型化を図る面からキャビティを
有しているものがさらに好ましい。
【００２３】ろう材としては、Ｐｂ−Ｓｎ系、Ｓｎ−Ａ
ｇ系、Ｓｎ−Ｚｎ系、Ａｕ−Ｓｎ系、Ａｕ、Ｉｎ等を主
成分としたろう材が用いられる。
【００２４】またその製造方法としては、キャリアとＬ
ＳＩチップをバンプを介してろう付けする工程と、バン
プの形成された基板とチップとの間に封止用樹脂を注入
する工程と、封止された基板上に取り付けられたチップ
を所望の薄さにするために研磨、研削、サーフェースグ
ラインダー、エッチングのいずれかを行う工程と、実装
されたキャリア基板の複数個を重ね合わせてバンプを介
してろう付けする工程から成ることを特徴としている。
ここで、研磨の前に封止用樹脂を注入することによって
ＬＳＩチップの研磨による歪みを防止することができ、
全体の小型化が図れる。
【００２５】
【実施例】
（実施例１）以下本発明の実施例について図面を参照し
て詳細に説明する。図１は本発明のスタックモジュール
の半導体パッケージの構造を示す実施例の説明図であ
る。図２にその製造工程を示す。１はＬＳＩチップであ
り形状は４．５mm×１２．０mm、Ｉ／Ｏ端子は２６端子
の４Ｍ−ＤＲＡＭチップを用いた。２はセラミックキャ
リア基板であり本実施例では厚さ１５０μm のガラスセ
ラミックス基板を用いた。この基板は外形５．０mm×１
３．４mmで、ＬＳＩチップの実装される面と内部にＡｇ
−Ｐｄ系の導体ペーストで配線導体３が形成されてい
る。またキャリア基板をスタックして電気的に接続する
部分にスルーホール５が設けられており、キャリア基板
の表裏面を導体により接続している。４はＬＳＩチップ
とキャリア基板を接続するためのバンプでありＰｂ−Ｓ
ｎ系のはんだにより形成されている。本接続において
は、まずチップにバンプを形成して、次にセラミックキ
ャリア基板２上のパッドにはんだペーストを印刷し、チ
ップをセットして２３０℃の温度ではんだリフロして接
続した（図２（ａ））。また、キャリアにはコンデンサ
１０が内蔵されている。
【００２６】次に接続部とＬＳＩチップ１の信頼性を高
めるため液状の封止樹脂６としてエポキシ樹脂を注入し
硬化させて封止した（図２（ｂ））。ここで用いたチッ
プ１は、０．６mm厚のシリコンウェハから得たものであ
り研磨工程で０．１mmにまで薄くした（図２（ｃ））。
ここで研磨工程としては研削、研磨、サーフェースグラ
インダー、エッチング法等、いずれの方法でも良い。
【００２７】次に薄く研磨したチップ１が実装されたキ
ャリア基板２を４枚重ね合わせてバンプ７を介して電気
的に接続した。バンプ７は１５０μm 径のＣｕボールに
Ｐｂ−Ｓｎ系のはんだをコーティングしたものである。
接続は次のような方法で行った。キャリア基板上のパッ
ドにはんだペーストを印刷形成後、はんだコーティング
したＣｕボールを配列し熱処理してはんだ溶融しバンプ
を形成する（図２（ｄ））。バンプ形成された各キャリ
ア基板のバンプ部と反対側の面に形成されているパッド
へ同様にはんだペーストを印刷し、各キャリア基板を積
み重ね、熱処理することにより４個の基板を接続し、モ
ジュール化した（図２（ｅ））。本実施例では、４個の
４Ｍ−ＤＲＡＭを重ねてモジュール化しているので１６
Ｍ−ＤＲＡＭが得られることになる。モジュール化は所
望の厚さにできるので個々の半導体装置の厚さは例えば
０．１〜０．３mmと非常に薄くできる。
【００２８】この実施例によって得られたパッケージに
おいては、キャリア基板２の反りは２０μm 以下に抑え
られており平面性は良好である。基板２上の接続部は、
はんだぬれ性を十分に行うためＡｇ−Ｐｄ系導体の上に
ＮｉおよびＡｕのメッキが施されている。
【００２９】ここで用いたセラミックキャリア基板２の
材質は、ホウケイ酸鉛系のガラスセラミックスである
が、ホウケイ酸系、ステアタイト、フォルステライト、
コーディエライト、ムライト等の絶縁性を有するガラス
セラミックスやアルミナ、ムライト、窒化アルミ、窒化
シリコン等のセラミックスであっても可能である。キャ
リア基板２に高強度の性質を持ったセラミック材料を用
いることにより、一連の組立プロセスにおいてキャリア
の変形はほとんど発生せず作業性、信頼性の高い半導体
パッケージを実現することが出来る。
【００３０】ろう材としてはＰｂ−Ｓｎ系以外に、Ｓｎ
−Ａｇ系、Ｓｎ−Ｚｎ系、Ａｕ−Ｓｎ系、Ａｕ、Ｉｎ等
を主成分にしたろう材も使用することが出来た。これら
の場合、各材料の溶融温度が異なっているため、ろう材
の組み合わせや処理温度等の条件をそれぞれ設定しなけ
ればならない。
【００３１】またバンプについてはろう材に用いた材料
を利用することも可能であるが、Ｃｕ核のボールやＡ
ｇ、Ｎｉ、Ｆｅ等の金属核ボールを用いても形成でき
る。またバンプの代わりに図１（ｂ）、（ｃ）に示した
ような導体ピンを用いてもよい。
【００３２】さらに、導電性接着剤を用いてチップとキ
ャリアとの接続およびキャリアとキャリアとの接続を行
うことも可能であり、その場合Ａｇ、Ｃｕ、Ａｕ等の導
電性金属粒子を含んだエポキシ系樹脂などを用いること
が出来る。
【００３３】なお、図１（ａ）において高熱伝導性を有
するアルミナ、ガラスセラミック、窒化アルミ等を用い
る場合にキャリアを図で横方向に長く設計することで、
冷却用のフィンとして使用することも可能となる。
【００３４】（実施例２）実施例１と同様にして、但し
セラミックキャリア基板２のかわりにキャリアフィルム
法を用いた例を示す。ここで、キャリアフィルムは厚さ
１００μm 、外形５．０mm×１３．４mmのポリイミドフ
ィルムを用い、ＬＳＩチップの実装される面にはＣｕの
配線導体３を形成した。
【００３５】薄く研磨したチップが実装されたキャリア
フィルムを４枚重ね合わせてバンプ７を介して電気的に
接続する際には、バンプ７としては１５０μm 径のＣｕ
ボールにＰｂ−Ｓｎ系のはんだをコーティングしたもの
を用い、キャリアフィルムの表裏面のパッドにはんだペ
ーストを印刷形成後、はんだコーティングしたＣｕボー
ルを配列し、次に各キャリアフィルムを積み重ね、熱処
理することによりはんだ溶融して４個のフィルムを接続
し、モジュール化した。キャリアフィルム上の接続部
は、はんだぬれ性を十分に行うためＣｕ導体の上にＮｉ
およびＡｕのメッキを施した。
【００３６】（実施例３）図３（ａ）は、本発明の他の
構造を示す実施例の説明図であり、１個のキャリアを示
したものである。ここでは、キャリア基板１個について
示したが、半導体パッケージとして複数個重ね合わせた
ものとしても良いことは言うまでもない。キャリアの材
質はアルミナを用い、厚みは１００μm で、配線導体に
はＭｏを用いた。本キャリアにはＬＳＩチップを収納す
るためのキャビティ２１が形成されている。チップを接
続するためのバンプとしてはＡｕ−Ｓｎ系ろう材を用
い、キャリア基板間の接続にはＳｎ−Ｚｎ系ろう材を用
いた。
【００３７】（実施例４）図３（ｂ）に、実施例３と同
様に、但しキャリアフィルムを用いた例を示す。ここで
配線導体にはＣｕを用い、キャビティ部のフィルム厚み
は１００μm 、周辺部のフィルム厚みは２５０μm とし
た。
【００３８】実施例３、４で示したキャビティを有する
構造にすることによりスタック時の取り扱いが容易にな
り、チップの保護の点からも効果があり信頼性の高い半
導体パッケージを提供できた。
【００３９】なお、図３（ｃ），（ｄ）のように非導電
性樹脂を用い、キャリアを一個ずつ、もしくは積層する
個数を一括で圧接接合させて半導体パッケージを製造す
ることもできる。このような非導電性樹脂を用い、マザ
ーボードに接続するためのキャリア接続用バンプ以外の
部分を樹脂封止することで、耐湿性の向上も図れる。な
おこのような非導電性樹脂は、本実施例のようにキャビ
ティ部が無いものにも適用することが可能であることは
言うまでもない。
【００４０】（実施例５） 図４は本発明の実施例５を示す断面図である。図５にそ
の製造フローを示す。この実施例の実施例１、２との相
違点はキャリアにキャビティが設けられている点であ
る。
【００４１】キャビティが形成されているキャリア２に
メタル或いはバンプ４が付いたＬＳＩチップ１をフェー
スダウン接続して、ＬＳＩチップ１の電極とキャリア２
の電極を電気的に接続する（図５（ａ））。次に樹脂６
で封止する（図５（ｂ））。更にＬＳＩチップ１裏面か
ら研削、研磨、サーフェースグラインダー、エッチング
法等によって約０．１〜０．３mmの厚さに形成する（図
５（ｃ））。端面スルーホール５′を用いてメタル、導
電性樹脂等によって多段接続する（図５（ｄ））。
【００４２】このような方法により、例えば４段接続し
た場合、全体の厚さは約０．４−１．２mmとなる。これ
は従来の一番薄いパッケージとして知られるＴＳＯＰの
１．０mmと同等の厚さであるが、実装密度を考慮した場
合には約４倍になり高密度実装に適した多段接続の半導
体装置となる。
【００４３】（実施例６）図６は、本発明の他の構造を
示す実施例の説明図である。ここでは、キャリア基板１
個について示したが、半導体パッケージとしては複数個
重ね合わせたものとなる。
【００４４】図６では、ＬＳＩチップ１はフェースダウ
ンでバンプ４を介してセラミックキャリア基板２の導体
パッドにボンディングされている。セラミック基板２の
厚みは、２００μm であった。高速化、高密度化に伴っ
てＬＳＩチップ１から発生する熱を逃さねばならないこ
とや特性インピーダンスを整合しなければならないとい
う要求に対して、キャリア基板２のチップ実装面と反対
側の面に導体１１を形成した構造となっている。導体層
は導電性の放熱板でもよく、この時導体層はＧＮＤに接
続されていてもよい。導体材料１１としてはＷを用いた
が、Ａｇ、Ａｕ、Ｃｕ、Ａｇ−Ｐｄ、Ｍｏ等を主成分と
した金属を用いても目的を満足することが出来る。
【００４５】本実施例においては、セラミックキャリア
の材質として窒化アルミを用いたが、実施例１で示した
ように他のガラスセラミックスやセラミックスを用いて
も可能である。なお３の配線導体にはＷ系導体を用い、
４のバンプにはＡｇ核にＳｎ−Ａｇ系ろう材をコーティ
ングしたもの、また６のバンプにはＡｕを用いた。
【００４６】（実施例７）実施例６と同様に、但しセラ
ミックキャリア基板のかわりにポリイミドからなる５０
μm 厚のキャリアフィルムを用いた例を図７に示す。
【００４７】発生する熱を逃がすために、本実施例では
キャリアフィルムのチップ実装面と反対側の面に放熱板
９を形成した構造をとっている。この放熱板９は熱の放
散以外に特性インピーダンスを整合させる目的にも利用
でき、電気的なノイズを低減する効果も期待できる。放
熱板として用いる導体層は、ベタあるいはメッシュ状等
のパターンを形成してもよい。放熱板９の材料としては
銅板を用いたが、ニッケル、ステンレス、タングステ
ン、アルミニウム、モリブデン等の金属板を用いても目
的を満足させることが出来る。また、図７（ｂ）、図７
（ｃ）に示したように、所望の厚さに形成した個々のＬ
ＳＩチップ１の裏面に放熱板９をメタル或いは高熱伝導
性樹脂で接着した構造でもよい。
【００４８】本実施例においても配線導体３にはＣｕ導
体を用いたが、バンプ７にはＡｇ核にＳｎ−Ａｇ系ろう
材をコーティングしたもの、またバンプ４にはＡｕを用
いた。なおバンプ７を取り付けるパッド部には、Ｃｕ導
体の上にＮｉおよびＡｕのメッキを形成した。
【００４９】（実施例８）実施例６、７で説明したよう
な放熱効果を有するキャリアをスタックした例を図８に
示す。図８（ｂ）で示したように、放熱板９を長くする
ことで放熱効果の向上が期待できる。また、放熱板９は
厚いほど放熱効果が向上するため、ＬＳＩチップ１と隣
接するキャリア２との間隔が０となることが好ましい。
また、この間隔が０でなくても熱伝導性の良いコンパウ
ンドやシリコンラバーもしくはオイル等を入れても良
い。
【００５０】なお、図８では放熱板をＬＳＩチップ裏側
に密着している図を示したが、キャリアの裏側に密着し
ていても良いことは言うまでもない。
【００５１】（実施例９）図９は本発明の実施例９を示
す断面図である。放熱板９が付いた個々のＬＳＩチップ
１を多段接続し、マザーボード１２に実装した例であ
る。このとき放熱板９の面と、キャリア２の裏面間は図
９（ａ）のようにメタル、高熱伝導性樹脂によって固着
されている構造となっていても、図９（ｂ）のようにバ
ンプで接続された構造でも良い。このような構造により
高密度で高放熱の半導体パッケージができる。
【００５２】（実施例１０）図１０は本発明の実施例１
０を示す断面図である。最上層のセラミック基板２上に
形成した電極２２の表面を片面に粘着層を有するポリイ
ミド型シート等の絶縁物１６を貼り付けてカバーする。
電極１５上が絶縁物でカバーされているため隣接する電
極１５上に導電性の異物が付着してもショート不良が発
生しない。またモジュールを基板上に実装後、必要に応
じて絶縁物１６を剥がすことにより、この電極２２はモ
ジュールのテストパッドとして使用することが可能であ
る。
【００５３】（実施例１１）図１１は本発明の実施例１
１を示す図である。図１１（ａ）ではキャリア接続用の
スルーホール５以外に微細ピッチスルーホール１７を有
する構造で、この微細スルーホール１７は各々がスルー
ホール接続用導体１８で接続されており、全てＧＮＤ端
子１９と接続されている。また、図１１（ｂ）ではキャ
リア２の周辺端面に導体層２０が形成され、これがＧＮ
Ｄ端子１９と接続されている。このような構造をとるこ
とにより導体でＬＳＩを囲むことが可能になり、ＬＳＩ
間の相互干渉を防止することが可能となる。
【００５４】（実施例１２）上記実施例以外の製造方法
について説明する。
【００５５】図２および図５に示す各キャリア２が、多
数個形成されている多数個取り基板に、ＬＳＩチップ１
を多数個バンプ接続し、次に、この多数個搭載されたＬ
ＳＩチップ１と多数個取り基板の個々の間に、封止樹脂
６を注入して封止する。その後、多数個取り基板の状態
でＬＳＩチップ１の裏面から、研磨、研削、サーフェー
スグラインダー、エッチング法等によって所望の厚さに
形成する。
【００５６】多数個取り基板の状態で接続用バンプ７を
半田ボール、半田ペースト印刷、ディスペンス法等によ
り所望の高さのバンプを形成する。
【００５７】次に、多数個取りの中にあって、個々のＬ
ＳＩチップ１からキャリアに引き出されている端子を用
いて、バーインテスト前、バーインテスト、バーインテ
スト後等の電気的特性検査を実施する。尚、本電気的特
性検査は、本工程のみならずＬＳＩチップ１が搭載され
た工程以降であれば、どの工程でも適用できる。その
後、電気的特性検査の完了した多数個取り基板を、所望
の段数位置決めし、重ね合わせる。メタル接続による多
段接続の場合は、リフロー、ウエルド法等で、導電性樹
脂接続による多段接続の場合は、熱硬化、紫外線硬化法
等によって接続する。
【００５８】次にダイシング、レーザー、スクライブ、
チョコブレーク法等によって、個々の多段接続された半
導体装置を得る。
【００５９】尚、チョコブレーク法の場合は、多数個取
り基板製造の段階でブレーク溝を予め基板に形成したも
のを、多数個取り基板として使用する。最後に必要に応
じて最終的な電気的特性検査を実施する。電気的特性検
査は、個々のキャリアの上、下両面に形成されている多
段接続用パッドに、探針、あるいは面接触によって電気
的なコンタクトをとって実施する。
【００６０】なお上記実施例１〜１２ではＬＳＩチップ
としてＤ−ＲＡＭのメモリーチップを用いたが、メモリ
ーチップに限定されるものではなく、マイコン、ゲート
アレイ等のあらゆるＬＳＩチップを用いても同様の半導
体パッケージを実現することが出来る。
【００６１】
【発明の効果】実施例からも明らかなように、本発明の
パッケージ構造および製造方法を採用することにより、
個々のキャリアはもちろん、複数重ね合わせても配線長
の極めて短い電気特性の良好な小型、薄型で高密度なス
タックモジュール半導体パッケージを提供することが出
来る。
【００６２】また、チップを搭載したキャリア基板もし
くはキャリアフィルムを所望の個数一括で同時に重ね合
わせ接続してモジュール化するため作業性に優れ、低コ
スト化が可能である。また、多段接続するそれぞれのキ
ャリアにおいて、回路パターンの一部を、接続、或いは
分離することによって各キャリアにそれぞれ異なった回
路機能を持たせ、それを示す記号、番号等を記載してお
けば、この記号、番号等によって電気回路の組み合わせ
をすることもできる。
【００６３】またＬＳＩチップをセラミック基板もしく
はキャリアフィルムからなるキャリア基板に搭載してい
るため、この単位でチップの検査選別を行うことが可能
であり、良品のみをスタック化出来る。またチップを搭
載したキャリア基板もしくはキャリアフィルムを所望の
個数一括で同時に重ね合わせ接続してモジュール化する
ため作業性に優れ、低コスト化が可能である。また、チ
ップとのバンプ接続においてバンプの材質として高融点
ろう材を利用できる。
【００６４】また熱の放熱性に優れ、特性インピーダン
スを整合したパッケージを提供することが可能である。
【００６５】なお、特にセラミックキャリアを用いるこ
とで、キャリア基板の平坦性、耐湿性が極めて良い等の
効果を有し、さらに組立プロセスにおいてもハンドリン
グ性が良好で、実装基板へのはんだリフローの際もキャ
リア基板の面がフラットに維持されるため、高信頼の接
続が可能である。
【図面の簡単な説明】
【図１】本発明の実施例１、２を説明するための図であ
る。
【図２】本発明の実施例１の製造フローを示す図であ
る。
【図３】本発明の実施例３、４を説明するための図であ
る。
【図４】本発明の実施例５を説明するための図である。
【図５】本発明の実施例５の製造フローを示す図であ
る。
【図６】本発明の実施例６を示す図である。
【図７】本発明の実施例７を示す図である。
【図８】本発明の実施例８を示す図である。
【図９】本発明の実施例９を示す図である。
【図１０】本発明の実施例１０を示す図である。
【図１１】本発明の実施例１１を示す図である。
【図１２】従来の技術を示す図である。
【図１３】従来の技術の第２例を示す図である。
【符号の説明】
１ ＬＳＩチップ ２ キャリア ３ 配線導体 ４ インナーボンディング用バンプ ５ スルーホール ５′ 端面スルーホール ６ 封止樹脂 ７ キャリア接続用バンプ ９ 放熱板 １０ コンデンサ １１ 導体 １２ マザーボード １３ 導体ピン １４ 非導電性樹脂 １５ 電極 １６ 絶縁物 １７ 微細ピッチスルーホール １８ スルーホール接続用導体 １９ ＧＮＤ端子 ２０ 導体層 ２１ キャビティ ３１ セラミック ３２ ＩＣ搭載用電極 ３３ チップキャリア接続用電極 ３４ メモリＩＣ ３５ 封止樹脂 ３６ 半田 ３７ リード ３８ モールド材 ４０ 半導体装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 内海 和明 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 得能 健市 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 森▲崎▼ 郁志 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 銅谷 明裕 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 盆子原 學 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 平５−29534（ＪＰ，Ａ) 特開 平４−290254（ＪＰ，Ａ) 特開 平６−260566（ＪＰ，Ａ) 特開 平２−168662（ＪＰ，Ａ) 特開 平６−275775（ＪＰ，Ａ)

Claims (19)

    (57)【特許請求の範囲】
  1. 【請求項１】キャリアの内部に設けられたスルーホール
    と、少なくともキャリアの表面に形成された配線導体と
    スルーホールに接続する配線導体とよりなる導体パター
    ンと、キャリアの前記導体パターンを有する表面に形成
    され該スルーホールと電気的に接続されたインナーボン
    ディング用のパッドと、該インナーボンディング用のパ
    ッドによって前記導体パターンと接続されキャリアに固
    定されたＬＳＩチップと、該スルーホールと電気的に接
    続され、他のキャリアのスルーホールと接続することに
    よりキャリアを多段に接続するためのバンプ状端子を有
    することを特徴とする半導体パッケージ。
  2. 【請求項２】キャリアが複数個積層された構造よりなる
    半導体パッケージであって、前記キャリアの内部に設け
    られたスルーホールと、少なくともキャリアの表面に形
    成された配線導体とスルーホールに接続する配線導体と
    よりなる導体パターンと、キャリアの前記導体パターン
    を有する表面に形成され該スルーホールと電気的に接続
    されたインナーボンディング用のパッドと、該インナー
    ボンディング用のパッドによって前記導体パターンと接
    続されキャリアに固定されたＬＳＩチップと、該スルー
    ホールと電気的に接続、他のキャリアのスルーホールと
    接続することによりキャリアを多段に接続するためのバ
    ンプ状端子を有し、該バンプ状端子によって複数のキャ
    リアが三次元的に接続されていることを特徴とする半導
    体パッケージ。
  3. 【請求項３】ＬＳＩチップがフェースダウンでマウント
    され、かつインナーボンディング用のパッドが、バンプ
    により形成されていることを特徴とする請求項１または
    ２記載の半導体パッケージ。
  4. 【請求項４】インナーボンディング用のパッドおよびキ
    ャリア接続用バンプの材質として、Ｐｂ−Ｓｎ系、Ｓｎ
    −Ａｇ系、Ｓｎ−Ｚｎ系、Ａｕ−Ｓｎ系、Ａｕ、Ｉｎを
    主成分としたろう材を用いることを特徴とした請求項
    １，２，３のいずれかに記載の半導体パッケージ。
  5. 【請求項５】キャリアもしくはＬＳＩチップと密着して
    いる放熱板、もしくはキャリアに密着した放熱効果を有
    する導体層を有していることを特徴とする請求項１記載
    の半導体パッケージ。
  6. 【請求項６】任意のキャリアに実装されているＬＳＩチ
    ップと、前記任意のキャリアに隣接するキャリアとの間
    に、キャリアもしくはＬＳＩチップと密着している放熱
    板、もしくはキャリアに密着した放熱効果を有する導体
    層を有していることを特徴とする請求項２、３，４のい
    ずれかに記載の半導体パッケージ。
  7. 【請求項７】ＬＳＩチップもしくはキャリアと放熱板と
    の間に、熱伝導性材料を有していることを特徴とする請
    求項６記載の半導体パッケージ。
  8. 【請求項８】導体パターンがＧＮＤと接続されているこ
    とを特徴とする請求項５，６，７のいずれかに記載の半
    導体パッケージ。
  9. 【請求項９】キャリアが、ＬＳＩチップを収納するため
    のキャビティを有していることを特徴とする請求項１〜
    ８のいずれかに記載の半導体パッケージ。
  10. 【請求項１０】キャビティの深さが半導体素子に形成さ
    れたバンプ高さよりも深いことを特徴とする請求項９記
    載の半導体パッケージ。
  11. 【請求項１１】インナー接続された各ＬＳＩチップとキ
    ャリア基板間に樹脂が注入され封止された構造を有する
    ことを特徴とする請求項２〜４または６〜１０のいずれ
    かに記載の半導体パッケージ。
  12. 【請求項１２】キャリアが、コンデンサを内蔵している
    ことを特徴とする請求項１〜１１のいずれかに記載の半
    導体パッケージ。
  13. 【請求項１３】キャリアに内蔵されているコンデンサが
    電気的にＶＣＣ−ＧＮＤ間に接続されていることを特徴
    とする請求項１２記載の半導体パッケージ。
  14. 【請求項１４】キャリアがセラミック焼結体からなるフ
    ィルム状の基板、もしくはフレキシブルフィルム、もし
    くはプリント基板よりなることを特徴とする請求項１〜
    １３のいずれかに記載の半導体パッケージ。
  15. 【請求項１５】最上層部表面に形成された端子電極を絶
    縁物で覆った構造を特徴とする請求項２〜１４のいずれ
    かに記載の半導体パッケージ。
  16. 【請求項１６】キャリアの周辺端面に導体層が形成さ
    れ、この層がＧＮＤと接続されていることを特徴とする
    請求項１〜１５のいずれかに記載の半導体パッケージ。
  17. 【請求項１７】キャリアの周辺部に微細なピッチで整列
    したスルーホールが形成され、これらスルーホー ルが
    全てＧＮＤと接続されていることを特徴とする請求項１
    〜１６のいずれかに記載の半導体パッケージ。
  18. 【請求項１８】セラミックキャリア基板とＬＳＩチップ
    をインナーボンディング用パッドによって接続する第１
    の工程と、基板とチップとの間に封止用樹脂を注入する
    第２の工程と、封止された基板上に取り付けられたチッ
    プを薄膜化する第３の工程と、実装されたキャリア基板
    の複数個を重ね合わせて隣接するキャリア基板のスルー
    ホールをバンプを介してろう付けすることによりスルー
    ホールを電気的に接続すると共にこのバンプによって各
    キャリアを多段に接続する第４の工程から成ることを特
    徴とした半導体パッケージの製造方法。
  19. 【請求項１９】前記第１の工程から第４の工程までをキ
    ャリアが個々に分割されていない多数個取りの状態で行
    った後に電気的特性検査を実施し、その後の最終行程に
    おいてレーザー、スクライブ、ダイシング、チョコブレ
    ーク法より選ばれる方法によって個々に分割して、個々
    の多段接続された半導体パッケージとすることを特徴と
    する請求項１８記載の半導体パッケージの製造方法。
JP7036664A 1995-02-24 1995-02-24 半導体パッケージとその製造方法 Expired - Lifetime JP2944449B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP7036664A JP2944449B2 (ja) 1995-02-24 1995-02-24 半導体パッケージとその製造方法
US08/604,115 US6188127B1 (en) 1995-02-24 1996-02-20 Semiconductor packing stack module and method of producing the same
EP96102773A EP0729184A3 (en) 1995-02-24 1996-02-23 Semiconductor package stack module and method of producing the same
TW085102110A TW312844B (ja) 1995-02-24 1996-02-24
KR1019960004523A KR100231366B1 (ko) 1995-02-24 1996-02-24 반도체 패키지 스택 모듈 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7036664A JP2944449B2 (ja) 1995-02-24 1995-02-24 半導体パッケージとその製造方法

Publications (2)

Publication Number Publication Date
JPH08236694A JPH08236694A (ja) 1996-09-13
JP2944449B2 true JP2944449B2 (ja) 1999-09-06

Family

ID=12476134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7036664A Expired - Lifetime JP2944449B2 (ja) 1995-02-24 1995-02-24 半導体パッケージとその製造方法

Country Status (5)

Country Link
US (1) US6188127B1 (ja)
EP (1) EP0729184A3 (ja)
JP (1) JP2944449B2 (ja)
KR (1) KR100231366B1 (ja)
TW (1) TW312844B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383840B1 (en) 1999-07-22 2002-05-07 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device

Families Citing this family (153)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2728074B2 (ja) * 1995-12-28 1998-03-18 日本電気株式会社 テープキャリアパッケージのスタック構造
DE19626126C2 (de) * 1996-06-28 1998-04-16 Fraunhofer Ges Forschung Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
KR100447035B1 (ko) 1996-11-21 2004-09-07 가부시키가이샤 히타치세이사쿠쇼 반도체 장치의 제조방법
KR100381836B1 (ko) * 1996-12-13 2003-07-18 앰코 테크놀로지 코리아 주식회사 반도체패키지
JPH10294423A (ja) 1997-04-17 1998-11-04 Nec Corp 半導体装置
JP2870530B1 (ja) * 1997-10-30 1999-03-17 日本電気株式会社 スタックモジュール用インターポーザとスタックモジュール
JP2000208698A (ja) 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
US6274929B1 (en) 1998-09-01 2001-08-14 Texas Instruments Incorporated Stacked double sided integrated circuit package
US6180881B1 (en) * 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
US6451624B1 (en) * 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US6297548B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
KR100424188B1 (ko) * 1998-09-21 2004-05-17 주식회사 하이닉스반도체 칩 사이즈 스택 패키지
US6461895B1 (en) * 1999-01-05 2002-10-08 Intel Corporation Process for making active interposer for high performance packaging applications
US6600364B1 (en) 1999-01-05 2003-07-29 Intel Corporation Active interposer technology for high performance CMOS packaging application
TW460927B (en) 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
JP2000216334A (ja) 1999-01-25 2000-08-04 Seiko Epson Corp 半導体装置
JP3627565B2 (ja) * 1999-03-30 2005-03-09 セイコーエプソン株式会社 半導体装置およびその製造方法
EP1041624A1 (en) 1999-04-02 2000-10-04 Interuniversitair Microelektronica Centrum Vzw Method of transferring ultra-thin substrates and application of the method to the manufacture of a multilayer thin film device
JP2000315866A (ja) * 1999-04-30 2000-11-14 Ibiden Co Ltd 多層配線板およびその製造方法
JP2000340737A (ja) * 1999-05-31 2000-12-08 Mitsubishi Electric Corp 半導体パッケージとその実装体
KR100333384B1 (ko) 1999-06-28 2002-04-18 박종섭 칩 사이즈 스택 패키지 및 그의 제조방법
KR100333385B1 (ko) 1999-06-29 2002-04-18 박종섭 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
TW417839U (en) * 1999-07-30 2001-01-01 Shen Ming Tung Stacked memory module structure and multi-layered stacked memory module structure using the same
TW472330B (en) 1999-08-26 2002-01-11 Toshiba Corp Semiconductor device and the manufacturing method thereof
KR100338929B1 (ko) * 1999-09-27 2002-05-30 박종섭 적층형 마이크로 비지에이 패키지 및 제조방법
JP2001127088A (ja) * 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体装置
JP2001144218A (ja) * 1999-11-17 2001-05-25 Sony Corp 半導体装置及び半導体装置の製造方法
JP3798597B2 (ja) 1999-11-30 2006-07-19 富士通株式会社 半導体装置
KR100584003B1 (ko) * 1999-12-02 2006-05-29 삼성전자주식회사 적층 칩 패키지의 제조 방법
JP4320492B2 (ja) * 1999-12-08 2009-08-26 株式会社デンソー 半導体素子の実装構造および半導体素子の実装構造の製造方法
JP4251421B2 (ja) * 2000-01-13 2009-04-08 新光電気工業株式会社 半導体装置の製造方法
US6528870B2 (en) * 2000-01-28 2003-03-04 Kabushiki Kaisha Toshiba Semiconductor device having a plurality of stacked wiring boards
US6780672B2 (en) * 2000-01-31 2004-08-24 Lockheed Martin Corporation Micro eletro-mechanical component and system architecture
JP3752949B2 (ja) * 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置
JP2001250907A (ja) * 2000-03-08 2001-09-14 Toshiba Corp 半導体装置及びその製造方法
JP2001267492A (ja) * 2000-03-14 2001-09-28 Ibiden Co Ltd 半導体モジュールの製造方法
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
KR100464561B1 (ko) * 2000-04-11 2004-12-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이것의 제조방법
KR100631934B1 (ko) * 2000-06-28 2006-10-04 주식회사 하이닉스반도체 스택 패키지
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
JP3874062B2 (ja) 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
JP3722209B2 (ja) 2000-09-05 2005-11-30 セイコーエプソン株式会社 半導体装置
TW503531B (en) * 2000-09-28 2002-09-21 Toshiba Corp Multi-layered semiconductor apparatus
JP2002176137A (ja) 2000-09-28 2002-06-21 Toshiba Corp 積層型半導体デバイス
US7414319B2 (en) * 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
JP2002134650A (ja) * 2000-10-23 2002-05-10 Rohm Co Ltd 半導体装置およびその製造方法
JP3420748B2 (ja) * 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
KR20020049145A (ko) * 2000-12-19 2002-06-26 박종섭 반도체 패키지 제조용 절연 테이프와 그를 이용한 반도체패키지
JP2002305286A (ja) * 2001-02-01 2002-10-18 Mitsubishi Electric Corp 半導体モジュールおよび電子部品
TW575949B (en) * 2001-02-06 2004-02-11 Hitachi Ltd Mixed integrated circuit device, its manufacturing method and electronic apparatus
DE10110203B4 (de) * 2001-03-02 2006-12-14 Infineon Technologies Ag Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
JP2002270634A (ja) * 2001-03-08 2002-09-20 Rohm Co Ltd 半導体装置
US20040099441A1 (en) * 2001-04-24 2004-05-27 Akira Ichiryu Printed circuit board,its manufacturing method and csp manufacturing method
US20020173077A1 (en) * 2001-05-03 2002-11-21 Ho Tzong Da Thermally enhanced wafer-level chip scale package and method of fabricating the same
JP3631445B2 (ja) * 2001-06-06 2005-03-23 東芝三菱電機産業システム株式会社 平型半導体スタック装置
JP3660275B2 (ja) * 2001-06-14 2005-06-15 シャープ株式会社 半導体装置およびその製造方法
US20020190367A1 (en) * 2001-06-15 2002-12-19 Mantz Frank E. Slice interconnect structure
KR100437539B1 (ko) * 2001-06-29 2004-06-26 주식회사 하이닉스반도체 클럭 동기 회로
JP3925615B2 (ja) * 2001-07-04 2007-06-06 ソニー株式会社 半導体モジュール
US6765287B1 (en) 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
US6451626B1 (en) 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
JP4023159B2 (ja) * 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
US6790710B2 (en) 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
JP2003078108A (ja) * 2001-08-31 2003-03-14 Hitachi Chem Co Ltd 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法
US6573461B2 (en) 2001-09-20 2003-06-03 Dpac Technologies Corp Retaining ring interconnect used for 3-D stacking
US6573460B2 (en) * 2001-09-20 2003-06-03 Dpac Technologies Corp Post in ring interconnect using for 3-D stacking
US7253091B2 (en) * 2001-09-28 2007-08-07 Hrl Laboratories, Llc Process for assembling three-dimensional systems on a chip and structure thus obtained
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
KR100486832B1 (ko) * 2002-02-06 2005-05-03 삼성전자주식회사 반도체 칩과 적층 칩 패키지 및 그 제조 방법
US6750082B2 (en) * 2002-09-13 2004-06-15 Advanpack Solutions Pte. Ltd. Method of assembling a package with an exposed die backside with and without a heatsink for flip-chip
US6856010B2 (en) * 2002-12-05 2005-02-15 Staktek Group L.P. Thin scale outline package
KR100484088B1 (ko) 2002-12-06 2005-04-20 삼성전자주식회사 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치
US20040207990A1 (en) * 2003-04-21 2004-10-21 Rose Andrew C. Stair-step signal routing
JP2004335624A (ja) * 2003-05-06 2004-11-25 Hitachi Ltd 半導体モジュール
TWI231023B (en) * 2003-05-27 2005-04-11 Ind Tech Res Inst Electronic packaging with three-dimensional stack and assembling method thereof
JP3858854B2 (ja) * 2003-06-24 2006-12-20 富士通株式会社 積層型半導体装置
US20040262728A1 (en) * 2003-06-30 2004-12-30 Sterrett Terry L. Modular device assemblies
KR100506035B1 (ko) * 2003-08-22 2005-08-03 삼성전자주식회사 반도체 패키지 및 그 제조방법
US7180165B2 (en) * 2003-09-05 2007-02-20 Sanmina, Sci Corporation Stackable electronic assembly
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
KR100621992B1 (ko) * 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
JP3821125B2 (ja) * 2003-12-18 2006-09-13 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、回路基板、電子機器
US7227249B1 (en) 2003-12-24 2007-06-05 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package with chips on opposite sides of lead
US7126829B1 (en) * 2004-02-09 2006-10-24 Pericom Semiconductor Corp. Adapter board for stacking Ball-Grid-Array (BGA) chips
JP4280179B2 (ja) * 2004-02-27 2009-06-17 新光電気工業株式会社 積層型半導体装置
JP4205613B2 (ja) 2004-03-01 2009-01-07 エルピーダメモリ株式会社 半導体装置
JP4547377B2 (ja) 2004-05-11 2010-09-22 Ｓｐａｎｓｉｏｎ Ｊａｐａｎ株式会社 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
WO2005114730A1 (ja) 2004-05-20 2005-12-01 Spansion Llc 半導体装置の製造方法および半導体装置
JP4561969B2 (ja) * 2004-05-26 2010-10-13 セイコーエプソン株式会社 半導体装置
US6987314B1 (en) 2004-06-08 2006-01-17 Amkor Technology, Inc. Stackable semiconductor package with solder on pads on which second semiconductor package is stacked
US7282791B2 (en) * 2004-07-09 2007-10-16 Elpida Memory, Inc. Stacked semiconductor device and semiconductor memory module
KR20060018453A (ko) * 2004-08-24 2006-03-02 삼성전자주식회사 히트 싱크를 갖는 반도체 소자
US20060048385A1 (en) * 2004-09-03 2006-03-09 Staktek Group L.P. Minimized profile circuit module systems and methods
US7498666B2 (en) * 2004-09-27 2009-03-03 Nokia Corporation Stacked integrated circuit
WO2006035528A1 (ja) 2004-09-29 2006-04-06 Murata Manufacturing Co., Ltd. スタックモジュール及びその製造方法
JP4014591B2 (ja) * 2004-10-05 2007-11-28 シャープ株式会社 半導体装置および電子機器
US20070262470A1 (en) * 2004-10-21 2007-11-15 Matsushita Electric Industrial Co., Ltd. Module With Built-In Semiconductor And Method For Manufacturing The Module
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
KR100639702B1 (ko) * 2004-11-26 2006-10-30 삼성전자주식회사 패키지된 반도체 다이 및 그 제조방법
US7183638B2 (en) * 2004-12-30 2007-02-27 Intel Corporation Embedded heat spreader
JP2006196709A (ja) * 2005-01-13 2006-07-27 Sharp Corp 半導体装置およびその製造方法
US20080203552A1 (en) * 2005-02-15 2008-08-28 Unisemicon Co., Ltd. Stacked Package and Method of Fabricating the Same
JP5116268B2 (ja) * 2005-08-31 2013-01-09 キヤノン株式会社 積層型半導体装置およびその製造方法
US8389867B2 (en) * 2005-09-30 2013-03-05 Ibiden Co., Ltd. Multilayered circuit substrate with semiconductor device incorporated therein
JP2007123753A (ja) * 2005-10-31 2007-05-17 National Institute Of Advanced Industrial & Technology インターポーザ、半導体チップユニットおよび半導体チップ積層モジュール、ならびに製造方法
JPWO2007069606A1 (ja) * 2005-12-14 2009-05-21 新光電気工業株式会社 チップ内蔵基板の製造方法
US8067267B2 (en) 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
US7990727B1 (en) * 2006-04-03 2011-08-02 Aprolase Development Co., Llc Ball grid array stack
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
TWI312561B (en) * 2006-10-27 2009-07-21 Advanced Semiconductor Eng Structure of package on package and method for fabricating the same
JP4917874B2 (ja) * 2006-12-13 2012-04-18 新光電気工業株式会社 積層型パッケージ及びその製造方法
JP4591715B2 (ja) * 2007-03-30 2010-12-01 セイコーエプソン株式会社 半導体装置の製造方法
JP2008311267A (ja) * 2007-06-12 2008-12-25 Taiyo Yuden Co Ltd 回路モジュールの製造方法及び回路モジュール
JP5054440B2 (ja) * 2007-06-15 2012-10-24 新光電気工業株式会社 電子部品内蔵基板の製造方法及び電子部品内蔵基板
JP2009094152A (ja) 2007-10-04 2009-04-30 Hitachi Ltd 半導体装置、その製造方法及び半導体搭載用フレキシブル基板
US8074581B2 (en) 2007-10-12 2011-12-13 Steelcase Inc. Conference table assembly
US9024455B2 (en) * 2010-05-26 2015-05-05 Hitachi Chemical Company, Ltd. Semiconductor encapsulation adhesive composition, semiconductor encapsulation film-like adhesive, method for producing semiconductor device and semiconductor device
JP4550102B2 (ja) * 2007-10-25 2010-09-22 スパンション エルエルシー 半導体パッケージ及びその製造方法、半導体パッケージを備える半導体装置
TWI355061B (en) * 2007-12-06 2011-12-21 Nanya Technology Corp Stacked-type chip package structure and fabricatio
JP5153364B2 (ja) * 2008-01-30 2013-02-27 京セラ株式会社 積層型半導体パッケージおよび電子装置
KR100936070B1 (ko) * 2008-02-26 2010-01-12 재단법인 서울테크노파크 웨이퍼 스택 제작 방법
JP5174518B2 (ja) * 2008-04-17 2013-04-03 スパンション エルエルシー 積層型半導体装置、及びその製造方法
SG142321A1 (en) * 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
KR100997793B1 (ko) 2008-09-01 2010-12-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR20100033012A (ko) * 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
JP5468242B2 (ja) * 2008-11-21 2014-04-09 株式会社東芝 Ｍｅｍｓパッケージおよびｍｅｍｓパッケージの製造方法
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
KR101078733B1 (ko) 2009-06-29 2011-11-02 주식회사 하이닉스반도체 반도체 패키지
US8310835B2 (en) * 2009-07-14 2012-11-13 Apple Inc. Systems and methods for providing vias through a modular component
TWI397155B (zh) * 2009-12-24 2013-05-21 Powertech Technology Inc 形成矽穿孔之多晶片堆疊過程
US8884422B2 (en) * 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
JP2012033875A (ja) 2010-06-30 2012-02-16 Canon Inc 積層型半導体装置
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
FR2964786B1 (fr) * 2010-09-09 2013-03-15 Commissariat Energie Atomique Procédé de réalisation d'éléments a puce munis de rainures d'insertion de fils
US20120074558A1 (en) * 2010-09-29 2012-03-29 Mao Bang Electronic Co., Ltd. Circuit Board Packaged with Die through Surface Mount Technology
US9013037B2 (en) 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
US8916481B2 (en) 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
CN102522380B (zh) * 2011-12-21 2014-12-03 华为技术有限公司 一种PoP封装结构
US8513795B2 (en) * 2011-12-27 2013-08-20 Taiwan Semiconductor Manufacturing Co., Ltd. 3D IC configuration with contactless communication
US9059009B2 (en) * 2012-02-09 2015-06-16 Fuji Electric Co., Ltd. Semiconductor device
CN102623359A (zh) * 2012-04-17 2012-08-01 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
US9548283B2 (en) * 2012-07-05 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package redistribution layer structure and method of forming same
CN103094219B (zh) * 2012-11-28 2015-01-28 贵州振华风光半导体有限公司 三维集成高密度厚膜多芯片组件的集成方法
CN102945821B (zh) * 2012-11-28 2015-07-29 贵州振华风光半导体有限公司 高密度厚膜混合集成电路的集成方法
KR101845143B1 (ko) * 2013-01-31 2018-05-18 파크 테크-파카징 테크놀로지이스 게엠베하 반도체 칩 배열 및 그 제조 방법
JP5763116B2 (ja) * 2013-03-25 2015-08-12 株式会社東芝 半導体装置の製造方法
JP6216157B2 (ja) 2013-05-27 2017-10-18 新光電気工業株式会社 電子部品装置及びその製造方法
US9735078B2 (en) 2014-04-16 2017-08-15 Infineon Technologies Ag Device including multiple semiconductor chips and multiple carriers
JP2017503360A (ja) * 2014-12-15 2017-01-26 インテル コーポレイション オポッサム・ダイ型パッケージ・オン・パッケージ装置
CN108878398B (zh) 2017-05-16 2020-07-21 晟碟半导体（上海）有限公司 包括导电凸块互连的半导体器件
JP6984183B2 (ja) * 2017-06-05 2021-12-17 富士電機株式会社 半導体パッケージ、半導体装置および半導体装置の製造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS574127A (en) 1980-06-10 1982-01-09 Fujitsu Ltd Formation of conductor pattern
US5237204A (en) * 1984-05-25 1993-08-17 Compagnie D'informatique Militaire Spatiale Et Aeronautique Electric potential distribution device and an electronic component case incorporating such a device
JPS61101067A (ja) 1984-10-24 1986-05-19 Nec Corp メモリモジユ−ル
WO1993013557A1 (en) * 1985-02-14 1993-07-08 Yoshiyuki Sato Structure for mounting the semiconductor chips in a three-dimensional manner
US4953005A (en) * 1987-04-17 1990-08-28 Xoc Devices, Inc. Packaging system for stacking integrated circuits
JP2667689B2 (ja) 1988-12-29 1997-10-27 株式会社徳力本店 低融点Ａｇはんだ
JP2799408B2 (ja) 1989-12-22 1998-09-17 株式会社日立製作所 半導体装置及びそれを実装した電子装置
JPH02310957A (ja) 1989-05-26 1990-12-26 Hitachi Ltd 半導体装置
JPH03295265A (ja) 1990-04-13 1991-12-26 Hitachi Ltd マルチチツプ半導体装置
US5043794A (en) * 1990-09-24 1991-08-27 At&T Bell Laboratories Integrated circuit package and compact assemblies thereof
JP2876773B2 (ja) * 1990-10-22 1999-03-31 セイコーエプソン株式会社 プログラム命令語長可変型計算装置及びデータ処理装置
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JPH04280695A (ja) * 1991-03-08 1992-10-06 Hitachi Ltd 高集積半導体装置及びそれを用いた半導体モジュール
JPH04290258A (ja) * 1991-03-19 1992-10-14 Nec Corp マルチチップモジュール
JPH0574985A (ja) 1991-04-16 1993-03-26 Nec Corp 半導体素子の実装構造
JPH0529534A (ja) * 1991-07-25 1993-02-05 Nec Corp メモリモジユール
JPH05329681A (ja) 1991-12-10 1993-12-14 Nec Corp 多層ろう材とその製造方法および接続方法
US5241454A (en) * 1992-01-22 1993-08-31 International Business Machines Corporation Mutlilayered flexible circuit package
JPH05198708A (ja) 1992-01-23 1993-08-06 Hitachi Ltd 半導体集積回路装置
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
JP3201637B2 (ja) 1992-03-06 2001-08-27 田中電子工業株式会社 半導体素子用のはんだバンプ形成材料
JPH05291480A (ja) 1992-04-07 1993-11-05 Hitachi Ltd 積層形マルチチップ半導体装置
US5247423A (en) * 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
US5343366A (en) * 1992-06-24 1994-08-30 International Business Machines Corporation Packages for stacked integrated circuit chip cubes
JP2763478B2 (ja) 1993-07-12 1998-06-11 京セラ株式会社 コンデンサ材料及び多層アルミナ質配線基板並びに半導体素子収納用パッケージ
JPH06118129A (ja) 1992-10-08 1994-04-28 Mitsubishi Electric Corp 半導体装置の評価装置
JPH06232608A (ja) 1992-10-29 1994-08-19 Nec Corp 複合マイクロ波回路モジュール
JP2812107B2 (ja) 1992-10-30 1998-10-22 日本電気株式会社 半導体装置
KR100238197B1 (ko) 1992-12-15 2000-01-15 윤종용 반도체장치
JPH06244056A (ja) 1992-12-29 1994-09-02 Sumitomo Kinzoku Ceramics:Kk 半導体素子収納用パッケージ
JPH06260566A (ja) * 1993-03-04 1994-09-16 Sony Corp ランドグリッドアレイパッケージ及びその作製方法、並びに半導体パッケージ
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
JPH06275774A (ja) 1993-03-19 1994-09-30 Fujitsu Ltd 回路ユニットの接続装置および該接続装置を用いた回路モジュール
JPH06302760A (ja) 1993-04-13 1994-10-28 Matsushita Electric Ind Co Ltd 半導体装置
JPH06333983A (ja) 1993-05-19 1994-12-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR970000214B1 (ko) * 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
EP0658937A1 (en) * 1993-12-08 1995-06-21 Hughes Aircraft Company Vertical IC chip stack with discrete chip carriers formed from dielectric tape

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383840B1 (en) 1999-07-22 2002-05-07 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device

Also Published As

Publication number Publication date
US6188127B1 (en) 2001-02-13
EP0729184A3 (en) 1999-11-03
EP0729184A2 (en) 1996-08-28
JPH08236694A (ja) 1996-09-13
KR100231366B1 (ko) 1999-11-15
TW312844B (ja) 1997-08-11

Similar Documents

Publication Publication Date Title
JP2944449B2 (ja) 半導体パッケージとその製造方法
US6451626B1 (en) Three-dimensional stacked semiconductor package
US6765287B1 (en) Three-dimensional stacked semiconductor package
US6208025B1 (en) Microelectronic component with rigid interposer
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
JP2570637B2 (ja) Ｍｃｍキャリア
EP0073149B1 (en) Semiconductor chip mounting module
US5581122A (en) Packaging assembly with consolidated common voltage connections for integrated circuits
US6897090B2 (en) Method of making a compliant integrated circuit package
US5467252A (en) Method for plating using nested plating buses and semiconductor device having the same
US5824569A (en) Semiconductor device having ball-bonded pads
US7262513B2 (en) Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon
US4616406A (en) Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
US7074696B1 (en) Semiconductor circuit module and method for fabricating semiconductor circuit modules
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
US6242283B1 (en) Wafer level packaging process of semiconductor
US5569956A (en) Interposer connecting leadframe and integrated circuit
US6483184B2 (en) Semiconductor apparatus substrate, semiconductor apparatus, and method of manufacturing thereof and electronic apparatus
US6507118B1 (en) Multi-metal layer circuit
JPH08279591A (ja) 半導体装置とその製造方法
US20070130554A1 (en) Integrated Circuit With Dual Electrical Attachment Pad Configuration
US20080064145A1 (en) Die attach paddle for mounting integrated circuit die
US6320136B1 (en) Layered printed-circuit-board and module using the same
US6339253B1 (en) Semiconductor package
JP2000323610A (ja) フィルムキャリア型半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080625

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 14

EXPY Cancellation because of completion of term