JPH06224246A - 半導体素子用高多端子化パッケージ - Google Patents

半導体素子用高多端子化パッケージ

Info

Publication number
JPH06224246A
JPH06224246A JP5310856A JP31085693A JPH06224246A JP H06224246 A JPH06224246 A JP H06224246A JP 5310856 A JP5310856 A JP 5310856A JP 31085693 A JP31085693 A JP 31085693A JP H06224246 A JPH06224246 A JP H06224246A
Authority
JP
Japan
Prior art keywords
integrated circuit
substrate
flexible circuit
pads
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5310856A
Other languages
English (en)
Inventor
Rajendra D Pendse
ラジェンドラ・ディ・ペンゼ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH06224246A publication Critical patent/JPH06224246A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45155—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 従来のリードフレームの柔軟性と簡便性を保
持したまま、600ピンまでのＩ／Ｏ接続端子を備え、放
熱性と導電性を強化した表面実装型パッケージを提供す
る。 【構成】 該パッケージは、多数のボンデイングパッド
を備える集積回路ダイ34を入れる空胴のある導電基板22
及び導電基板22上に積層されたフレキシブル回路４を含
む。これには配線パターン28と、回路４の表面でパッド
30上に形成されたバンプ８の領域アレイ18が含まれる。
又、30下方で４を通る多数の開口32、33、接地や基板22
への配線パターンのトレース11が含まれる。基板22への
４の積層は、開口32、33、56を基板22へ入れた接地パッド
の電気接続を容易にする導電接着剤24を使用する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路パッケージの分
野に関するものである。さらに詳細に述べると、格子パ
ターン（いわゆる、領域アレイ）状に配置された接続端
子を備える表面実装型パッケージに関するものである。
【０００２】
【従来の技術】数年にわたって、電子工業では集積回路
チップ構成の外形寸法を最小化してきた。集積回路がさ
らに高密度化され、それ故小型化されるにつれて、集積
回路のパッケージングはさらに複雑化している。その結
果、単一の集積回路で使用するのに、ますます多くの入
出力(I/O) 接続端子が利用されることになる。例えば、
1.27cm(0.5インチ)角の外形寸法を有する集積回路で
も、 400ピン以上の I/O接続端子が必要である。
【０００３】300ピン程度までのI/O接続端子を備える低
コストの標準集積回路に対する既知のパッケージング方
法では、300ピンを越えるI/O接続端子を備えるパッケー
ジに応用展開することはできない。現在、プラスチック
のクワッドフラットパッケージ(PQFP)が、300ピンまで
のI/O接続端子を備える低コストで大容量の特定用途向
け集積回路(ASIC)を収容するパッケージ型式に使用され
ている。PQFPが達成した成功は、比較的に低いコストに
起因すると考えられるが、それは一般に行われているワ
イヤボンディング、リードフレームおよびトランスファ
ー成形の技術を使用して達成される大量生産に基づくも
のである。
【０００４】しかし、PQFPのパッケージング方式が300
ピンを越えるI/O接続端子を備える集積回路をパッケー
ジングするのに適していない幾つもの理由がある。すな
わち、300ピンを越えるI/O接続端子を備える集積回路
（例えば、ASIC）では、概して大量の熱が発生するし、
高周波の信号伝送も利用している。例えば、500ピンのI
/O接続端子を備える集積回路は、10W(ワット)の電力を消費
し、100MHzの高速で動作さする。しかし、QFPは接地面
を欠いているので、50MHz以上の周波数で動作すること
がサポートできていない。さらに、QFPはその主な本体
がプラスチックのため、これら高密度の集積回路により
発生する熱を発散させることが困難になっている。
【０００５】PQFPのパッケージングが300ピンを越えるI
/O接続端子を備える集積回路に適していないもう一つの
理由は、リードフレームの外部リードの最小ピッチが約
0.5mmであることにある。これらの高精細ピッチは、リ
ードの共平面性およびリード曲がりにより問題を引き起
こし、その結果、許容される表面実装アセンブリの歩ど
まりが減少する。200ppm（百万分率）の範囲の不良レベ
ルはめずらしくない。いずれにしても、I/O接続端子の
数が増加するにつれて、外部リードのさらに精細なピッ
チが必要となり（すなわち、0.5mm以下）、それにより
これらの問題が強調されている。
【０００６】さらに別の理由は、I/O接続端子の数が300
ピンを越えると、必要な内部リードピッチが8ミル(0.2m
m)以下に下落することにある。しかし、リードフレーム
の技術では、8ミル(0.2mm)以下の内部リードピッチは提
供できない。その結果、ＱＦＰを使用した場合、パッケ
ージの外形寸法は、拡大リードフレームを収容できるよ
うに大きくしなければならない。拡大リードフレームに
は、チップのパッドを内部リードに接続するために長い
ボンディング線材も必要とする。そうであるとしても、
パッケージの外形寸法の増大もボンディング線材の長さ
の延長も、ユーザには受け入れられない。
【０００７】しかし、ピン格子アレイ、フリップチップ
およびＴＡＢのような既知の集積回路パッケージの幾ら
かは、300ピンを越えるI/O接続端子を備えるICに適して
いる。これらパッケージング技術の主な問題は、これら
がカスタム構成に適した高級な解決策である点にある。
すなわち、これらパッケージング技術は、典型的に標準
的な、公開加工した、低コストのパッケージとして実現
されることができない。TABは、テープ自動化ボンディ
ングを示し、テープの個々の部分またはフレームに取り
付けられたチップ用の平らな基板を製造するために、写
真フィルムと同様な連続した絶縁テープを利用するもの
である。導電トレースのクモ状のパターンを、それぞれ
のフレーム上にエッチングする。集積回路ダイを、それ
からフレームの中心上に注意深く位置合わせし、チップ
の接続端子がフレームの導電トレースに正確に適合する
ようにする。集積回路ダイは、それからTABフレームの
内部リードのボンドに取り付けることができる。TAB技
術を使用して生産された集積回路は、約４ミル(0.1mm)
のピッチを有する導電トレースを備えることができる。
これらの高精細リードは、パッケージを取り付けると
き、プリント回路基板(PCB)に付着される。さらに、バ
ンプを集積回路ダイのパッド上に設置する。或いは、バ
ンプしたTAB(BTAB)は、バンプを、集積回路ダイのパッ
ド上ではなく、薄い銅箔上に設置する相互接続法を使用
している。
【０００８】一般に行われているTAB（すなわち、１金
属TABテープ）は、接地面欠如のため、高周波信号の伝
送をサポートできない点に問題がある。２金属TABテー
プはこの特徴を提供できるが、標準の集積回路部品のパ
ッケージングに使用するには、現在あまりに高価であ
る。さらに、TABテープは、リードフレーム技術とは相
違して典型的にはそれぞれのＩＣ用にカスタム構成され
るものである。
【０００９】最近の技術進歩により、取り外し可能なTA
B(DTAB)が生み出された。DTABは、普通に本願出願人に
譲渡された「集積回路取り外しTAB装置」という表題の
米国特許第5162975号に記述されている。
【００１０】フリップチップは、集積回路ダイ上で領域
アレイ状に配列した複数のバンプを、基板上のパッドの
マッチングパターンに組み合わせる技術である。フリッ
プチップによる問題は、その高いコスト、および工業的
基盤構造と援助がない点にある。ピン格子アレイ(PGA)
およびランド格子アレイ(LGA)は、カスタム化された多
層セラミックまたはプリント回路パッケージの仲間であ
る。PGAとLGAの主な欠点は、典型的にはその集積回路に
固有のカスタム構成と加工を必要とし、かつそのコスト
がQFP価格曲線以上になる（$0.10/ピン対$0.02/ピン）
点にある。その結果これらは、QFPの顧客に対する実用
的な代用品にはならない。
【００１１】
【発明が解決しようとする課題】要するに既知の従来技
術は、300ピンを越えるI/O接続端子を可能にする、非カ
スタムで、低コストの表面実装型パッケージの製造に失
敗している。本発明はこの問題点を解決することを課題
としている。
【００１２】
【課題を解決するための手段】本発明は、導電体にフレ
キシブル回路を積層した表面実装型パッケージを含んで
いる。フレキシブル回路は、パッケージ内に収容された
集積回路ダイの信号ボンディングパッドに接続される配
線パターンを含む。フレキシブル回路は、例えばTABフ
レームまたはプリント回路基板であてもよい。集積回路
ダイの接地ボンディングパッドは、接地バーを介して導
電体に、または導電体上のワイヤボンディング可能な上
塗りに接続されている。
【００１３】有利には、フレキシブル回路は、フレキシ
ブル回路の外周にバンプの領域アレイも有し、少なくと
も600ピンまでのI/O接続端子を構成するようにする。加
えて、フレキシブル回路は、所定のパッドまたは配線パ
ターンのトレースの下側に、フレキシブル回路を通る開
口を含んでいてもよく、それにより所定のパッド（接地
パッド）または導電体へのトレースを接地するようにし
てもよい。積層プロセスの間に開口を実質的に満たす導
電接着剤を使用して、導電体上にフレキシブル回路を積
層することも有利なことがある。フレキシブル回路と導
電体のこの電気的に接続した積層化構造は、「制御され
たインピーダンスを有するリードフレーム」と考えるこ
とができる。
【００１４】
【課題を解決するための手段】本発明は、下記のものを
含む幾つもの便益を提供する。本発明による集積回路パ
ッケージは、200-600ピンの間のI/O接続端子を備える集
積回路を収容できる。この集積回路パッケージはまた、
高温特性および制御されたインピーダンスでの信号伝送
という、有利な特性も有する。さらにこの集積回路パッ
ケージは、集積回路に非常に細かいボンディングピッチ
を提供し、パッドが制限された集積回路の場合に、チッ
プの外形寸法をかなり減少する潜在能力を有する。
【００１５】加えて、本発明による集積回路パッケージ
は、表面実装アセンブリングに際して低い不良レベルを
有する。この集積回路パッケージは、あらゆるチップ構
成に対してカスタム設計をする必要はなく、それどころ
か公開加工でき、かつQFPパッケージのリードフレーム
と殆ど同様に利用できる。実際に、３つの独立した構成
だけで、200-600ピンの端子数の範囲における、考えら
れるあらゆる集積回路のパッケージングの要求をカバー
することが予想できる。さらに、本発明は熱的および電
気的特性の向上およびピン数の増加にもかかわらず、QF
Pのコストに近い低コスト（$0.02/ピン）を有する集積
回路パッケージを提供する。
【００１６】
【実施例】本発明は添付図面を参照しての以下の説明に
より、容易に理解されるものである。添付図面中では、
同じ参照番号は同様の構成要素を示している。
【００１７】本発明者は、600ピンまでのI/O接続端子を
提供できる集積回路パッケージを開発した。この集積回
路パッケージは、比較的安価に製造され、かつ通常のパ
ック−アンド−プレイス技術を使用してプリント回路基
板の表面に取り付けることができる。開発された集積回
路パッケージはまた、優れた熱的挙動および高周波信号
伝送能力を有する。これらの特徴は、多数のI/O接続端
子を備えるパッケージに必要である。
【００１８】図１は、主PCB２およびフレキシブル回路
４の一部を示している。フレキシブル回路４は、薄い
（≦４ミル(0.1mm))誘電体（例えば、ポリイミド）６上
の配線パターン（例えば、銅）である。例えば、フレキ
シブル回路はTABフレームまたはPCBでもよい。加えて、
フレキシブル回路４の外周は、領域アレイ10に配置され
たはんだバンプ８を備える。これらのバンプ８は、集積
回路ダイを主ＰＣＢ２の開いたトレース１１に相互接続
するために使われる。
【００１９】図２は、図１に示した主ＰＣＢ２の裏面を
示している。図示したように主ＰＣＢ２は、フレキシブ
ル回路４のバンプ８と位置的に整列するようにアレイ
（格子パターン）状に配列されたパッド１２を備える。
【００２０】図３は、本発明によるフレキシブル回路４
を示す平面図である。接地バー16は、集積回路ダイの周
囲の回りまたはフレキシブル回路４の内周の回りに延び
たように示されている。後で示すように、接地バー16
は、その他の手段に置き換えてもよい。フレキシブル回
路４は、従来のリードフレーム技術を置き換える。
【００２１】領域アレイ18は、図３において、フレキシ
ブル回路４の外周に沿って数百のバンプ８を備えるもの
として示されている。それぞれのバンプ８は、I/O接続
端子に対応している。一例としてフレキシブル回路４
が、48mm×48mmの外形寸法を有する場合、ほぼ600ピン
の使用可能なI/O接続端子が供給できる。さらに特定す
れば、図３において領域アレイ18は、領域アレイ18のそ
れぞれの辺に奥行き６列のバンプ８および25行のバンプ
８を備える二次元配列なので、合計600のバンプ８が設
けられている。領域アレイ18の列と行の数は、厳密なも
のではない。
【００２２】フレキシブル回路４の外周の回りにアレイ
にしてバンプ８を構成することは重要である。バンプ８
の領域アレイ18は、集積回路パッケージの多数のI/O接
続端子を主PCBへ接続することを容易にする。しかしバ
ンプ８の総数も、列および行の数も厳密なものではな
い。本発明は、200-600ピンのI/O接続端子を備える集積
回路パッケージにもっとも有効と思われる。
【００２３】さらに、すべてのバンプ８をトレース11に
接続する必要はない。とくに領域アレイ18のバンプ８の
多くは、信号接続ではなく、接地接続のために設けられ
ている。後でさらに完全に理解されるように、接地接続
として作用するバンプ８は、トレース11を使用して集積
回路ダイに接続する必要はない。トレース11が接地接続
のために必要とされないことから、配線トレース11の数
と密度は減少する。さらに周の回りのバンプ８の最も外
側の列を接地接続として使用することが有利な場合もあ
る。
【００２４】図４は、図３に示したフレキシブル回路４
の断面を示している。フレキシブル回路４は、導電接着
剤24を使用して導電基板22に積層されている。導電基板
22は、ICパッケージ用の金属体である。導電基板22は、
好ましくは銅であるが、アルミニウムおよび鋼のような
その他の材料を使用してもよい。導電基板22は、集積回
路ダイ28を収容することを目的とした空胴26を備える。
導電基板22は、その空胴26と共に、既知のエッチングま
たはスタンピング技術により容易に製造できる。
【００２５】フレキシブル回路４の上面には、所定の配
線パターン28があり、これらの配線パターンは種々のト
レース11を含む。トレース11は、領域アレイ（図３）に
構成された外部パッド30を備える。はんだバンプ８は外
部パッド30上に形成されている。任意に、配線パターン
28は、フレキシブル回路４の内周に形成された内部パッ
ド（図示せず）に任意に接続してもよい。その代わりに
配線パターン28は、通常のTABフレーム構成におけるよ
うに、集積回路ダイに直接接続する内部リードを含んで
いてもよい。
【００２６】図４において、接地バー16は、フレキシブ
ル回路４における内部開口32を介して基板22に電気的に
接続されている。さらに領域アレイ18における所定の外
部パッド30（接地パッド）は、フレキシブル回路におけ
る外部開口33を介して導電基板22に電気的に接続されて
いる。さらに特定すれば、内部開口32は、接地バー16の
下側に形成されており、かつ外部開口33は、領域アレイ
18における接地パッドの下側に形成されており、それに
より接地バー16と接地パッドを導電基板22に接続するよ
うになっている。導電接着剤24は、フレキシブル回路４
を導電基板22に積層するとき、内部開口32および外部開
口33にも充填される。その結果、接地バー16および接地
パッドは、集積回路用の接地面として動作する基板22に
電気的に接続される。接地面は、トレース11に制御され
たインピーダンスを与えるように動作する。
【００２７】フレキシブル回路４における開口は、トレ
ース11を導電基板22に接続するために使用してもよい。
従って開口は、配線パターン28のどの部分の下に配置す
ることもできる。
【００２８】図４および以下に説明する実施例は、接地
パッドおよび接地バー16の導電基板22に対する電気的接
続を容易にするために導電接着剤24を使用するが、どの
ような場合にも導電接着剤を使用する必要があるわけで
はない。例えば開口32、33が金属めっきした経路である
場合、導電基板への電気接続は、導電接着剤を用いずに
行なわれる。したがってめっきされた経路を有する通常
のPCBについて、導電接着剤を使用してもよい。また、
開口32、33は、フレキシブル回路４の誘電体部分を通っ
て延びているだけでよいが、フレキシブル回路４全体を
通って延びていてもよいことに注意しなければならな
い。
【００２９】図５は、第一実施例による集積回路パッケ
ージの部分断面図を示している。この第一実施例におい
て、フレキシブル回路４は接地バーを備える。この実施
例において、集積回路ダイ34は、空胴26内において基板
22に取り付けられている。例としてダイ34は、導電接着
剤36を使用して基板22に取り付けられている。集積回路
ダイ34の接地パッドは、線材38を使用して接地バー16に
もワイヤボンディングされている。詳しく言えば線材38
は、集積回路ダイ34のトレース28（またはパッド）を接
地バー16に接続する。さらに図５に示された線材40は、
集積回路ダイ34のパッドとフレキシブル回路４上のトレ
ース28（またはパッド）との間でワイヤボンディングさ
れる多くの線材の例である。
【００３０】集積回路ダイ34のすべてのパッドが、接地
バー16またはトレース28に接続された後に、集積回路ダ
イ34と線材38、40は、ボンドの破損を防止するためにポ
リマー内に封止される。有利には封止層42は、集積回路
パッケージを主PCB２に表面実装するとき、主PCB２から
の絶縁体として機能するような高さにする。
【００３１】接地パッドとして作用するいくつかの外部
パッド30の下には、外部開口33がある。外部開口33のす
ぐ上にある外部パッド30は、基板22に電気的に接続され
ており、かつそれ故に接地パッドとして動作する。この
場合も導電接着剤24が外部開口33を充填し、それにより
導電基板22への電気的な接続を容易にしている。
【００３２】図６は、本発明の第二実施例の断面図を示
している。この実施例において接地バー16はもはや存在
しない。接地バー16の代わりにスポット基板44が使用さ
れ、このスポット基板は、基板製造プロセスにおいて基
板22の内部領域に取り付けられたワイヤボンディング可
能な金属製の薄い層(0.001mm(50μインチ))である。ワ
イヤボンディング可能な金属は、例えば銀、金またはニ
ッケルである。スポット基板44は、導電基板22における
空胴26のへりにあるだけでよい。
【００３３】集積回路ダイ34の接地パッドは、それから
線材46を使用して空胴26のへりにおいてスポット基板44
に直接ダウンボンディングされる。したがって図６に示
す実施例は、集積回路ダイ34の接地パッドを基板に接地
する方法を除けば、図５に示したものと基本的に同じで
ある。
【００３４】図７は、本発明の第三の実施例の断面図を
示している。この実施例においてフレキシブル回路４
は、通常のTABフレームに関連する。TABフレーム４は、
フィルム層48とポリマー裏材50を有し、かつ導電接着剤
24を使用して基板22に積層化されている。TABフレーム
４の内部リード52は、TAB、例えば熱音響または熱圧縮
ボンディングを用いて通常行なわれるように、集積回路
ダイ34のボンディングパッドに結合される。
【００３５】前の実施例と同様に、TABフレーム４の外
部パッド54は、領域アレイ18の構成において集積回路パ
ッケージの外周に沿って形成されたはんだバンプ８を備
える。さらにTABフレーム４のいくつかの外部パッド54
は、接地パッドである。接地パッドとして作用する外部
パッド54は、ポリマー裏材50に形成された外部開口56を
使用して基板22に接続される。導電接着剤24は、外部開
口56に充填され、接地パッドとして作用する外部パッド
54を基板22に電気的に接続するようになっている。
【００３６】本発明の基板22は、接地面としてだけでな
く、熱伝達器としても動作する。その結果、集積回路パ
ッケージは、高い周波数で動作でき、かつ優れた熱管理
を行なうことができる。図８は、マイクロストリップ制
御インピーダンス伝送ラインを示している。とくに図８
に示すように、信号トレースの幅wが0.0508mm(0.002イ
ンチ)（銅）であり、誘電体の高さhが0.0508mm(0.002イ
ンチ)（ポリアミド、ε=3.4）であり、かつ信号トレー
スの厚さが0.03556mm(0.0014インチ)である場合、接地
面（銅基板）は、図８に示すように、信号トレースに歪
み(kink)または突起(antenna) なしにほぼ50Ωの制御さ
れたインピーダンスの信号環境を提供する。制御された
インピーダンスは、100MHzを越える周波数でパッケージ
が動作することを可能にする。基板22の熱伝導は、集積
回路パッケージにより発生される熱を発散するように動
作する。熱の発散は、高密度集積回路について、増大す
る一方の問題点である。
【００３７】本発明によれば、任意に２金属TABフレー
ムを使用できる。このような場合、TABフレーム４の第
二の金属がTABフレーム４の下面に現われ、それにより
基板22への接地パッドの連結が容易になるので、外部開
口56は不要である。典型的には、TABフレーム４の第二
金属は銅層である。
【００３８】図９は、主PCB２と集積回路パッケージの
相互接続を示す図である。とくにその外周に収容された
バンプ８を備えるフレキシブル回路４は、通常のピック
アンドプレース機械を使用して主PCB２上に取り付けら
れる。図２に示すように、主PCB２は、その下面にパッ
ド12を収容している。これらのパッド12は、バンプ８に
整列しかつ接触するように格子パターンに配列されてい
る。典型的な表面実装アセンブリー操作におけるどのよ
うな通常のはんだリフロープロセスであっても、フレキ
シブル回路４の外部パッド30、54と主PCB２の接続端子12
との間に信頼できる電気接続を行なうべく、バンプ８の
はんだを溶融するために使用できる。
【００３９】リフロープロセス中にはんだバンプ８の高
さは減少する。その結果、フレキシブル回路４の表面へ
のPCB２の接触を防止することが重要である。このこと
は、集積回路ダイ34をカバーする封止層42によって巧妙
に達成できる。すなわち適当な高さを有する封止層42を
設けることによって、封止層42は、フレキシブル回路４
のため自然な絶縁を提供し、したがって不所望な接触を
防止することができる。
【００４０】図１０は、本発明による集積回路パッケー
ジを製造するプロセスのフローチャートを示している。
このプロセスは、関連した空胴26を備えた導電基板22を
形成し（ステップ100）、かつ少なくとも１つの配線パ
ターン28と外部パッドの領域アレイ18を有するフレキシ
ブル回路４を形成することによって（ステップ102）開
始される。有利には、接地パッドとして作用する所定の
外部パッドの下側で、フレキシブル回路４の少なくとも
誘電体部分を通して、いくつかの開口32、33、56が設けら
れる。
【００４１】その後フレキシブル回路４は、次のように
導電接着剤によって基板22に積層される（ステップ10
4）。接着剤の層は、フレキシブル回路４に塗布され
る。有利には、接着剤の層は、フレキシブル回路４の底
面を実質的にコーティングするだけでなく、開口に実質
的に充填される。それからフレキシブル回路４は、基板
22に接触して配置され、かつ接着剤は、積層を完成する
ために熱と圧力を加えて硬化される。
【００４２】それから集積回路ダイ34は、熱伝導接着剤
36を使用して空胴26に取り付けられる（ステップ10
6）。この熱伝導接着剤36は、集積回路ダイ自体の裏面
を接地する場合には、電気伝導のものでもよい。次に集
積回路ダイ34は、フレキシブル回路の配線パターンに接
続される（ステップ108）。前記のように、このステッ
プは、ワイヤボンディングのような通常の技術で行なっ
てもよい。封止層42は、集積回路ダイ34およびワイヤボ
ンドをカバーするために設けられる（ステップ110）。
最後にはんだバンプが、それからフレキシブル回路４上
の外部パッドの領域アレイ18上に形成される（ステップ
112）。
【００４３】
【発明の効果】本発明の効果については前述した通りで
あり、そのほとんどの利点（例えば多数のピン、パッケ
ージ外形寸法の減少、改善された熱特性、制御されたイ
ンピーダンスの伝送）は、本発明によって直接実現でき
る。しかしその他の目的は、本発明によって間接的にし
か実現できず、かつそれ故に簡単に説明することが必要
である。すなわち本発明は、通常のピックアンドプレー
スおよび多くのリフロー技術を使用して表面実装を援助
するので、表面実装アセンブリーに際して欠陥レベルを
下げるのを容易にする。通常のTABは、そのリードが薄
くかつ細かいので、ピックアンドプレース技術を使用し
て製造できない。さらに本発明は、低コスト大量生産技
術の製品であるTAB（１金属）およびPCBの使用を可能に
するので、低コスト多数ピンパッケージングの解決策を
提供する。さらに本発明は、単一層の配線しか必要とせ
ず、したがって多層ルーチングは不要である。したがっ
て本発明は、あらゆる集積回路ダイに対してパッケージ
をカスタム設計する必要をなくした、きわめて一般的な
パッケージ構成を提供する。その結果、本発明は、多数
のI/O接続端子を備える集積回路に対してコストの効率
的なパッケージを提供することができる。
【００４４】本発明の多くの特徴および利点は、詳細に
説明した発明から明らかであり、したがって添付特許請
求の範囲により、本発明のこのようなすべての特徴およ
び利点をカバーするものとする。さらに多くの修正およ
び変更は、当該技術分野の専門家にとって容易であるこ
とから、本発明を、まさに図示しかつ説明したような正
確な構造および動作に限定することは望まない。したが
ってすべて適当な修正および均等物が、本発明の権利範
囲に入るものと分類することができる。
【図面の簡単な説明】
【図１】主プリント回路基板に集積回路ダイを相互接続
するためにバンプの領域アレイを使用することを示す斜
視図である。
【図２】図１に示す主プリント回路基板上の接続端子を
示す斜視図である。
【図３】本発明によるフレキシブル回路を示す平面図で
ある。
【図４】図３のＡ−Ａ’線に沿ったフレキシブル回路の
断面図である。
【図５】本発明の第一実施例による集積回路パッケージ
の部分断面図である。
【図６】本発明の第二実施例による集積回路パッケージ
の部分断面図である。
【図７】本発明の第三実施例による集積回路パッケージ
の部分断面図である。
【図８】典型的なパッケージ構造によって達成されるマ
イクロストリップ制御インピーダンス信号環境を示す詳
細図である。
【図９】主プリント回路基板への集積回路パッケージの
相互接続を示す側面図である。
【図１０】本発明による集積回路パッケージを製造する
プロセスを示すフローチャートである。
【符号の説明】
２ 主ＰＣＢ ４ フレキシブル回路 ６ 誘電体 ８ はんだバンプ １０ 領域アレイ １１ トレース １２ パッド １６ 接地バー １８ 領域アレイ ２２ 導電基板 ２４ 導電接着剤 ２６ 空胴 ２８ 配線パターン ３０ 外部パッド ３２ 内部開口 ３３ 外部開口 ３４ 集積回路ダイ ３６ 導電接着剤 ３８ 線材 ４０ 線材
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｒ 9272−4Ｍ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】金属体と、 前記金属体に熱結合された集積回路ダイと、および前記
    金属体上に積層されたフレキシブル回路であって、少な
    くとも一つの誘電体層と、該誘電体層上に形成され、か
    つ前記集積回路ダイに接続された配線層と、該配線層の
    一部を前記金属体に電気的に接続するためにフレキシブ
    ル回路の少なくとも前記誘電体を通る少なくとも一つの
    開口を内蔵することを特徴とする該フレキシブル回路か
    ら構成される、金属リードレス集積回路パッケージ。
JP5310856A 1992-12-10 1993-12-10 半導体素子用高多端子化パッケージ Pending JPH06224246A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US988640 1992-12-10
US07/988,640 US5468994A (en) 1992-12-10 1992-12-10 High pin count package for semiconductor device

Publications (1)

Publication Number Publication Date
JPH06224246A true JPH06224246A (ja) 1994-08-12

Family

ID=25534350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5310856A Pending JPH06224246A (ja) 1992-12-10 1993-12-10 半導体素子用高多端子化パッケージ

Country Status (2)

Country Link
US (2) US5468994A (ja)
JP (1) JPH06224246A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0701278A3 (en) * 1994-09-08 1997-03-26 Shinko Electric Ind Co Semiconductor device and manufacturing method
US6404049B1 (en) 1995-11-28 2002-06-11 Hitachi, Ltd. Semiconductor device, manufacturing method thereof and mounting board
KR100426501B1 (ko) * 2001-07-03 2004-04-13 앰코 테크놀로지 코리아 주식회사 반도체패키지의 제조 방법
US7193306B2 (en) 1998-08-28 2007-03-20 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
KR100727246B1 (ko) * 2000-12-27 2007-06-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지
JP2013518538A (ja) * 2010-02-01 2013-05-20 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング エネルギー変換端末装置を接続する装置及び方法

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3094069B2 (ja) * 1993-12-24 2000-10-03 日本特殊陶業株式会社 セラミックパッケージ本体の製造方法
DE69527473T2 (de) * 1994-05-09 2003-03-20 Nec Corp., Tokio/Tokyo Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
US5525834A (en) * 1994-10-17 1996-06-11 W. L. Gore & Associates, Inc. Integrated circuit package
US5701032A (en) * 1994-10-17 1997-12-23 W. L. Gore & Associates, Inc. Integrated circuit package
US5541450A (en) * 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package
JP3758678B2 (ja) * 1995-01-24 2006-03-22 インテル・コーポレーション 高性能集積回路パッケージ
US5616958A (en) * 1995-01-25 1997-04-01 International Business Machines Corporation Electronic package
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
US6323550B1 (en) * 1995-06-06 2001-11-27 Analog Devices, Inc. Package for sealing an integrated circuit die
US6911727B1 (en) 1995-06-06 2005-06-28 Analog Devices, Inc. Package for sealing an integrated circuit die
JP3093960B2 (ja) * 1995-07-06 2000-10-03 株式会社三井ハイテック 半導体回路素子搭載基板フレームの製造方法
US5663530A (en) * 1995-08-01 1997-09-02 Minnesota Mining And Manufacturing Company Wire bond tape ball grid array package
US5844168A (en) * 1995-08-01 1998-12-01 Minnesota Mining And Manufacturing Company Multi-layer interconnect sutructure for ball grid arrays
AU6900096A (en) * 1995-09-29 1997-04-17 Analog Devices, Inc. Integrated circuit and supply decoupling capacitor therefor
US5801440A (en) * 1995-10-10 1998-09-01 Acc Microelectronics Corporation Chip package board having utility rings
US5805427A (en) * 1996-02-14 1998-09-08 Olin Corporation Ball grid array electronic package standoff design
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
TW327247B (en) * 1996-05-31 1998-02-21 Ibm Ball grid array having no through holes or via interconnections
JP2825084B2 (ja) * 1996-08-29 1998-11-18 日本電気株式会社 半導体装置およびその製造方法
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
WO1998041071A1 (en) * 1997-03-11 1998-09-17 Xemod, Inc. Hybrid module assembling method and apparatus
US6093894A (en) 1997-05-06 2000-07-25 International Business Machines Corporation Multiconductor bonded connection assembly with direct thermal compression bonding through a base layer
US6133525A (en) * 1997-06-09 2000-10-17 Scientific Component, Inc. Miniature low cost modular assembly package and method of assembly
US6088901A (en) * 1997-06-10 2000-07-18 Siemens Aktiengesellschaft Method for producing a carrier element for semiconductor chips
US6107683A (en) * 1997-06-20 2000-08-22 Substrate Technologies Incorporated Sequentially built integrated circuit package
KR100475337B1 (ko) * 1997-09-13 2005-07-01 삼성전자주식회사 고전력칩스케일패키지및그제조방법
KR100459820B1 (ko) * 1997-09-13 2005-07-07 삼성전자주식회사 칩스케일패키지및그제조방법
US6184463B1 (en) * 1998-04-13 2001-02-06 Harris Corporation Integrated circuit package for flip chip
US6329224B1 (en) * 1998-04-28 2001-12-11 Tessera, Inc. Encapsulation of microelectronic assemblies
US6049094A (en) * 1998-05-21 2000-04-11 National Semiconductor Corporation Low stress package assembly for silicon-backed light valves
TW377399B (en) * 1998-08-03 1999-12-21 Via Technologies Co Ltd Method of testing reworked chip
CA2344663A1 (en) 1998-10-14 2000-04-20 3M Innovative Properties Company Tape ball grid array with interconnected ground plane
FR2785072B1 (fr) * 1998-10-23 2001-01-19 St Microelectronics Sa Circuit electronique autocollant
US5969783A (en) * 1998-12-11 1999-10-19 National Semiconductor Corporation Reflective liquid crystal display and connection assembly and method
US6498636B1 (en) * 1999-03-30 2002-12-24 National Semiconductor Corporation Apparatus and method for substantially stress-free electrical connection to a liquid crystal display
US6664620B2 (en) 1999-06-29 2003-12-16 Intel Corporation Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer
US6434726B1 (en) 1999-06-29 2002-08-13 Lucent Technologies Inc. System and method of transmission using coplanar bond wires
US6476885B1 (en) * 1999-07-19 2002-11-05 National Semiconductor Corporation Stress-free socketed optical display package with die non-rigidly attached to containment structure
US6475828B1 (en) 1999-11-10 2002-11-05 Lsi Logic Corporation Method of using both a non-filled flux underfill and a filled flux underfill to manufacture a flip-chip
US6384890B1 (en) 1999-11-15 2002-05-07 National Semiconductor Corporation Connection assembly for reflective liquid crystal projection with branched PCB display
US6395097B1 (en) 1999-12-16 2002-05-28 Lsi Logic Corporation Method and apparatus for cleaning and removing flux from an electronic component package
US6465338B1 (en) 2000-07-10 2002-10-15 Lsi Logic Corporation Method of planarizing die solder balls by employing a die's weight
US6407462B1 (en) * 2000-12-30 2002-06-18 Lsi Logic Corporation Irregular grid bond pad layout arrangement for a flip chip package
US6745273B1 (en) 2001-01-12 2004-06-01 Lsi Logic Corporation Automatic deadlock prevention via arbitration switching
KR100400032B1 (ko) * 2001-02-07 2003-09-29 삼성전자주식회사 와이어 본딩을 통해 기판 디자인을 변경하는 반도체 패키지
JP4626919B2 (ja) * 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
US6479319B1 (en) 2001-04-20 2002-11-12 Lsi Logic Corporation Contact escape pattern
JP3651413B2 (ja) * 2001-05-21 2005-05-25 日立電線株式会社 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法
US6590292B1 (en) * 2001-06-01 2003-07-08 Lsi Logic Corporation Thermal and mechanical attachment of a heatspreader to a flip-chip integrated circuit structure using underfill
US6531932B1 (en) 2001-06-27 2003-03-11 Lsi Logic Corporation Microstrip package having optimized signal line impedance control
US6472762B1 (en) 2001-08-31 2002-10-29 Lsi Logic Corporation Enhanced laminate flipchip package using a high CTE heatspreader
US6916682B2 (en) 2001-11-08 2005-07-12 Freescale Semiconductor, Inc. Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
US6671865B1 (en) 2001-11-27 2003-12-30 Lsi Logic Corporation High density input output
US6751781B2 (en) * 2002-01-18 2004-06-15 Advanced Semiconductor Engineering, Inc. Thermal data automatic service system
US6858932B2 (en) 2002-02-07 2005-02-22 Freescale Semiconductor, Inc. Packaged semiconductor device and method of formation
EP1376698A1 (en) * 2002-06-25 2004-01-02 STMicroelectronics S.r.l. Electrically erasable and programable non-volatile memory cell
US6847102B2 (en) * 2002-11-08 2005-01-25 Freescale Semiconductor, Inc. Low profile semiconductor device having improved heat dissipation
US7105931B2 (en) * 2003-01-07 2006-09-12 Abbas Ismail Attarwala Electronic package and method
TW588445B (en) * 2003-03-25 2004-05-21 Advanced Semiconductor Eng Bumpless chip package
JP4193650B2 (ja) * 2003-09-18 2008-12-10 株式会社デンソー 回路基板
US7575955B2 (en) * 2004-01-06 2009-08-18 Ismat Corporation Method for making electronic packages
US9476911B2 (en) 2004-05-21 2016-10-25 Microprobe, Inc. Probes with high current carrying capability and laser machining methods
US8988091B2 (en) 2004-05-21 2015-03-24 Microprobe, Inc. Multiple contact probes
US9097740B2 (en) 2004-05-21 2015-08-04 Formfactor, Inc. Layered probes with core
US7759949B2 (en) 2004-05-21 2010-07-20 Microprobe, Inc. Probes with self-cleaning blunt skates for contacting conductive pads
US8026611B2 (en) 2005-12-01 2011-09-27 Tessera, Inc. Stacked microelectronic packages having at least two stacked microelectronic elements adjacent one another
US7649367B2 (en) 2005-12-07 2010-01-19 Microprobe, Inc. Low profile probe having improved mechanical scrub and reduced contact inductance
US7312617B2 (en) * 2006-03-20 2007-12-25 Microprobe, Inc. Space transformers employing wire bonds for interconnections with fine pitch contacts
US8907689B2 (en) 2006-10-11 2014-12-09 Microprobe, Inc. Probe retention arrangement
US7514948B2 (en) 2007-04-10 2009-04-07 Microprobe, Inc. Vertical probe array arranged to provide space transformation
US8723546B2 (en) 2007-10-19 2014-05-13 Microprobe, Inc. Vertical guided layered probe
US8230593B2 (en) 2008-05-29 2012-07-31 Microprobe, Inc. Probe bonding method having improved control of bonding material
MY163911A (en) * 2009-03-06 2017-11-15 Shenzhen Standarad Patent & Trademark Agent Ltd Leadless integrated circuit package having high density contacts
CN102395981B (zh) 2009-04-03 2014-12-03 凯信公司 Ic封装的引线框架和制造方法
US20100314728A1 (en) * 2009-06-16 2010-12-16 Tung Lok Li Ic package having an inductor etched into a leadframe thereof
US9362138B2 (en) 2009-09-02 2016-06-07 Kaixin, Inc. IC package and method for manufacturing the same
US9201097B1 (en) * 2012-10-12 2015-12-01 Altera Corporation Method and apparatus for testing integrated circuit die with a partially completed and validated module
US9870959B1 (en) 2012-10-12 2018-01-16 Altera Corporation Method and apparatus for testing a flip-chip assembly during manufacture
KR102454892B1 (ko) 2015-12-09 2022-10-14 삼성전자주식회사 반도체 칩, 이를 포함하는 반도체 패키지, 및 반도체 칩의 제조 방법
CN106876356B (zh) * 2017-03-09 2020-04-17 华天科技（昆山）电子有限公司 芯片嵌入硅基式扇出型封装结构及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940003375B1 (ko) * 1986-05-21 1994-04-21 가부시끼가이샤 히다찌세이사꾸쇼 반도체 장치 및 그 제조 방법
CA1320006C (en) * 1986-06-02 1993-07-06 Norio Hidaka Package for integrated circuit
JP2641869B2 (ja) * 1987-07-24 1997-08-20 三菱電機株式会社 半導体装置の製造方法
JPH02155256A (ja) * 1988-12-08 1990-06-14 Mitsubishi Electric Corp 半導体装置
JP2687152B2 (ja) * 1988-12-13 1997-12-08 新光電気工業株式会社 高周波半導体デバイス用のｔａｂテープ
JP2781017B2 (ja) * 1989-09-04 1998-07-30 新光電気工業株式会社 セラミックパッケージ
US5237202A (en) * 1989-10-16 1993-08-17 Shinko Electric Industries Co., Ltd Lead frame and semiconductor device using same
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5120678A (en) * 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
US5138430A (en) * 1991-06-06 1992-08-11 International Business Machines Corporation High performance versatile thermally enhanced IC chip mounting
US5162975A (en) * 1991-10-15 1992-11-10 Hewlett-Packard Company Integrated circuit demountable TAB apparatus

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0701278A3 (en) * 1994-09-08 1997-03-26 Shinko Electric Ind Co Semiconductor device and manufacturing method
KR100285117B1 (ko) * 1994-09-08 2001-03-15 모기 쥰이찌 반도체 장치 및 그 제조방법
US6404049B1 (en) 1995-11-28 2002-06-11 Hitachi, Ltd. Semiconductor device, manufacturing method thereof and mounting board
US6563212B2 (en) 1995-11-28 2003-05-13 Hitachi, Ltd. Semiconductor device
US6621160B2 (en) 1995-11-28 2003-09-16 Hitachi, Ltd. Semiconductor device and mounting board
US7193306B2 (en) 1998-08-28 2007-03-20 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
KR100727246B1 (ko) * 2000-12-27 2007-06-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR100426501B1 (ko) * 2001-07-03 2004-04-13 앰코 테크놀로지 코리아 주식회사 반도체패키지의 제조 방법
JP2013518538A (ja) * 2010-02-01 2013-05-20 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング エネルギー変換端末装置を接続する装置及び方法
US9391475B2 (en) 2010-02-01 2016-07-12 Robert Bosch Gmbh Device and method for connecting an energy-converting terminal

Also Published As

Publication number Publication date
US5376588A (en) 1994-12-27
US5468994A (en) 1995-11-21

Similar Documents

Publication Publication Date Title
JPH06224246A (ja) 半導体素子用高多端子化パッケージ
US6194786B1 (en) Integrated circuit package providing bond wire clearance over intervening conductive regions
US6563217B2 (en) Module assembly for stacked BGA packages
EP0247775B1 (en) Semiconductor package with high density i/o lead connection
US5065281A (en) Molded integrated circuit package incorporating heat sink
US5397921A (en) Tab grid array
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US5739588A (en) Semiconductor device
US6798063B2 (en) Low profile ball grid array package
US5777345A (en) Multi-chip integrated circuit package
US5309021A (en) Semiconductor device having particular power distribution interconnection arrangement
US5796038A (en) Technique to produce cavity-up HBGA packages
JPH06283650A (ja) 半導体装置
JP2001168233A (ja) 多重回線グリッド・アレイ・パッケージ
USRE36894E (en) Semiconductor package with high density I/O lead connection
JPH10125721A (ja) 半導体装置
JPH10154768A (ja) 半導体装置及びその製造方法
KR100212392B1 (ko) 반도체 패키지
JP3210503B2 (ja) マルチチップモジュールおよびその製造方法
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP2784209B2 (ja) 半導体装置
JP2990120B2 (ja) 半導体装置
JP3405718B2 (ja) 半導体装置
KR100195511B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR19980046822A (ko) 반도체 패키지