JPH02155256A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02155256A JPH02155256A JP63308806A JP30880688A JPH02155256A JP H02155256 A JPH02155256 A JP H02155256A JP 63308806 A JP63308806 A JP 63308806A JP 30880688 A JP30880688 A JP 30880688A JP H02155256 A JPH02155256 A JP H02155256A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive cap
- semiconductor element
- lead
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000007789 sealing Methods 0.000 claims abstract description 19
- 229920005989 resin Polymers 0.000 claims abstract description 18
- 239000011347 resin Substances 0.000 claims abstract description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 5
- 239000011889 copper foil Substances 0.000 abstract description 5
- 239000000853 adhesive Substances 0.000 description 15
- 230000001070 adhesive effect Effects 0.000 description 15
- 238000007747 plating Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- WHDPTDWLEKQKKX-UHFFFAOYSA-N cobalt molybdenum Chemical compound [Co].[Co].[Mo] WHDPTDWLEKQKKX-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K5/00—Casings, cabinets or drawers for electric apparatus
- H05K5/0091—Housing specially adapted for small components
- H05K5/0095—Housing specially adapted for small components hermetically-sealed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し産業上の利用分野］
この発明は、半導体装置、特に、テープキャリアを用い
てＴ Ａ Ｂ （Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏ
ｎｄｉｎｇ）方式により形成される、樹脂封止形半導体
装置のパッケージ構造の改良に関するものである。
てＴ Ａ Ｂ （Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏ
ｎｄｉｎｇ）方式により形成される、樹脂封止形半導体
装置のパッケージ構造の改良に関するものである。
［従来の技術］
第３図は従来のＴＡＢ方式により形成された半導体装置
のパッケージ構造を示す断面図、第４図は第３図に示し
た半導体装置のパッケージが樹脂封止後に反りを生じて
いる状態を示す断面図である。これらの図において、上
部に電極（２）が設けられた半導体素子く１）は、第１
の接着部材（７）により導電性キャップ（５）に載置さ
れている。電極（２）にはリード（４）が接続されてお
り、このリード（４）は例えば厚さ３５μｍの銅箔から
作られたものであり、絶縁フィルムであるサポートテー
プ（３）上に支持されたインナーリード部（４ａ）と、
サポートテープ（３）の外端部から半導体装置の外側に
向けて形成され外部回路（図示しない）へ接続されるア
ウターリード部（４ｂ）とから成る。これらのインナー
リード部（４ａ）及びアウターリード部（４ｂ）は、キ
ャリアテープに銅箔をラミネートし、それにリードパタ
ーンをフォト・エツチングして形成した後、Ａｕ又はＳ
ｎメツキが施されて作られる。導電性キャップ（５）は
、例えば厚さ０．１−の鉄−ニッケル合金より成るシー
トを絞り加工した後、Ａｇメツキして形成される。この
導電性キャップ（５）の凹部に、半導体素子（１）の裏
面が半田又は導電性接着剤等の第１の接着部材（７）に
より接着される。導電性キャップ（５）は、半導体素子
（１）に裏面電位が必要なときはその電路となり、半導
体装置の動作時には半導体素子（１）の放熱面ともなる
。サポートテープ（３）は、導電性キャップ（５）の鍔
部（６）によって支持され、これは例えばシネフィルム
のパーフォレーションを持った厚さ１２５μｍのポリイ
ミドフィルムより成る上記と同様なキャリアテープを打
ち抜いて形成される。サポートテープ（３）にはスルー
ホール（８）が設けられており、このスルーホール（８
）内にはメツキ等の導電性部材（８ａ）が配置され、こ
の導電性部材（８ａ）により、半導体素子（１）に裏面
電位を供給するリード（４）の接続用パターン（図示し
ない）とサポートテープ（３）の裏面に例えば厚さ３５
μｍの銅箔をラミネートしフォト・エツチングして形成
された導電シート（１１）とを電気的に接続する。鍔部
（６）と導電シート（１１）とは第２の接着部材（１０
）により接着されている。なお、導電性キャップ（５）
の屈曲端部（１２）は、第２の接着部材（１０）として
半田リングを用いる場合にはその位置決めを容易にし、
導電性接着剤を用いる場合にはその接着剤の漏出を防止
する。導電性キャップ（５）、半導体素子（１）及びそ
の接続部等は、エポキシ樹脂等の封止樹脂（９）により
覆われ保護される。
のパッケージ構造を示す断面図、第４図は第３図に示し
た半導体装置のパッケージが樹脂封止後に反りを生じて
いる状態を示す断面図である。これらの図において、上
部に電極（２）が設けられた半導体素子く１）は、第１
の接着部材（７）により導電性キャップ（５）に載置さ
れている。電極（２）にはリード（４）が接続されてお
り、このリード（４）は例えば厚さ３５μｍの銅箔から
作られたものであり、絶縁フィルムであるサポートテー
プ（３）上に支持されたインナーリード部（４ａ）と、
サポートテープ（３）の外端部から半導体装置の外側に
向けて形成され外部回路（図示しない）へ接続されるア
ウターリード部（４ｂ）とから成る。これらのインナー
リード部（４ａ）及びアウターリード部（４ｂ）は、キ
ャリアテープに銅箔をラミネートし、それにリードパタ
ーンをフォト・エツチングして形成した後、Ａｕ又はＳ
ｎメツキが施されて作られる。導電性キャップ（５）は
、例えば厚さ０．１−の鉄−ニッケル合金より成るシー
トを絞り加工した後、Ａｇメツキして形成される。この
導電性キャップ（５）の凹部に、半導体素子（１）の裏
面が半田又は導電性接着剤等の第１の接着部材（７）に
より接着される。導電性キャップ（５）は、半導体素子
（１）に裏面電位が必要なときはその電路となり、半導
体装置の動作時には半導体素子（１）の放熱面ともなる
。サポートテープ（３）は、導電性キャップ（５）の鍔
部（６）によって支持され、これは例えばシネフィルム
のパーフォレーションを持った厚さ１２５μｍのポリイ
ミドフィルムより成る上記と同様なキャリアテープを打
ち抜いて形成される。サポートテープ（３）にはスルー
ホール（８）が設けられており、このスルーホール（８
）内にはメツキ等の導電性部材（８ａ）が配置され、こ
の導電性部材（８ａ）により、半導体素子（１）に裏面
電位を供給するリード（４）の接続用パターン（図示し
ない）とサポートテープ（３）の裏面に例えば厚さ３５
μｍの銅箔をラミネートしフォト・エツチングして形成
された導電シート（１１）とを電気的に接続する。鍔部
（６）と導電シート（１１）とは第２の接着部材（１０
）により接着されている。なお、導電性キャップ（５）
の屈曲端部（１２）は、第２の接着部材（１０）として
半田リングを用いる場合にはその位置決めを容易にし、
導電性接着剤を用いる場合にはその接着剤の漏出を防止
する。導電性キャップ（５）、半導体素子（１）及びそ
の接続部等は、エポキシ樹脂等の封止樹脂（９）により
覆われ保護される。
従来の半導体装置は上記のように構成され、この半導体
装置を組み立てるには、まず、キャリアテープに所要の
開孔部が設けられてサポートテープ（３）が作られ、こ
のサポートテープ（３）の表裏面にそれぞれリード（４
）及び導電シート（１１）のパターンが形成される。サ
ポートテープ（３）のスルーホール（８）内には導電性
部材（８ａ）が配置され、この導電性部材（８ａ）によ
り半導体素子（１）に裏面電位を供給するリード（４）
の接続用パターンと導電シー）（１１）とが接続される
。さらに、インナーリード部（４ａ）の先端部と半導体
素子（１）の電極（２）とが位置合わせされ、ボンディ
ングツールを用いて電極（２）及びインナーリード（４
ａ）を加熱・圧着する。
装置を組み立てるには、まず、キャリアテープに所要の
開孔部が設けられてサポートテープ（３）が作られ、こ
のサポートテープ（３）の表裏面にそれぞれリード（４
）及び導電シート（１１）のパターンが形成される。サ
ポートテープ（３）のスルーホール（８）内には導電性
部材（８ａ）が配置され、この導電性部材（８ａ）によ
り半導体素子（１）に裏面電位を供給するリード（４）
の接続用パターンと導電シー）（１１）とが接続される
。さらに、インナーリード部（４ａ）の先端部と半導体
素子（１）の電極（２）とが位置合わせされ、ボンディ
ングツールを用いて電極（２）及びインナーリード（４
ａ）を加熱・圧着する。
次に、導電性キャップ（５）の鍔部（６）及び底部（５
ａ）に、それぞれ第１及び第２の接着部材（７）及び（
１０）となる角状の半田リングを配置し、若しくは導電
性接着剤を塗布する。そうして、各接着部材（７）及び
（１０）上に上記半導体素子（１）及びサポートテープ
（３）を位置合わせして乗せ、上記の各半田リングを同
時に加熱・固体化させて、若しくは上記の各導電性接着
剤を同時に加熱・硬化させることにより、導電性キャッ
プ（５）と半導体素子（１）並びに鍔部（６）と導電シ
ート（１１）とを同時に接着する０次いで、サポートテ
ープ（３）と導電性キャップ（５）の鍔部（６）との間
を型締めした状態で封止樹脂（９）により封止して半導
体装置が完成する。
ａ）に、それぞれ第１及び第２の接着部材（７）及び（
１０）となる角状の半田リングを配置し、若しくは導電
性接着剤を塗布する。そうして、各接着部材（７）及び
（１０）上に上記半導体素子（１）及びサポートテープ
（３）を位置合わせして乗せ、上記の各半田リングを同
時に加熱・固体化させて、若しくは上記の各導電性接着
剤を同時に加熱・硬化させることにより、導電性キャッ
プ（５）と半導体素子（１）並びに鍔部（６）と導電シ
ート（１１）とを同時に接着する０次いで、サポートテ
ープ（３）と導電性キャップ（５）の鍔部（６）との間
を型締めした状態で封止樹脂（９）により封止して半導
体装置が完成する。
［発明が解決しようとする課Ｍ］
上述したような半導体装置では、導電性キャップの端縁
部が鍔状になっているため、導電性キャップの端縁部の
機械的強度が弱い、このため、封止樹脂（９）が硬化す
る際の硬化収縮による応力により、第４図に示すように
半導体装置が反り、半導体素子（１）に過大なストレス
が加わり、半導体装置の動作上又は信頼性の点から好ま
しくないという問題点があった。
部が鍔状になっているため、導電性キャップの端縁部の
機械的強度が弱い、このため、封止樹脂（９）が硬化す
る際の硬化収縮による応力により、第４図に示すように
半導体装置が反り、半導体素子（１）に過大なストレス
が加わり、半導体装置の動作上又は信頼性の点から好ま
しくないという問題点があった。
この発明は、このような問題点を解決するためになされ
たもので、封止樹脂の硬化による反りが生じない半導体
装置を得ることを目的とする。
たもので、封止樹脂の硬化による反りが生じない半導体
装置を得ることを目的とする。
［課題を解決するための手段］
この発明に係る半導体装置は、封止樹脂の硬化による反
りを防止するのに十分な肉厚の端縁部を有する導電性キ
ャップを備えたものである。
りを防止するのに十分な肉厚の端縁部を有する導電性キ
ャップを備えたものである。
し作 用］
この発明においては、導電性キャップの端縁部を枠状と
しその肉厚を厚くしたので、導電性キャップの機械的強
度が強くなり、封止樹脂の硬化による応力が加わっても
導電性キャップが変形し難く、半導体装置の反りが防止
される。
しその肉厚を厚くしたので、導電性キャップの機械的強
度が強くなり、封止樹脂の硬化による応力が加わっても
導電性キャップが変形し難く、半導体装置の反りが防止
される。
［実施例］
第１図はこの発明の一実施例による半導体装置を示す断
面図であり、（１）〜（４）、（７）〜（１１）は上述
した従来の半導体装置におけるものと全く同一である。
面図であり、（１）〜（４）、（７）〜（１１）は上述
した従来の半導体装置におけるものと全く同一である。
導電性キャップ（５Ａ）は、封止樹脂（９）の硬化によ
る反りを防止するのに十分な肉厚を持った枠状の端縁部
（６Ａ）を備えかつ半導体素子（１）を載置するための
凹部（５Ｃ）を有する。この凹部（５Ｃ）上に、電極（
２）が設けられた半導体素子（１）が第１の接着部材（
７）により載置される。
る反りを防止するのに十分な肉厚を持った枠状の端縁部
（６Ａ）を備えかつ半導体素子（１）を載置するための
凹部（５Ｃ）を有する。この凹部（５Ｃ）上に、電極（
２）が設けられた半導体素子（１）が第１の接着部材（
７）により載置される。
電極（２）にはリード（４）が接続されており、このリ
ード（４）は例えば厚さ３５μｍの銅箔から作られたも
のであり、絶縁フィルムであるサポートテープ（３）上
に支持されたインナーリード部（４ａ）と、サポートテ
ープ（３）の外端部から半導体装置の外側に向けて形成
され外部回路（図示しない）へ接続されるアウターリー
ド部（４ｂ）とから成る。
ード（４）は例えば厚さ３５μｍの銅箔から作られたも
のであり、絶縁フィルムであるサポートテープ（３）上
に支持されたインナーリード部（４ａ）と、サポートテ
ープ（３）の外端部から半導体装置の外側に向けて形成
され外部回路（図示しない）へ接続されるアウターリー
ド部（４ｂ）とから成る。
導電性キャップ（５Ａ）及び端縁部（６Ａ）は、従来装
置におけるものと同様に、鉄−ニッケル系合金から成る
シートを絞り加工した後、これをＡｔｒメツキして形成
される。さらに好適には、機械的強度が強く、熱伝導率
の大きい銅−タングステン系合金又はコバルト−モリブ
デンクラツド材からなる板材を加工した後、Ａｇ又はＮ
ｉ／Ａｕメツキを施して形成される。サポートテープ（
３）は、端縁部（６Ａ）によって支持される。サポート
テープ（３）にはスルーホール（８）が設けられており
、このスルーホール（８）内にはメツキ等の導電性部材
（８ａ）が配置され、この導電性部材（８ａ）により、
半導体素子（１）に裏面電位を供給するリード（４）の
接続用パターン（図示しない）とサポートテープ（３）
の裏面に形成された導電シート（１１）とを電気的に接
続する。端縁部（６Ａ）と導電シート（１１）とは第２
の接着部材（１０）により接着される。導電性キャップ
（５Ａ）の内面、半導体素子（１）、サポートテープ（
３）及びリード（４）等は、エポキシ樹脂等の封止樹脂
（９）により覆われ保護される。
置におけるものと同様に、鉄−ニッケル系合金から成る
シートを絞り加工した後、これをＡｔｒメツキして形成
される。さらに好適には、機械的強度が強く、熱伝導率
の大きい銅−タングステン系合金又はコバルト−モリブ
デンクラツド材からなる板材を加工した後、Ａｇ又はＮ
ｉ／Ａｕメツキを施して形成される。サポートテープ（
３）は、端縁部（６Ａ）によって支持される。サポート
テープ（３）にはスルーホール（８）が設けられており
、このスルーホール（８）内にはメツキ等の導電性部材
（８ａ）が配置され、この導電性部材（８ａ）により、
半導体素子（１）に裏面電位を供給するリード（４）の
接続用パターン（図示しない）とサポートテープ（３）
の裏面に形成された導電シート（１１）とを電気的に接
続する。端縁部（６Ａ）と導電シート（１１）とは第２
の接着部材（１０）により接着される。導電性キャップ
（５Ａ）の内面、半導体素子（１）、サポートテープ（
３）及びリード（４）等は、エポキシ樹脂等の封止樹脂
（９）により覆われ保護される。
上記のように構成された半導体装置は、上記従来の半導
体装置と同様に組み立てられる。ただし、封止樹脂（９
）による封止の際、サポートテープ（３）と導電性キャ
ップ（５Ａ）の底部を型締めして樹脂を封止することに
よって、半導体装置の組み立てが完成する。
体装置と同様に組み立てられる。ただし、封止樹脂（９
）による封止の際、サポートテープ（３）と導電性キャ
ップ（５Ａ）の底部を型締めして樹脂を封止することに
よって、半導体装置の組み立てが完成する。
なお、上記実施例では導電性キャップ（５Ａ）の底部と
端縁部（６Ａ）とが一体となっているが、例えば銅−タ
ングステン系合金のように加工が困難な場合には、第２
図に示すように導電性キャップ（５Ａ）の底部（５Ｂ）
と端縁部（６Ｂ）とをそれぞれ独立に加工した後、例え
ば銀ロウ等の第３の接着部材（１３）により両者を接着
した構造としてもよく、上記実施例と同様な効果が得ら
れる。
端縁部（６Ａ）とが一体となっているが、例えば銅−タ
ングステン系合金のように加工が困難な場合には、第２
図に示すように導電性キャップ（５Ａ）の底部（５Ｂ）
と端縁部（６Ｂ）とをそれぞれ独立に加工した後、例え
ば銀ロウ等の第３の接着部材（１３）により両者を接着
した構造としてもよく、上記実施例と同様な効果が得ら
れる。
［発明の効果］
この発明は、以上説明したとおり、封止樹脂の硬化によ
る反りを防止するのに十分な肉厚の端縁部を備えかつ半
導体素子を載置するための凹部を有する導電性キャップ
と、この導電性キャップの凹部に載置された半導体素子
と、上記端縁部上に載置された絶縁フィルムと、この絶
縁フィルム上に設けられかつ上記半導体素子の電極に接
続されたリードと、上記導電性キャップの内面、半導体
素子、絶縁フィルム及びリード等を封止するための封止
樹脂とを備えたので、導電性キャップの機械的強度を増
すことができ、封止樹脂の硬化による応力で半導体装置
が反るのを防ぐことができるという効果を奏する。
る反りを防止するのに十分な肉厚の端縁部を備えかつ半
導体素子を載置するための凹部を有する導電性キャップ
と、この導電性キャップの凹部に載置された半導体素子
と、上記端縁部上に載置された絶縁フィルムと、この絶
縁フィルム上に設けられかつ上記半導体素子の電極に接
続されたリードと、上記導電性キャップの内面、半導体
素子、絶縁フィルム及びリード等を封止するための封止
樹脂とを備えたので、導電性キャップの機械的強度を増
すことができ、封止樹脂の硬化による応力で半導体装置
が反るのを防ぐことができるという効果を奏する。
第１図はこの発明の一実施例を示す断面図、第２図はこ
の発明の他の実施例を示す断面図、第３図は従来の半導
体装置を示す断面図、第４図は第３図に示した半導体装
置が反った状態を示す断面図である。 図において、（１）は半導体素子、（３）はサポートテ
ープ、（４）はリード、（５Ａ）は導電性キャップ、（
５Ｂ）は底部、（５Ｃ）は凹部、（６Ａ）、（６Ｂ ）
は端縁部、（９）は封止樹脂、（１１）は導電シートで
ある。 なお、各図中、同一符号は同一または相当部分を示す。 ／（’Ｒ口 人 ４＃ Ａ：首 …７ Ｆ
′で−１Ｘ丙１］第 図 第 図 ６日： 端縁部 １゜ 事件の表示 特願昭６３−３０８８０６号 ２゜ ３゜ ４゜ 発明の名称 半導体装置 補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号
名 称 （６０１）三菱電機株式会社代表者 志岐守
哉
の発明の他の実施例を示す断面図、第３図は従来の半導
体装置を示す断面図、第４図は第３図に示した半導体装
置が反った状態を示す断面図である。 図において、（１）は半導体素子、（３）はサポートテ
ープ、（４）はリード、（５Ａ）は導電性キャップ、（
５Ｂ）は底部、（５Ｃ）は凹部、（６Ａ）、（６Ｂ ）
は端縁部、（９）は封止樹脂、（１１）は導電シートで
ある。 なお、各図中、同一符号は同一または相当部分を示す。 ／（’Ｒ口 人 ４＃ Ａ：首 …７ Ｆ
′で−１Ｘ丙１］第 図 第 図 ６日： 端縁部 １゜ 事件の表示 特願昭６３−３０８８０６号 ２゜ ３゜ ４゜ 発明の名称 半導体装置 補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号
名 称 （６０１）三菱電機株式会社代表者 志岐守
哉
Claims (1)
- 封止樹脂の硬化による反りを防止するのに十分な肉厚の
端縁部を備えかつ半導体素子を載置するための凹部を有
する導電性キャップと、この導電性キャップの凹部に載
置された半導体素子と、上記端縁部上に載置された絶縁
フィルムと、この絶縁フィルム上に設けられかつ上記半
導体素子の電極に接続されたリードと、上記導電性キャ
ップの内面、半導体素子、絶縁フィルム及びリード等を
封止するための封止樹脂とを備えたことを特徴とする半
導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63308806A JPH02155256A (ja) | 1988-12-08 | 1988-12-08 | 半導体装置 |
| US07/503,100 US5016084A (en) | 1988-12-08 | 1990-04-02 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63308806A JPH02155256A (ja) | 1988-12-08 | 1988-12-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02155256A true JPH02155256A (ja) | 1990-06-14 |
Family
ID=17985536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63308806A Pending JPH02155256A (ja) | 1988-12-08 | 1988-12-08 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5016084A (ja) |
| JP (1) | JPH02155256A (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4115043A1 (de) * | 1991-05-08 | 1997-07-17 | Gen Electric | Dichtgepackte Verbindungsstruktur, die eine Kammer enthält |
| US5521425A (en) * | 1990-12-21 | 1996-05-28 | Hewlett-Packard Company | Tape automated bonded (TAB) circuit |
| US5285108A (en) * | 1991-06-21 | 1994-02-08 | Compaq Computer Corporation | Cooling system for integrated circuits |
| JP2609382B2 (ja) * | 1991-10-01 | 1997-05-14 | 三菱電機株式会社 | 半導体装置 |
| JP2509027B2 (ja) * | 1991-10-16 | 1996-06-19 | 三菱電機株式会社 | 半導体装置 |
| US5212405A (en) * | 1992-01-08 | 1993-05-18 | Sumitomo Metal Mining Company, Limited | Composite lead frame |
| US5324687A (en) * | 1992-10-16 | 1994-06-28 | General Electric Company | Method for thinning of integrated circuit chips for lightweight packaged electronic systems |
| US5468994A (en) * | 1992-12-10 | 1995-11-21 | Hewlett-Packard Company | High pin count package for semiconductor device |
| US5656830A (en) * | 1992-12-10 | 1997-08-12 | International Business Machines Corp. | Integrated circuit chip composite having a parylene coating |
| JP3161142B2 (ja) * | 1993-03-26 | 2001-04-25 | ソニー株式会社 | 半導体装置 |
| CH686017A5 (de) * | 1993-04-16 | 1995-11-30 | Microdul Ag | Anordnung mit einem Substrat und mindestens einem Chip. |
| JPH0831988A (ja) * | 1994-07-20 | 1996-02-02 | Nec Corp | テープキャリアパッケージの封止構造 |
| US5760465A (en) * | 1996-02-01 | 1998-06-02 | International Business Machines Corporation | Electronic package with strain relief means |
| US6384333B1 (en) * | 1996-05-21 | 2002-05-07 | Micron Technology, Inc. | Underfill coating for LOC package |
| US6252302B1 (en) | 1996-09-19 | 2001-06-26 | Warren M. Farnworth | Heat transfer material for an improved die edge contacting socket |
| US5923081A (en) | 1997-05-15 | 1999-07-13 | Micron Technology, Inc. | Compression layer on the leadframe to reduce stress defects |
| JP3087709B2 (ja) * | 1997-12-08 | 2000-09-11 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US6256200B1 (en) * | 1999-05-27 | 2001-07-03 | Allen K. Lam | Symmetrical package for semiconductor die |
| DE10039646A1 (de) * | 1999-08-18 | 2001-03-08 | Murata Manufacturing Co | Leitende Abdeckung, Elektronisches Bauelement und Verfahren zur Bildung einer isolierenden Schicht der leitenden Abdeckung |
| WO2006037074A2 (en) * | 2004-09-28 | 2006-04-06 | Intraglobal Corporation | Method for micropackaging of electrical or electromechanical devices and micropackage |
| JP6238121B2 (ja) * | 2013-10-01 | 2017-11-29 | ローム株式会社 | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5093567A (ja) * | 1973-12-19 | 1975-07-25 | ||
| JPS523275A (en) * | 1975-06-24 | 1977-01-11 | Nec Home Electronics Ltd | Lighting system of a discharge lamp |
| JPS56150835A (en) * | 1980-03-24 | 1981-11-21 | Nat Semiconductor Corp | Method of packaging tape-operated semiconductor device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3942245A (en) * | 1971-11-20 | 1976-03-09 | Ferranti Limited | Related to the manufacture of lead frames and the mounting of semiconductor devices thereon |
| US3820153A (en) * | 1972-08-28 | 1974-06-25 | Zyrotron Ind Inc | Plurality of semiconductor elements mounted on common base |
| JPS6038027B2 (ja) * | 1978-06-09 | 1985-08-29 | 株式会社日立製作所 | 半導体素子用パツケ−ジ |
| JPS5574149A (en) * | 1978-11-30 | 1980-06-04 | Seiko Instr & Electronics Ltd | Package of semiconductor |
| JPS5852338B2 (ja) * | 1979-03-14 | 1983-11-22 | 松下電器産業株式会社 | 実装体の製造方法 |
| JPS6020943Y2 (ja) * | 1979-08-29 | 1985-06-22 | 三菱電機株式会社 | 半導体装置 |
| JPS5885539A (ja) * | 1981-11-18 | 1983-05-21 | Hitachi Ltd | 電子部品の製造方法 |
| FR2521350B1 (fr) * | 1982-02-05 | 1986-01-24 | Hitachi Ltd | Boitier porteur de puce semi-conductrice |
| US4633573A (en) * | 1982-10-12 | 1987-01-06 | Aegis, Inc. | Microcircuit package and sealing method |
| JPS6077446A (ja) * | 1983-10-04 | 1985-05-02 | Matsushita Electric Works Ltd | 封止半導体装置 |
| FI76220C (fi) * | 1984-09-17 | 1988-09-09 | Elkotrade Ag | Foerfarande foer inkapsling av pao ett baerarband anordnade halvledarkomponenter. |
| US4701999A (en) * | 1985-12-17 | 1987-10-27 | Pnc, Inc. | Method of making sealed housings containing delicate structures |
| US4829403A (en) * | 1987-01-20 | 1989-05-09 | Harding Ade Yemi S K | Packaging arrangement for energy dissipating devices |
-
1988
- 1988-12-08 JP JP63308806A patent/JPH02155256A/ja active Pending
-
1990
- 1990-04-02 US US07/503,100 patent/US5016084A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5093567A (ja) * | 1973-12-19 | 1975-07-25 | ||
| JPS523275A (en) * | 1975-06-24 | 1977-01-11 | Nec Home Electronics Ltd | Lighting system of a discharge lamp |
| JPS56150835A (en) * | 1980-03-24 | 1981-11-21 | Nat Semiconductor Corp | Method of packaging tape-operated semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5016084A (en) | 1991-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02155256A (ja) | 半導体装置 | |
| KR100288385B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JP2569939B2 (ja) | 樹脂封止型半導体装置 | |
| JPH11176887A (ja) | 半導体装置およびその製造方法 | |
| JP2002373969A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH1012773A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0951067A (ja) | リードフレーム | |
| JPH0582977B2 (ja) | ||
| JP2002093982A (ja) | 半導体装置及びその製造方法 | |
| JPH02278752A (ja) | 半導体装置 | |
| JP3045121B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0878599A (ja) | 集積回路パッケージ及びその製造方法 | |
| JP2815984B2 (ja) | 半導体装置 | |
| JPH0287655A (ja) | 半導体装置 | |
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
| JPH08130267A (ja) | 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2635722B2 (ja) | リードフレームおよびその製造方法 | |
| JPH01161840A (ja) | フレキシブルプリント配線板 | |
| JPH01225328A (ja) | 半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH06120403A (ja) | 電子回路素子搭載用リードフレーム | |
| JPH0621269A (ja) | 半導体装置 | |
| JPH0831986A (ja) | 放熱板付半導体装置 | |
| JP2001015561A (ja) | 放熱板兼補強板付きｔａｂテープ及び半導体装置 |