JPS6038027B2 - 半導体素子用パツケ−ジ - Google Patents
半導体素子用パツケ−ジInfo
- Publication number
- JPS6038027B2 JPS6038027B2 JP6884778A JP6884778A JPS6038027B2 JP S6038027 B2 JPS6038027 B2 JP S6038027B2 JP 6884778 A JP6884778 A JP 6884778A JP 6884778 A JP6884778 A JP 6884778A JP S6038027 B2 JPS6038027 B2 JP S6038027B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- conductor
- ceramic
- lid
- semiconductor devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
- Casings For Electric Apparatus (AREA)
Description
【発明の詳細な説明】
本発明は、集積回路や、半導体素子を気密封止するため
のパッケージに関する。
のパッケージに関する。
集積回路や半導体素子を気密封止するパッケージには、
ＴＯ型などのカンパッケージ、及び第１図に示すような
セラミック基材を用いたセラミックパッケージがある。
ＴＯ型などのカンパッケージ、及び第１図に示すような
セラミック基材を用いたセラミックパッケージがある。
第１図のセラミックパッケージは、グリーンシート（猿
結前のセラミック生シート）上にタングステンＷなどか
らなる導体ペーストを所定のパターンに印刷したシート
、及びプレス加工等により所定の部分に穴開き加工した
シート等を２〜３枚（ｌａ，ｌｂ，ｌｃで示す）積重ね
た後、高温で燐結し、所定の部分にニッケルＮｉ及び金
Ａｕ等をメッキすることによって、セラミックパッケー
ジ１を作成し、このパッケージに半導体素子２を搭載し
てＡｕ一Ｓｊ共晶はんだ等３によりダイボンデイングし
、Ｎワイヤ４によりワイヤボンディングを行ない、上面
にセラミック板５を低融点ガラス６を用いて固着するこ
とにより、気密封止したものである。このような構造で
あれば、シートｌａ，ｌｂ，ｌｃの積み重ね、印刷など
の工程が複雑となり、かつ使用するシートの枚数が多い
ためのパッケージの価格が高くなるという欠点を有して
いる。従来の気密封止形パッケージとして、上記例以外
に、素子を置く中心部を平坦とし、中心部のまわりを上
向きに垂直に形成し、該垂直部の上端を外方向水平に曲
成して周辺水平部を形成した形を有する一体成形による
ものがある。
結前のセラミック生シート）上にタングステンＷなどか
らなる導体ペーストを所定のパターンに印刷したシート
、及びプレス加工等により所定の部分に穴開き加工した
シート等を２〜３枚（ｌａ，ｌｂ，ｌｃで示す）積重ね
た後、高温で燐結し、所定の部分にニッケルＮｉ及び金
Ａｕ等をメッキすることによって、セラミックパッケー
ジ１を作成し、このパッケージに半導体素子２を搭載し
てＡｕ一Ｓｊ共晶はんだ等３によりダイボンデイングし
、Ｎワイヤ４によりワイヤボンディングを行ない、上面
にセラミック板５を低融点ガラス６を用いて固着するこ
とにより、気密封止したものである。このような構造で
あれば、シートｌａ，ｌｂ，ｌｃの積み重ね、印刷など
の工程が複雑となり、かつ使用するシートの枚数が多い
ためのパッケージの価格が高くなるという欠点を有して
いる。従来の気密封止形パッケージとして、上記例以外
に、素子を置く中心部を平坦とし、中心部のまわりを上
向きに垂直に形成し、該垂直部の上端を外方向水平に曲
成して周辺水平部を形成した形を有する一体成形による
ものがある。
しかし、このような構造のものは、前記周辺水平部にふ
たを乗せ、低融点ガラス等で封止するものであるから、
外部結線を行なうための接続部は該封止部よりさらに外
側に位置せざるを得ない。従って、周辺水平部の面積を
広くせざるを得ず、全体的な専有面積も広くならざるを
得ないという欠点がある。本発明の目的は、上記した従
来技術の欠点をなくし、原価及び製造価格を下げること
ができ、かつ専有面積の小さい気密封止形半導体素子用
パッケージを提供するにある。この目的を達成するため
に、本発明によるパッケージは、パッケージの中心部及
び全周辺部が平坦で、中心部を周辺部との中間に傾斜部
を有する形状とし、額斜部にふたの周辺が乗るようにふ
たをガラス封着したことを特徴とする。
たを乗せ、低融点ガラス等で封止するものであるから、
外部結線を行なうための接続部は該封止部よりさらに外
側に位置せざるを得ない。従って、周辺水平部の面積を
広くせざるを得ず、全体的な専有面積も広くならざるを
得ないという欠点がある。本発明の目的は、上記した従
来技術の欠点をなくし、原価及び製造価格を下げること
ができ、かつ専有面積の小さい気密封止形半導体素子用
パッケージを提供するにある。この目的を達成するため
に、本発明によるパッケージは、パッケージの中心部及
び全周辺部が平坦で、中心部を周辺部との中間に傾斜部
を有する形状とし、額斜部にふたの周辺が乗るようにふ
たをガラス封着したことを特徴とする。
以下本発明の一実施例を図面により説明する。
第４図は完成品を示す断面図であるが、これは第２図、
第３図の工程をへて作られる。まず、第２図に示すよう
に、平板状のグリーンシート７上にＷ導体ペースト８及
びアルミナＡＩ２Ｑ絶縁ペースト９を、所定のパターン
となるように多層印刷する。次にプレス加工により、第
３図に示すようにパッケージの外周部及び中心部にそれ
ぞれ実質的に平坦をなす部分Ｆ，，Ｆ２があり、これら
の平坦部間に傾斜部Ｓがあるような形状に形成し、更に
１５００〜１６００００の高温でこれを焼結し、導体露
出部にＮｉ及びＡｕ等のメッキを行なう。ここで、導体
８は半導体素子と外部電極との電気接続を得るための導
体であり、誘電体９はプレス加工時の導体パターン８の
クラッチ発生を防止するため及び気密封止を容易にする
ためのものである。また導体８の露出部に施すＮ三およ
びＡｕメッキはワイヤボンディング性及びはんだ付け性
を向上させるためである。第３図のようにプレス加工に
よって曲成したパッケージの基板に対し、第４図に示す
ように、中央の導体８ａにＡｕ−Ｓｉ共晶１０等で半導
体素子１１をダイボンデイングし、さらに、ＡＩワイヤ
１２でワイヤボンディングする。
第３図の工程をへて作られる。まず、第２図に示すよう
に、平板状のグリーンシート７上にＷ導体ペースト８及
びアルミナＡＩ２Ｑ絶縁ペースト９を、所定のパターン
となるように多層印刷する。次にプレス加工により、第
３図に示すようにパッケージの外周部及び中心部にそれ
ぞれ実質的に平坦をなす部分Ｆ，，Ｆ２があり、これら
の平坦部間に傾斜部Ｓがあるような形状に形成し、更に
１５００〜１６００００の高温でこれを焼結し、導体露
出部にＮｉ及びＡｕ等のメッキを行なう。ここで、導体
８は半導体素子と外部電極との電気接続を得るための導
体であり、誘電体９はプレス加工時の導体パターン８の
クラッチ発生を防止するため及び気密封止を容易にする
ためのものである。また導体８の露出部に施すＮ三およ
びＡｕメッキはワイヤボンディング性及びはんだ付け性
を向上させるためである。第３図のようにプレス加工に
よって曲成したパッケージの基板に対し、第４図に示す
ように、中央の導体８ａにＡｕ−Ｓｉ共晶１０等で半導
体素子１１をダイボンデイングし、さらに、ＡＩワイヤ
１２でワイヤボンディングする。
そして周端面の傾斜しているセラミック板１３をパッケ
ージ基板の額斜部Ｓに位置合わせし、低融点ガラス１４
等を用いて封止する。以上述べたように、本発明による
半導体素子用パッケージは、パッケージの中心部と全周
辺部とを実質的に平坦表面とし、かつ中心部と全周辺部
の間に周辺側が上方に位置する煩斜部を形成し、該傾斜
部の上面とふたの周端面とをガラス封着してなる構造で
あって、基板の曲成形状がプレス加工によって得られる
という利点を具有し、製造工程の簡単化と使用材料の少
数少量化が達成されて低コストにて提供しうろことは言
うに及ばず、さらにふたの周端が傾斜面に位置している
ことから、周辺水平部は外部導体との接続に必要な面積
のみを有すればよいから、全体として専用面積が小さく
なり、パッケージの実装密度を上げることができる。
ージ基板の額斜部Ｓに位置合わせし、低融点ガラス１４
等を用いて封止する。以上述べたように、本発明による
半導体素子用パッケージは、パッケージの中心部と全周
辺部とを実質的に平坦表面とし、かつ中心部と全周辺部
の間に周辺側が上方に位置する煩斜部を形成し、該傾斜
部の上面とふたの周端面とをガラス封着してなる構造で
あって、基板の曲成形状がプレス加工によって得られる
という利点を具有し、製造工程の簡単化と使用材料の少
数少量化が達成されて低コストにて提供しうろことは言
うに及ばず、さらにふたの周端が傾斜面に位置している
ことから、周辺水平部は外部導体との接続に必要な面積
のみを有すればよいから、全体として専用面積が小さく
なり、パッケージの実装密度を上げることができる。
第１図は従来のセラミックパッケージを示す断面図、第
２図、第３図、及び第４図は本発明によるセラミックパ
ッケージの一実施例を、製造工程の各段階において示す
断面図である。 ７・・…・グリーンシート、８・・・・・・Ｗ導体、９
・・・・・・Ｎ２０３導体、１０・…・・Ａｕ−Ｓｉ共
晶、１ １・・・半導体素子、１２・・・・・・ワイヤ
、１３・・・・・・ふた、１４・・・…低融点ガラス、
Ｆ．・・・・・・周辺水平部、Ｆ２・・・・・・中心水
平部、Ｓ・・・・・・額斜部。 第１図 第２図 第３図 第４図
２図、第３図、及び第４図は本発明によるセラミックパ
ッケージの一実施例を、製造工程の各段階において示す
断面図である。 ７・・…・グリーンシート、８・・・・・・Ｗ導体、９
・・・・・・Ｎ２０３導体、１０・…・・Ａｕ−Ｓｉ共
晶、１ １・・・半導体素子、１２・・・・・・ワイヤ
、１３・・・・・・ふた、１４・・・…低融点ガラス、
Ｆ．・・・・・・周辺水平部、Ｆ２・・・・・・中心水
平部、Ｓ・・・・・・額斜部。 第１図 第２図 第３図 第４図
Claims (1)
- １ セラミツクからなるパツケージ基板及びふたとから
なり、前記パツケージ基板は、半導体素子を搭載すべき
中心部と全周辺部とが実質的に平坦をなし、中心部と全
周辺部との間に周辺側が上位置に位置するような傾斜部
を有するものであり、前記ふたは、その周端面が前記傾
斜部の面に乗せられてガラス封着してなる半導体素子用
パツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6884778A JPS6038027B2 (ja) | 1978-06-09 | 1978-06-09 | 半導体素子用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6884778A JPS6038027B2 (ja) | 1978-06-09 | 1978-06-09 | 半導体素子用パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54160171A JPS54160171A (en) | 1979-12-18 |
| JPS6038027B2 true JPS6038027B2 (ja) | 1985-08-29 |
Family
ID=13385476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6884778A Expired JPS6038027B2 (ja) | 1978-06-09 | 1978-06-09 | 半導体素子用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6038027B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02155256A (ja) * | 1988-12-08 | 1990-06-14 | Mitsubishi Electric Corp | 半導体装置 |
| JPH03116949A (ja) * | 1989-09-29 | 1991-05-17 | Enplas Corp | Ｉｃパッケージ及びｉｃパッケージ用ケースの製造方法 |
-
1978
- 1978-06-09 JP JP6884778A patent/JPS6038027B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54160171A (en) | 1979-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6703696B2 (en) | Semiconductor package | |
| US6674154B2 (en) | Lead frame with multiple rows of external terminals | |
| US6710430B2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| US4496965A (en) | Stacked interdigitated lead frame assembly | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| US6169323B1 (en) | Semiconductor device with improved leads | |
| US5619065A (en) | Semiconductor package and method for assembling the same | |
| JPS6038027B2 (ja) | 半導体素子用パツケ−ジ | |
| US5326932A (en) | Semiconductor package | |
| JP2763446B2 (ja) | 半導体素子収納用パッケージ | |
| JP3691790B2 (ja) | 半導体装置の製造方法及び該方法によって製造された半導体装置 | |
| JPS6231497B2 (ja) | ||
| US6329707B1 (en) | Twin transistor device with improved collector-base isolation | |
| JP2678696B2 (ja) | 半導体装置の製造方法 | |
| JP2003168849A (ja) | 多数個取り配線基板 | |
| KR200224864Y1 (ko) | 반도체 패키지 | |
| JPH0394435A (ja) | 半導体装置 | |
| JP3307361B2 (ja) | 高周波バイポーラトランジスタ | |
| JPH0312465B2 (ja) | ||
| JPS6362335A (ja) | 集積回路装置 | |
| JPS5831419Y2 (ja) | 微小電子部品の装着構造 | |
| JPH077111A (ja) | 半導体装置用表面実装型パッケージ | |
| JPS6035243Y2 (ja) | 半導体リ−ドレスパッケ−ジ | |
| JPS5998544A (ja) | 半導体装置およびその製造方法 | |
| JPH03241765A (ja) | 半導体装置 |