JPH077111A - 半導体装置用表面実装型パッケージ - Google Patents
半導体装置用表面実装型パッケージInfo
- Publication number
- JPH077111A JPH077111A JP14318993A JP14318993A JPH077111A JP H077111 A JPH077111 A JP H077111A JP 14318993 A JP14318993 A JP 14318993A JP 14318993 A JP14318993 A JP 14318993A JP H077111 A JPH077111 A JP H077111A
- Authority
- JP
- Japan
- Prior art keywords
- portions
- lead
- semiconductor device
- tip
- surface mount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体装置用表面実装型パッケージからボン
ディングワイヤを削除することにより、ワイヤボンディ
ング工程を削除し、工程を簡素化し、製品の価格を下
げ、周波数特性を向上させることを目的とする。 【構成】 リードフレームのリード部１をＬ字形に屈曲
させた折り返し部１１を設け、向き合った折り返し部１
１間にチップ２を挿入し、樹脂等のモールド材３で封止
する。
ディングワイヤを削除することにより、ワイヤボンディ
ング工程を削除し、工程を簡素化し、製品の価格を下
げ、周波数特性を向上させることを目的とする。 【構成】 リードフレームのリード部１をＬ字形に屈曲
させた折り返し部１１を設け、向き合った折り返し部１
１間にチップ２を挿入し、樹脂等のモールド材３で封止
する。
Description
【０００１】
【産業上の利用分野】この発明は表面実装型の半導体装
置のパッケージ構造及びこれに用いられるリードフレー
ムの構造に関するものである。
置のパッケージ構造及びこれに用いられるリードフレー
ムの構造に関するものである。
【０００２】
【従来の技術】図７は、従来の半導体装置用表面実装型
パッケージの構成図である。図において、１０はＡｌ2
Ｏ3 等の誘電体からなるパッケージ本体、４は該パッケ
ージ本体１０の内側底面部から本体裏面にかけてに形成
された金属等の導電体からなるリード用メタライズであ
り、パッケージ本体１０外部と接続をとるためのもので
ある。２はパッケージ本体１０の内部底面に実装された
半導体チップ、例えばダイオードであり、その上部電極
と上記リード用メタライズ４とはボンディングワイヤ５
によって接続されている。
パッケージの構成図である。図において、１０はＡｌ2
Ｏ3 等の誘電体からなるパッケージ本体、４は該パッケ
ージ本体１０の内側底面部から本体裏面にかけてに形成
された金属等の導電体からなるリード用メタライズであ
り、パッケージ本体１０外部と接続をとるためのもので
ある。２はパッケージ本体１０の内部底面に実装された
半導体チップ、例えばダイオードであり、その上部電極
と上記リード用メタライズ４とはボンディングワイヤ５
によって接続されている。
【０００３】従来の半導体装置用表面実装型パッケージ
では上記のような構造となっており、チップ２とリード
４との接続をワイヤボンディング５によって行っている
ため、配線工程が複雑になり、このために製品が高価な
ものとなる。また、上記接続にワイヤを用いているた
め、ワイヤ部分でのインピーダンスロスがあり、周波数
特性も悪い。
では上記のような構造となっており、チップ２とリード
４との接続をワイヤボンディング５によって行っている
ため、配線工程が複雑になり、このために製品が高価な
ものとなる。また、上記接続にワイヤを用いているた
め、ワイヤ部分でのインピーダンスロスがあり、周波数
特性も悪い。
【０００４】
【発明が解決しようとする課題】従来の半導体装置用表
面実装型パッケージでは以上のように構成されているの
で、ワイヤボンディング工程が必要であり、このため工
程が複雑になる、製品の価格が高くなる、周波数特性に
影響を及ぼすなどの問題点があった。
面実装型パッケージでは以上のように構成されているの
で、ワイヤボンディング工程が必要であり、このため工
程が複雑になる、製品の価格が高くなる、周波数特性に
影響を及ぼすなどの問題点があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、ワイヤボンディングの工程を削
除することで製造工程が簡素になり、製品の低価格化、
周波数特性の向上を図ることができる半導体装置用表面
実装型パッケージを提供することを目的とする。
ためになされたもので、ワイヤボンディングの工程を削
除することで製造工程が簡素になり、製品の低価格化、
周波数特性の向上を図ることができる半導体装置用表面
実装型パッケージを提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る半導体装
置用表面実装型パッケージは、リードフレームの対向す
るリード部を所定形状に折り曲げたときにその先端部が
向かい合う形状のものとし、これらリード部の先端部間
に半導体装置を配置するようにしたものである。
置用表面実装型パッケージは、リードフレームの対向す
るリード部を所定形状に折り曲げたときにその先端部が
向かい合う形状のものとし、これらリード部の先端部間
に半導体装置を配置するようにしたものである。
【０００７】
【作用】この発明においては、リードフレームの向きあ
ったリード部にチップを挿入して配置することにより、
ワイヤを用いることなく半導体装置とリード部とを電気
的に接続することができる。
ったリード部にチップを挿入して配置することにより、
ワイヤを用いることなく半導体装置とリード部とを電気
的に接続することができる。
【０００８】
【実施例】実施例１．図１は本発明の第１の実施例によ
る半導体装置用表面実装型パッケージの断面図であり、
１はリードフレームのリード部、２はダイオード等の２
端子素子のチップ、３は樹脂等のモールド材である。図
に示すように、リード部１の先端はＬ字形に屈曲されて
折り返し部１１が形成されており、対向する折り返し部
１１の間にチップ２が挿入されている。
る半導体装置用表面実装型パッケージの断面図であり、
１はリードフレームのリード部、２はダイオード等の２
端子素子のチップ、３は樹脂等のモールド材である。図
に示すように、リード部１の先端はＬ字形に屈曲されて
折り返し部１１が形成されており、対向する折り返し部
１１の間にチップ２が挿入されている。
【０００９】次に作用効果について説明する。以上のよ
うに構成された半導体装置用表面実装型パッケージによ
れば、リード先端を直接チップの電極と接触させて電気
的接続が行なわれるため、チップとリードとを接続する
ためのワイヤを不要とすることができ、配線工程が簡略
化される。その結果、製造コストの低減を図ることがで
きる。また、接続にワイヤを用いないために、従来のも
のに比べて周波数特性を向上できる。
うに構成された半導体装置用表面実装型パッケージによ
れば、リード先端を直接チップの電極と接触させて電気
的接続が行なわれるため、チップとリードとを接続する
ためのワイヤを不要とすることができ、配線工程が簡略
化される。その結果、製造コストの低減を図ることがで
きる。また、接続にワイヤを用いないために、従来のも
のに比べて周波数特性を向上できる。
【００１０】実施例２．次に本発明の第２の実施例によ
る半導体装置用表面実装型パッケージを図について説明
する。図２において、１ａは折り返し部１１の先端を外
側に折り曲げて形成されたチップ導入用折り返し部であ
る。
る半導体装置用表面実装型パッケージを図について説明
する。図２において、１ａは折り返し部１１の先端を外
側に折り曲げて形成されたチップ導入用折り返し部であ
る。
【００１１】次に作用効果について説明する。本実施例
ではリード先端にチップ導入用折り返し部１ａを設ける
ことによって、上記実施例の効果に加えて、チップ２を
Ｌ字形に屈曲された折り返し部１１間に挿入する際の作
業をスムーズに行うことができ、パッケージ組立を容易
にすることができる。
ではリード先端にチップ導入用折り返し部１ａを設ける
ことによって、上記実施例の効果に加えて、チップ２を
Ｌ字形に屈曲された折り返し部１１間に挿入する際の作
業をスムーズに行うことができ、パッケージ組立を容易
にすることができる。
【００１２】実施例３．次に本発明の第３の実施例によ
る半導体装置用表面実装型パッケージを図について説明
する。図３において、１ｂはリードの折り返し部１１の
チップ２を装着する部分の下方に形成されたチップ位置
決め用凸部であり、その他は上記実施例２と同様の構成
となっている。
る半導体装置用表面実装型パッケージを図について説明
する。図３において、１ｂはリードの折り返し部１１の
チップ２を装着する部分の下方に形成されたチップ位置
決め用凸部であり、その他は上記実施例２と同様の構成
となっている。
【００１３】次に作用効果について説明する。本実施例
では、リードの折り返し部１１の下部が内側に凸形状と
なっているため、上記実施例２の効果に加えて、パッケ
ージ組立時のチップ２の位置決めを容易に行うことがで
きる。
では、リードの折り返し部１１の下部が内側に凸形状と
なっているため、上記実施例２の効果に加えて、パッケ
ージ組立時のチップ２の位置決めを容易に行うことがで
きる。
【００１４】実施例４．次に本発明の第４の実施例によ
る半導体装置用表面実装型パッケージを図について説明
する。図４において、１ｃは一方のリードをクランク状
に屈曲して形成された折り返し部である。
る半導体装置用表面実装型パッケージを図について説明
する。図４において、１ｃは一方のリードをクランク状
に屈曲して形成された折り返し部である。
【００１５】このように本実施例によれば、一方のリー
ド部１の先端をクランク状に折り返し、これらリード間
にチップ２を挿入して実装するようにしたから、ワイヤ
を用いることなくチップ２とリード部１とを電気的に接
続することができ、またチップ２をリード部１と平行に
実装することができ、上記各実施例と比較して少ないモ
ールド材３で封止することができ、パッケージ容積の低
減を図ることができる。
ド部１の先端をクランク状に折り返し、これらリード間
にチップ２を挿入して実装するようにしたから、ワイヤ
を用いることなくチップ２とリード部１とを電気的に接
続することができ、またチップ２をリード部１と平行に
実装することができ、上記各実施例と比較して少ないモ
ールド材３で封止することができ、パッケージ容積の低
減を図ることができる。
【００１６】実施例５．次に実施例１ないし実施例４の
半導体装置用表面実装型パッケージで用いたリード部を
作製するに適したリードフレームを図について説明す
る。図５において、１００はリードの外枠を示し、１０
０ａはチップ（図示せず）と接触する先端部、１００ｂ
は上記外枠１００と切り離されることでリード端子とな
る根本部、１００ｄは先端部１００ａと根本部１００ｂ
とを繋ぐ中間部である。図に示すように、対向する先端
部１００ａを起立させた時に、あるいは一方の先端部１
００ｂをクランク状に折り返した時に互いの先端部１０
０ａが対面するように打ち抜き形成されている。
半導体装置用表面実装型パッケージで用いたリード部を
作製するに適したリードフレームを図について説明す
る。図５において、１００はリードの外枠を示し、１０
０ａはチップ（図示せず）と接触する先端部、１００ｂ
は上記外枠１００と切り離されることでリード端子とな
る根本部、１００ｄは先端部１００ａと根本部１００ｂ
とを繋ぐ中間部である。図に示すように、対向する先端
部１００ａを起立させた時に、あるいは一方の先端部１
００ｂをクランク状に折り返した時に互いの先端部１０
０ａが対面するように打ち抜き形成されている。
【００１７】このようなリードフレームを用いることに
より実施例１ないし実施例４のパッケージを実現するこ
とができる。
より実施例１ないし実施例４のパッケージを実現するこ
とができる。
【００１８】実施例６．次に実施例１ないし実施例４の
半導体装置用表面実装型パッケージで用いたリードを作
製するに適した他のリードフレームを図について説明す
る。図６において、１００ｃはリードの先端部であり、
対向するリードの先端部１００ｃは互いにくし形に向き
合うように打ち抜き形成されている。
半導体装置用表面実装型パッケージで用いたリードを作
製するに適した他のリードフレームを図について説明す
る。図６において、１００ｃはリードの先端部であり、
対向するリードの先端部１００ｃは互いにくし形に向き
合うように打ち抜き形成されている。
【００１９】そしてこのような形状を有するリードフレ
ームの双方の先端部１００ｃをＬ字形に屈曲することに
より、図１〜図３に示したリード形状とすることがで
き、また一方のリードの先端部１００ｃを他方先端部１
００ｃと平行になるように屈曲することにより、図４に
示すリード形状とすることができる。
ームの双方の先端部１００ｃをＬ字形に屈曲することに
より、図１〜図３に示したリード形状とすることがで
き、また一方のリードの先端部１００ｃを他方先端部１
００ｃと平行になるように屈曲することにより、図４に
示すリード形状とすることができる。
【００２０】
【発明の効果】以上のように、この発明に係る半導体装
置用表面実装型パッケージによれば、リードフレームの
向きあったリード部にチップを挿入することにより、ワ
イヤを用いることなく半導体装置とリード部とを電気的
に接続することができ、その結果、ワイヤボンディング
工程を削除し、工程の簡素化と製品の低価格化、周波数
特性の向上を図ることができる効果がある。
置用表面実装型パッケージによれば、リードフレームの
向きあったリード部にチップを挿入することにより、ワ
イヤを用いることなく半導体装置とリード部とを電気的
に接続することができ、その結果、ワイヤボンディング
工程を削除し、工程の簡素化と製品の低価格化、周波数
特性の向上を図ることができる効果がある。
【図１】この発明の第１の実施例による半導体装置用表
面実装型パッケージの断面側面図である。
面実装型パッケージの断面側面図である。
【図２】この発明の第２の実施例による半導体装置用表
面実装型パッケージの断面側面図である。
面実装型パッケージの断面側面図である。
【図３】この発明の第３の実施例による半導体装置用表
面実装型パッケージの断面側面図である。
面実装型パッケージの断面側面図である。
【図４】この発明の第４の実施例による半導体装置用表
面実装型パッケージの断面側面図である。
面実装型パッケージの断面側面図である。
【図５】この発明の第５の実施例による半導体装置用表
面実装型パッケージのリードフレームの平面図である。
面実装型パッケージのリードフレームの平面図である。
【図６】この発明の第６の実施例による半導体装置用表
面実装型パッケージのリードフレームの平面図である。
面実装型パッケージのリードフレームの平面図である。
【図７】従来の半導体装置用表面実装型パッケージの断
面図である。
面図である。
１ リードフレームのリード部 １１ 折り返し部 １ａ チップ挿入用折り返し部 １ｂ チップ位置決め用凸部 １ｃ クランク状の折り返し部 ２ チップ ３ モールド材 ４ リード用メタライズ ５ ボンディングワイヤ １００ 外枠 １００ａ 先端部 １００ｂ 根本部 １００ｃ 先端部 １００ｄ 先端部
Claims (7)
- 【請求項１】 半導体装置に用いる表面実装型パッケー
ジにおいて、 リードフレームの、対向して配置された２本のリード部
を折り曲げ加工し、 上記２本のリード部の対向する先端部間にチップを挿入
し、 該チップをリード部の一部とともに樹脂封止し、 該樹脂封止体をリードフレームから切り離してなること
を特徴とする半導体装置用表面実装型パッケージ。 - 【請求項２】 請求項１記載の半導体装置用表面実装型
パッケージにおいて、 上記リードフレームは、断面Ｌ字形形状を有する対向す
る２本のリード部を有し、その対向する上記Ｌ字形の先
端部間にチップが挿入されていることを特徴とする半導
体装置用表面実装型パッケージ。 - 【請求項３】 請求項２記載の半導体装置用表面実装型
パッケージにおいて、 上記先端部には、上記チップが挿入される各先端部の上
部を外側に屈曲させて形成されたチップ挿入用折り返し
部が形成されていることを特徴とする半導体装置用表面
実装型パッケージ。 - 【請求項４】 請求項２記載の半導体装置用表面実装型
パッケージにおいて、 上記先端部には、該各先端部間に上記チップが挿入され
たとき、該チップが下方に脱落しないように、該各先端
部の下部の対向する面にチップ位置決め用凸部が設けら
れ、該対向する先端部の下部の間隔が狭められているこ
とを特徴とする半導体装置用表面実装型パッケージ。 - 【請求項５】 請求項１記載の半導体装置用表面実装型
パッケージにおいて、 上記リードフレームの一方のリード部はその全体が同一
平面上に配置され、 他方のリード部はその根本部が上記一方のリード部と同
一平面上に配置され、かつその先端部に断面Ｌ字形の屈
曲部が形成され、 該屈曲部と上記一方のリード部との間に上記チップが挟
まれていることを特徴とする半導体装置用表面実装型パ
ッケージ。 - 【請求項６】 請求項１ないし４のいずれかに記載の半
導体装置用表面実装型パッケージにおいて、 上記リードフレームは、対向する外枠から内側に伸びる
一対のリード部を有し、 上記対をなすリード部の基部は、それぞれが平行な直線
上に位置し、 上記対をなすリード部の先端部は、上記平行な直線間に
位置するこれと平行な直線上に位置し、 上記対をなすリード部の基部とその先端とをつなぐ中間
部は、上記各直線と交わる平行な直線上に位置してお
り、 該各先端部を基板に対して直角に曲げることにより、上
記対向する先端部間にチップを挿入するための空間が形
成されることを特徴とする半導体装置用表面実装型パッ
ケージ。 - 【請求項７】 請求項１ないし４のいずれかに記載の半
導体装置用表面実装型パッケージにおいて、 上記対をなすリード部の基部は、同一直線上に位置し、 、上記対をなすリード部の先端部は、ぞれぞれが交互に
位置するように複数に分岐されており、 該各先端部を基板に対して直角に曲げることにより、上
記対向する先端部間にチップを挿入するための空間が形
成されることを特徴とする半導体装置用表面実装型パッ
ケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14318993A JPH077111A (ja) | 1993-06-15 | 1993-06-15 | 半導体装置用表面実装型パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14318993A JPH077111A (ja) | 1993-06-15 | 1993-06-15 | 半導体装置用表面実装型パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077111A true JPH077111A (ja) | 1995-01-10 |
Family
ID=15332949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14318993A Pending JPH077111A (ja) | 1993-06-15 | 1993-06-15 | 半導体装置用表面実装型パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077111A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0936288A (ja) * | 1995-07-18 | 1997-02-07 | Nec Corp | 半導体装置の製造方法 |
| JP2002190553A (ja) * | 2000-12-21 | 2002-07-05 | Toshiba Components Co Ltd | 樹脂封止型半導体素子及びその製造方法 |
| US6861938B2 (en) | 2001-03-23 | 2005-03-01 | Fdk Corporation | High-frequency power inductance element |
-
1993
- 1993-06-15 JP JP14318993A patent/JPH077111A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0936288A (ja) * | 1995-07-18 | 1997-02-07 | Nec Corp | 半導体装置の製造方法 |
| JP2002190553A (ja) * | 2000-12-21 | 2002-07-05 | Toshiba Components Co Ltd | 樹脂封止型半導体素子及びその製造方法 |
| US6861938B2 (en) | 2001-03-23 | 2005-03-01 | Fdk Corporation | High-frequency power inductance element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7405104B2 (en) | Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same | |
| US4937656A (en) | Semiconductor device | |
| KR950012921B1 (ko) | 수지봉지형 반도체장치 | |
| KR970010676B1 (ko) | 반도체 패키지 및 이에 사용되는 리드 프레임 | |
| US7008824B2 (en) | Method of fabricating mounted multiple semiconductor dies in a package | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| US6157074A (en) | Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same | |
| JPH06252328A (ja) | 半導体素子搭載用のリードフレーム | |
| JPH0722568A (ja) | 半導体装置およびその製造方法 | |
| KR19980032479A (ko) | 표면 설치 to-220 패키지 및 그의 제조 공정 | |
| US5917235A (en) | Semiconductor device having LOC structure, a semiconductor device lead frame, TAB leads, and an insulating TAB tape | |
| US6531769B2 (en) | Semiconductor integrated circuit package, semiconductor apparatus provided with a plurality of semiconductor integrated circuit packages, method of inspecting semiconductor integrated circuit package and method of fabricating semiconductor integrated circuit | |
| JPS63258050A (ja) | 半導体装置 | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JPH077111A (ja) | 半導体装置用表面実装型パッケージ | |
| JP2577916B2 (ja) | 高周波用半導体装置と該装置用リ−ドフレ−ム | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| JP2990645B2 (ja) | 半導体集積回路用リードフレームおよび半導体集積回路 | |
| JP3665609B2 (ja) | 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット | |
| KR20010030907A (ko) | 반도체장치 | |
| JP2001068622A (ja) | 複合半導体装置及びその製造方法 | |
| JPH02211643A (ja) | 半導体装置 | |
| JPH0462942A (ja) | 半導体装置 | |
| JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
| JP2000236033A (ja) | 半導体装置並びにその製造方法 |