JP2990645B2 - 半導体集積回路用リードフレームおよび半導体集積回路 - Google Patents
半導体集積回路用リードフレームおよび半導体集積回路Info
- Publication number
- JP2990645B2 JP2990645B2 JP7006597A JP659795A JP2990645B2 JP 2990645 B2 JP2990645 B2 JP 2990645B2 JP 7006597 A JP7006597 A JP 7006597A JP 659795 A JP659795 A JP 659795A JP 2990645 B2 JP2990645 B2 JP 2990645B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- die pad
- lead frame
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体集積回路用リ
ードフレームおよび半導体集積回路に関し、さらに詳し
くは、ボンディング線長を短縮できるように改良した半
導体集積回路用リードフレームおよび半導体集積回路に
関する。
ードフレームおよび半導体集積回路に関し、さらに詳し
くは、ボンディング線長を短縮できるように改良した半
導体集積回路用リードフレームおよび半導体集積回路に
関する。
【０００２】
【従来の技術】図８に、従来の半導体集積回路の組立構
造の一例を示す。リードフレーム５１０は、所定ピッチ
で整列した多数のリード５１２と、それらリード５１２
の整列方向ｘに整列させて四角形状の３個のベアチップ
２０を配設させうるダイパッド５１１とを有している。
前記ダイパッド５１１は、長方形であり、ダイパッド吊
り部５１４により支持されている。前記リード５１２
は、そのステッチ５１３を前記ダイパッド５１１の端縁
の近傍まで延設させた形状である。
造の一例を示す。リードフレーム５１０は、所定ピッチ
で整列した多数のリード５１２と、それらリード５１２
の整列方向ｘに整列させて四角形状の３個のベアチップ
２０を配設させうるダイパッド５１１とを有している。
前記ダイパッド５１１は、長方形であり、ダイパッド吊
り部５１４により支持されている。前記リード５１２
は、そのステッチ５１３を前記ダイパッド５１１の端縁
の近傍まで延設させた形状である。
【０００３】半導体集積回路５００は、ベアチップ２０
の辺をリード５１２の整列方向ｘに向けて３個のベアチ
ップ２０をダイパッド５１１上にダイボンディングし、
ベアチップ２０の引出し部２１とステッチ５１３とをボ
ンディング線５４０を用いてワイヤボンディングし、ダ
イパッド吊り部５１４を除去し、パッケージ５３０で封
止して製造される。
の辺をリード５１２の整列方向ｘに向けて３個のベアチ
ップ２０をダイパッド５１１上にダイボンディングし、
ベアチップ２０の引出し部２１とステッチ５１３とをボ
ンディング線５４０を用いてワイヤボンディングし、ダ
イパッド吊り部５１４を除去し、パッケージ５３０で封
止して製造される。
【０００４】
【発明が解決しようとする課題】上記従来の半導体集積
回路５００では、長方形のダイパッド５１１上に３個の
ベアチップ２０を一列に配設しているが、その際、四角
形のベアチップ２０の辺をリード５１２の整列方向ｘに
向けて並べている。しかし、このような構造では、隣接
するベアチップ２０の対向する辺にある引出し部２１
ａ，２１ｂ，２１ｃ，２１ｄからステッチ５１３までの
ボンディング線５４０が長くなり、電気的特性や歩留り
に悪影響を与える問題点がある。特に、前記引出し部２
１ａ，２１ｂ，２１ｃ，２１ｄに接地端子がある場合
（例えばＧａＡｓ半導体のベアチップ２０では一般に４
辺の引出し部２１に接地端子があるため、前記引出し部
２１ａ，２１ｂ，２１ｃ，２１ｄにも接地端子があ
る）、長いボンディング線５４０で接地すると、そのイ
ンダクタンス成分のために十分な接地がとれない問題点
がある。そこで、この発明の目的は、一部のボンディン
グ線が長くなるのを防止し、電気的特性や歩留りを向上
させた半導体集積回路用リードフレームおよび半導体集
積回路を提供することにある。
回路５００では、長方形のダイパッド５１１上に３個の
ベアチップ２０を一列に配設しているが、その際、四角
形のベアチップ２０の辺をリード５１２の整列方向ｘに
向けて並べている。しかし、このような構造では、隣接
するベアチップ２０の対向する辺にある引出し部２１
ａ，２１ｂ，２１ｃ，２１ｄからステッチ５１３までの
ボンディング線５４０が長くなり、電気的特性や歩留り
に悪影響を与える問題点がある。特に、前記引出し部２
１ａ，２１ｂ，２１ｃ，２１ｄに接地端子がある場合
（例えばＧａＡｓ半導体のベアチップ２０では一般に４
辺の引出し部２１に接地端子があるため、前記引出し部
２１ａ，２１ｂ，２１ｃ，２１ｄにも接地端子があ
る）、長いボンディング線５４０で接地すると、そのイ
ンダクタンス成分のために十分な接地がとれない問題点
がある。そこで、この発明の目的は、一部のボンディン
グ線が長くなるのを防止し、電気的特性や歩留りを向上
させた半導体集積回路用リードフレームおよび半導体集
積回路を提供することにある。
【０００５】
【課題を解決するための手段】第１の観点では、この発
明は、所定幅を介して一列に整列配置された複数のアイ
ランドと、隣接するアイランドを相互に電気接続し、隣
接するアイランド間にくびれ部を形成する連結部とから
なるダイパッドと、前記複数のアイランドの整列方向に
対して垂直方向に伸びる複数のリードとを備え、該各リ
ードのステッチを前記アイランドの端縁近傍までリード
の伸張方向に延設し、前記くびれ部に少なくとも一部の
ステッチを入り込ませたことを特徴とする半導体集積回
路用リードフレームを提供する。
明は、所定幅を介して一列に整列配置された複数のアイ
ランドと、隣接するアイランドを相互に電気接続し、隣
接するアイランド間にくびれ部を形成する連結部とから
なるダイパッドと、前記複数のアイランドの整列方向に
対して垂直方向に伸びる複数のリードとを備え、該各リ
ードのステッチを前記アイランドの端縁近傍までリード
の伸張方向に延設し、前記くびれ部に少なくとも一部の
ステッチを入り込ませたことを特徴とする半導体集積回
路用リードフレームを提供する。
【０００６】第２の観点では、この発明は、上記の半導
体集積回路用リードフレームの少なくとも１つの個別ア
イランド部に、ベアチップの角を整列方向に向けてベア
チップを配設したことを特徴とする半導体集積回路を提
供する。
体集積回路用リードフレームの少なくとも１つの個別ア
イランド部に、ベアチップの角を整列方向に向けてベア
チップを配設したことを特徴とする半導体集積回路を提
供する。
【０００７】
【作用】上記第１の観点による半導体集積回路用リード
フレームでは、ダイパッドの形状を改良し、各ベアチッ
プをそれぞれ配設する複数の個別アイランド部を、くび
れ部を介して、並べた形状とした。また、ダイパッドの
形状の改良に合せて、リードのステッチを、前記個別ア
イランド部の端縁の近傍まで延設させた形状にした。こ
れによれば、隣接する個別アイランド部の間のくびれ部
にリードのステッチが入り込むので、個別アイランド部
に配設した四角形のベアチップの４辺からステッチまで
の間隔を短縮することが出来る。従って、一部のボンデ
ィング線が長くなることが防止され、電気的特性や歩留
りを向上させることが出来る。また、十分な接地を確保
できるようになる。
フレームでは、ダイパッドの形状を改良し、各ベアチッ
プをそれぞれ配設する複数の個別アイランド部を、くび
れ部を介して、並べた形状とした。また、ダイパッドの
形状の改良に合せて、リードのステッチを、前記個別ア
イランド部の端縁の近傍まで延設させた形状にした。こ
れによれば、隣接する個別アイランド部の間のくびれ部
にリードのステッチが入り込むので、個別アイランド部
に配設した四角形のベアチップの４辺からステッチまで
の間隔を短縮することが出来る。従って、一部のボンデ
ィング線が長くなることが防止され、電気的特性や歩留
りを向上させることが出来る。また、十分な接地を確保
できるようになる。
【０００８】上記第２の観点による半導体集積回路で
は、上記半導体集積回路用リードフレームの個別アイラ
ンド部にベアチップを配設する際、ベアチップの角をリ
ードの整列方向に向けるようにした。これによれば、個
別アイランド部の間隔を近接させても三角形状のくぶれ
部を確保できるので、個別アイランド部の間隔を近接さ
せることができ、ベアチップを並べる方向の半導体集積
回路の長さを短縮することが出来る。
は、上記半導体集積回路用リードフレームの個別アイラ
ンド部にベアチップを配設する際、ベアチップの角をリ
ードの整列方向に向けるようにした。これによれば、個
別アイランド部の間隔を近接させても三角形状のくぶれ
部を確保できるので、個別アイランド部の間隔を近接さ
せることができ、ベアチップを並べる方向の半導体集積
回路の長さを短縮することが出来る。
【０００９】
【実施例】以下、図に示す実施例によりこの発明をさら
に詳細に説明する。なお、これによりこの発明が限定さ
れるものではない。 −第１実施例− 図１にこの発明の第１実施例の半導体集積回路１００の
組立構造を示す。リードフレーム１０は、所定ピッチで
整列した多数のリード１２と、それらリード１２の整列
方向ｘに整列させて四角形状の３個のベアチップ２０を
配設させうるダイパッド１１とを有している。前記ダイ
パッド１１は、３つの菱形の個別アイランド部１１ａ，
１１ｂ，１１ｃを細い連結部１１ｄ，１１ｅにより連結
した形状であり、ダイパッド吊り部１４により支持され
ている。前記個別アイランド部１１ａ，１１ｂ，１１ｃ
の間には、三角形のくびれ部Ａ，Ｂ，Ｃ，Ｄが形成され
ている。なお、個別アイランド部１１ａ，１１ｂ，１１
ｃを連結せず、それぞれ別個に吊り部を設けて支持して
も良い。前記リード１２は、そのステッチ１３を前記ダ
イパッド１１の端縁の近傍まで延設させた形状である。
上記リードフレーム１０の製造には、従来のエッチング
方法あるいはパンチ方法を使用できる。従って、新規な
設備を導入する必要はない。
に詳細に説明する。なお、これによりこの発明が限定さ
れるものではない。 −第１実施例− 図１にこの発明の第１実施例の半導体集積回路１００の
組立構造を示す。リードフレーム１０は、所定ピッチで
整列した多数のリード１２と、それらリード１２の整列
方向ｘに整列させて四角形状の３個のベアチップ２０を
配設させうるダイパッド１１とを有している。前記ダイ
パッド１１は、３つの菱形の個別アイランド部１１ａ，
１１ｂ，１１ｃを細い連結部１１ｄ，１１ｅにより連結
した形状であり、ダイパッド吊り部１４により支持され
ている。前記個別アイランド部１１ａ，１１ｂ，１１ｃ
の間には、三角形のくびれ部Ａ，Ｂ，Ｃ，Ｄが形成され
ている。なお、個別アイランド部１１ａ，１１ｂ，１１
ｃを連結せず、それぞれ別個に吊り部を設けて支持して
も良い。前記リード１２は、そのステッチ１３を前記ダ
イパッド１１の端縁の近傍まで延設させた形状である。
上記リードフレーム１０の製造には、従来のエッチング
方法あるいはパンチ方法を使用できる。従って、新規な
設備を導入する必要はない。
【００１０】半導体集積回路１００は次の工程により製
造される。まず、ベアチップ２０の角をリード１２の整
列方向ｘに向けて（換言すれば、ベアチップ２０の対角
線をリードの整列方向ｘに略平行にして）、３個のベア
チップ２０を各個別アイランド部１１ａ，１１ｂ，１１
ｃ上にダイボンディングする。このダイボンディング
は、導電性接着剤を用いて行う。次に、ベアチップ２０
の引出し部２１とステッチ１３とをボンディング線４０
を用いてワイヤボンディングする。このワイヤボンディ
ングは、熱圧着および／または超音波により行なう。次
に、ダイパッド吊り部１４を除去する。次に、樹脂モー
ルドによりパッケージ３０で封止する。この樹脂モール
ドは、トランスファモールドにより行う。この後、半田
めっき，フォーミング，マーキングを施す。
造される。まず、ベアチップ２０の角をリード１２の整
列方向ｘに向けて（換言すれば、ベアチップ２０の対角
線をリードの整列方向ｘに略平行にして）、３個のベア
チップ２０を各個別アイランド部１１ａ，１１ｂ，１１
ｃ上にダイボンディングする。このダイボンディング
は、導電性接着剤を用いて行う。次に、ベアチップ２０
の引出し部２１とステッチ１３とをボンディング線４０
を用いてワイヤボンディングする。このワイヤボンディ
ングは、熱圧着および／または超音波により行なう。次
に、ダイパッド吊り部１４を除去する。次に、樹脂モー
ルドによりパッケージ３０で封止する。この樹脂モール
ドは、トランスファモールドにより行う。この後、半田
めっき，フォーミング，マーキングを施す。
【００１１】第１実施例の半導体集積回路用リードフレ
ーム１０および半導体集積回路１００によれば、くびれ
部Ａ，Ｂ，Ｃ，Ｄにステッチ１３が入り込むので、個別
アイランド部１１ａ，１１ｂ，１１ｃに配設した四角形
のベアチップ２０の４辺の引出し部２１からステッチ１
３までの間隔を短縮することが出来る。従って、電気的
特性や歩留りを向上させることが出来る。また、十分な
接地を確保できるようになる。さらに、個別アイランド
部１１ａ，１１ｂ，１１ｃの間隔を近接させても三角形
状のくぶれ部Ａ，Ｂ，Ｃ，Ｄを確保できるので、個別ア
イランド部１１ａ，１１ｂ，１１ｃの間隔を近接させる
ことができ、ベアチップ２０を並べる方向の半導体集積
回路１００の長さを短縮することが出来る。
ーム１０および半導体集積回路１００によれば、くびれ
部Ａ，Ｂ，Ｃ，Ｄにステッチ１３が入り込むので、個別
アイランド部１１ａ，１１ｂ，１１ｃに配設した四角形
のベアチップ２０の４辺の引出し部２１からステッチ１
３までの間隔を短縮することが出来る。従って、電気的
特性や歩留りを向上させることが出来る。また、十分な
接地を確保できるようになる。さらに、個別アイランド
部１１ａ，１１ｂ，１１ｃの間隔を近接させても三角形
状のくぶれ部Ａ，Ｂ，Ｃ，Ｄを確保できるので、個別ア
イランド部１１ａ，１１ｂ，１１ｃの間隔を近接させる
ことができ、ベアチップ２０を並べる方向の半導体集積
回路１００の長さを短縮することが出来る。
【００１２】ここで、図２により、長方形のダイパッド
（従来）と，菱形連結形状のダイパット（第１実施例）
とを比較する。図２の（ａ）に、長方形のダイパットを
示す。図２の（ｂ）に、（ａ）の長方形のダイパットと
同じ面積とした菱形連結形状のダイパットを示す。図２
の（ｃ）に、（ａ）の長方形のダイパットの占有領域中
に収るサイズとした菱形連結形状のダイパットを示す。
面積比は１：１：０．５となり、外周長比は１：１．
５：１．０６となる。これより、長方形のダイパットと
同じ面積とすれば、菱形連結形状のダイパットの方が外
周長が増えて有利であることが判る（引出しやすい。リ
ード数を増やせる）。また、長方形のダイパットと同じ
外周長とすれば、菱形連結形状のダイパットの方が面積
が小さくなり有利であることが判る（コストを低減でき
る）。
（従来）と，菱形連結形状のダイパット（第１実施例）
とを比較する。図２の（ａ）に、長方形のダイパットを
示す。図２の（ｂ）に、（ａ）の長方形のダイパットと
同じ面積とした菱形連結形状のダイパットを示す。図２
の（ｃ）に、（ａ）の長方形のダイパットの占有領域中
に収るサイズとした菱形連結形状のダイパットを示す。
面積比は１：１：０．５となり、外周長比は１：１．
５：１．０６となる。これより、長方形のダイパットと
同じ面積とすれば、菱形連結形状のダイパットの方が外
周長が増えて有利であることが判る（引出しやすい。リ
ード数を増やせる）。また、長方形のダイパットと同じ
外周長とすれば、菱形連結形状のダイパットの方が面積
が小さくなり有利であることが判る（コストを低減でき
る）。
【００１３】−第２実施例− 図３に、この発明の第２実施例の半導体集積回路２００
の組立構造の一例を示す。第２実施例は、第１実施例と
基本的に同じ構造であるが、ダイパッド２１１がリード
１２の一部と連結されているところが異なっている。第
２実施例の半導体集積回路用リードフレーム２１０およ
び半導体集積回路２００によれば、四角形のベアチップ
２０の４辺の引出し部２１からステッチ１３までの間隔
を短縮でき、電気的特性や歩留りを向上させることが出
来る。また、ダイパッド２１１とリード１２とを一体化
した構造なので、十分な接地を確保することが出来る。
の組立構造の一例を示す。第２実施例は、第１実施例と
基本的に同じ構造であるが、ダイパッド２１１がリード
１２の一部と連結されているところが異なっている。第
２実施例の半導体集積回路用リードフレーム２１０およ
び半導体集積回路２００によれば、四角形のベアチップ
２０の４辺の引出し部２１からステッチ１３までの間隔
を短縮でき、電気的特性や歩留りを向上させることが出
来る。また、ダイパッド２１１とリード１２とを一体化
した構造なので、十分な接地を確保することが出来る。
【００１４】−第３実施例− 図４にこの発明の第３実施例の半導体集積回路３００の
組立構造を示す。リードフレーム３１０は、所定ピッチ
で整列した多数のリード３１２と、それらリード３１２
の整列方向ｘに整列させて四角形状の３個のベアチップ
２０を配設させうるダイパッド３１１と、そのダイパッ
ド３１１から延設されたヒートシンク３１５とを有して
いる。前記ダイパッド３１１は、３つの菱形の個別アイ
ランド部３１１ａ，３１１ｂ，３１１ｃを細い連結部３
１１ｄ，３１１ｅにより連結し、さらに個別アイランド
部３１１ｂの対向する２辺を前記ヒートシンク３１５に
連結した形状になっている。前記個別アイランド部３１
１ａ，３１１ｂ，３１１ｃの間には、三角形のくびれ部
Ａ，Ｄおよび半三角形のくびれ部ｂ，ｃが形成されてい
る。前記リード３１２は、そのステッチ３１３を前記ダ
イパッド３１１の端縁の近傍まで延設させた形状であ
る。第３実施例の半導体集積回路用リードフレーム３１
０および半導体集積回路３００によれば、個別アイラン
ド部３１１ａ，３１１ｃに配設した四角形のベアチップ
２０の４辺の引出し部２１からステッチ３１３までの間
隔を短縮でき、電気的特性や歩留りを向上させることが
出来る。また、ダイパッド３１１とヒートシンク３１５
とを一体化した構造なので、大きな放熱能力を得ること
が出来る。
組立構造を示す。リードフレーム３１０は、所定ピッチ
で整列した多数のリード３１２と、それらリード３１２
の整列方向ｘに整列させて四角形状の３個のベアチップ
２０を配設させうるダイパッド３１１と、そのダイパッ
ド３１１から延設されたヒートシンク３１５とを有して
いる。前記ダイパッド３１１は、３つの菱形の個別アイ
ランド部３１１ａ，３１１ｂ，３１１ｃを細い連結部３
１１ｄ，３１１ｅにより連結し、さらに個別アイランド
部３１１ｂの対向する２辺を前記ヒートシンク３１５に
連結した形状になっている。前記個別アイランド部３１
１ａ，３１１ｂ，３１１ｃの間には、三角形のくびれ部
Ａ，Ｄおよび半三角形のくびれ部ｂ，ｃが形成されてい
る。前記リード３１２は、そのステッチ３１３を前記ダ
イパッド３１１の端縁の近傍まで延設させた形状であ
る。第３実施例の半導体集積回路用リードフレーム３１
０および半導体集積回路３００によれば、個別アイラン
ド部３１１ａ，３１１ｃに配設した四角形のベアチップ
２０の４辺の引出し部２１からステッチ３１３までの間
隔を短縮でき、電気的特性や歩留りを向上させることが
出来る。また、ダイパッド３１１とヒートシンク３１５
とを一体化した構造なので、大きな放熱能力を得ること
が出来る。
【００１５】−第４実施例− 図５にこの発明の第４実施例の半導体集積回路４００の
組立構造を示す。第４実施例は、第１実施例と基本的に
同じ構造であるが、ダイパッド４１１の個別アイランド
部４１１ａ，４１１ｂ，４１１ｃを円形にしたところが
異なっている。第４実施例の半導体集積回路用リードフ
レーム４１０および半導体集積回路４００によれば、個
別アイランド部４１１ａ，４１１ｂ，４１１ｃに配設し
た四角形のベアチップ２０の４辺の引出し部２１からス
テッチ１３までの間隔を短縮でき、電気的特性や歩留り
を向上させることが出来る。
組立構造を示す。第４実施例は、第１実施例と基本的に
同じ構造であるが、ダイパッド４１１の個別アイランド
部４１１ａ，４１１ｂ，４１１ｃを円形にしたところが
異なっている。第４実施例の半導体集積回路用リードフ
レーム４１０および半導体集積回路４００によれば、個
別アイランド部４１１ａ，４１１ｂ，４１１ｃに配設し
た四角形のベアチップ２０の４辺の引出し部２１からス
テッチ１３までの間隔を短縮でき、電気的特性や歩留り
を向上させることが出来る。
【００１６】ここで、図６により、長方形のダイパッド
（従来）と，円形連結形状のダイパット（第４実施例）
とを比較する。図６の（ａ）に、長方形のダイパットを
示す。図６の（ｂ）に、（ａ）の長方形のダイパットと
同じ面積とした円形連結形状のダイパットを示す。図６
の（ｃ）に、（ａ）の長方形のダイパットの占有領域中
に収るサイズとした円形連結形状のダイパットを示す。
面積比は１：１：０．７８５となり、外周長比は１：
１．３２９：１．１７８となる。これより、長方形のダ
イパットと同じ面積とすれば、円形連結形状のダイパッ
トの方が外周長が増えて有利であることが判る（引出し
やすい。リード数を増やせる）。また、長方形のダイパ
ットと同じ外周長とすれば、円形連結形状のダイパット
の方が面積が小さくなり有利であることが判る（コスト
を低減できる）。
（従来）と，円形連結形状のダイパット（第４実施例）
とを比較する。図６の（ａ）に、長方形のダイパットを
示す。図６の（ｂ）に、（ａ）の長方形のダイパットと
同じ面積とした円形連結形状のダイパットを示す。図６
の（ｃ）に、（ａ）の長方形のダイパットの占有領域中
に収るサイズとした円形連結形状のダイパットを示す。
面積比は１：１：０．７８５となり、外周長比は１：
１．３２９：１．１７８となる。これより、長方形のダ
イパットと同じ面積とすれば、円形連結形状のダイパッ
トの方が外周長が増えて有利であることが判る（引出し
やすい。リード数を増やせる）。また、長方形のダイパ
ットと同じ外周長とすれば、円形連結形状のダイパット
の方が面積が小さくなり有利であることが判る（コスト
を低減できる）。
【００１７】−第５実施例− 図７にこの発明の第５実施例の半導体集積回路４５０の
組立構造を示す。第５実施例は、第４実施例と基本的に
同じ構造であるが、ベアチップ２０の辺をリード１２の
整列方向ｘに向けて３個のベアチップ２０をダイパッド
４１１上にダイボンディングしたところが異なってい
る。第５実施例の半導体集積回路４５０でも、四角形の
ベアチップ２０の４辺の引出し部２１からステッチ１３
までの間隔を短縮でき、電気的特性や歩留りを向上させ
ることが出来る。
組立構造を示す。第５実施例は、第４実施例と基本的に
同じ構造であるが、ベアチップ２０の辺をリード１２の
整列方向ｘに向けて３個のベアチップ２０をダイパッド
４１１上にダイボンディングしたところが異なってい
る。第５実施例の半導体集積回路４５０でも、四角形の
ベアチップ２０の４辺の引出し部２１からステッチ１３
までの間隔を短縮でき、電気的特性や歩留りを向上させ
ることが出来る。
【００１８】
【発明の効果】この発明の半導体集積回路用リードフレ
ームおよび半導体集積回路によれば、隣接する個別アイ
ランド部の間のくびれ部にリードのステッチが入り込む
ので、個別アイランド部に配設した四角形のベアチップ
の４辺からステッチまでの間隔を短縮することが出来
る。従って、一部のボンディング線が長くなることが防
止され、電気的特性や歩留りを向上させることが出来
る。また、十分な接地を確保できる。特に、ＳＯＰ，Ｓ
ＯＪ，ＤＩＰ，ＱＵＩＰ，ＳＩＰ，ＺＩＰなどのパッケ
ージタイプの半導体集積回路用リードフレームおよび半
導体集積回路として有用である。
ームおよび半導体集積回路によれば、隣接する個別アイ
ランド部の間のくびれ部にリードのステッチが入り込む
ので、個別アイランド部に配設した四角形のベアチップ
の４辺からステッチまでの間隔を短縮することが出来
る。従って、一部のボンディング線が長くなることが防
止され、電気的特性や歩留りを向上させることが出来
る。また、十分な接地を確保できる。特に、ＳＯＰ，Ｓ
ＯＪ，ＤＩＰ，ＱＵＩＰ，ＳＩＰ，ＺＩＰなどのパッケ
ージタイプの半導体集積回路用リードフレームおよび半
導体集積回路として有用である。
【図１】この発明の第１実施例の半導体集積回路の組立
構造の説明図である。
構造の説明図である。
【図２】長方形のダイパッドと菱形連結形状のダイパッ
トの比較説明図である。
トの比較説明図である。
【図３】この発明の第２実施例の半導体集積回路の組立
構造の説明図である。
構造の説明図である。
【図４】この発明の第３実施例の半導体集積回路の組立
構造の説明図である。
構造の説明図である。
【図５】この発明の第４実施例の半導体集積回路の組立
構造の説明図である。
構造の説明図である。
【図６】長方形のダイパッドと円形連結形状のダイパッ
トの比較説明図である。
トの比較説明図である。
【図７】この発明の第５実施例の半導体集積回路の組立
構造の説明図である。
構造の説明図である。
【図８】従来の半導体集積回路の組立構造の一例の説明
図である。
図である。
１００，２００，３００，４００，４５０，５００
半導体集積回路 １０，２１０，３１０，４１０，５１０
リードフレーム １１，２１１，３１１，４１１，５１１
ダイパッド １１a〜１１c，３１１a〜３１１c，４１１a〜４１１c
個別アイランド部 １１ｄ，１１ｅ，３１１ｄ，３１１ｅ
連結部 Ａ，Ｂ，Ｃ，Ｄ
くびれ部 １２，３１２，５１２
リード １３，３１３，５１３
ステッチ １４，５１４
ダイパッド吊り部 ３１５
ヒートシンク ２０
ベアチップ ２１
引出し部 ３０，５３０
パッケージ ４０，５４０
ボンディング線
半導体集積回路 １０，２１０，３１０，４１０，５１０
リードフレーム １１，２１１，３１１，４１１，５１１
ダイパッド １１a〜１１c，３１１a〜３１１c，４１１a〜４１１c
個別アイランド部 １１ｄ，１１ｅ，３１１ｄ，３１１ｅ
連結部 Ａ，Ｂ，Ｃ，Ｄ
くびれ部 １２，３１２，５１２
リード １３，３１３，５１３
ステッチ １４，５１４
ダイパッド吊り部 ３１５
ヒートシンク ２０
ベアチップ ２１
引出し部 ３０，５３０
パッケージ ４０，５４０
ボンディング線
Claims (2)
- 【請求項１】 所定幅を介して一列に整列配置された複
数のアイランドと、隣接するアイランドを相互に電気接
続し、隣接するアイランド間にくびれ部を形成する連結
部とからなるダイパッドと、前記複数のアイランドの整
列方向に対して垂直方向に伸びる複数のリードとを備
え、該各リードのステッチを前記アイランドの端縁近傍
までリードの伸張方向に延設し、前記くびれ部に少なく
とも一部のステッチを入り込ませたことを特徴とする半
導体集積回路用リードフレーム。 - 【請求項２】 請求項１に記載の半導体集積回路用リー
ドフレームの少なくとも１つの個別アイランド部に、ベ
アチップの角を整列方向に向けてベアチップを配設した
ことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7006597A JP2990645B2 (ja) | 1995-01-19 | 1995-01-19 | 半導体集積回路用リードフレームおよび半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7006597A JP2990645B2 (ja) | 1995-01-19 | 1995-01-19 | 半導体集積回路用リードフレームおよび半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08195470A JPH08195470A (ja) | 1996-07-30 |
| JP2990645B2 true JP2990645B2 (ja) | 1999-12-13 |
Family
ID=11642748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7006597A Expired - Fee Related JP2990645B2 (ja) | 1995-01-19 | 1995-01-19 | 半導体集積回路用リードフレームおよび半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2990645B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110223967A (zh) * | 2019-05-30 | 2019-09-10 | 无锡红光微电子股份有限公司 | Dfn-6l三基岛封装框架 |
| CN110246824B (zh) * | 2019-06-26 | 2024-06-18 | 富满微电子集团股份有限公司 | 基岛斜置的双基岛ic引线支架及封装ic |
| CN110265379B (zh) * | 2019-06-26 | 2024-07-16 | 富满微电子集团股份有限公司 | 基岛斜置的ic引线支架及封装ic |
-
1995
- 1995-01-19 JP JP7006597A patent/JP2990645B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08195470A (ja) | 1996-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7132315B2 (en) | Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same | |
| US6150709A (en) | Grid array type lead frame having lead ends in different planes | |
| US6118174A (en) | Bottom lead frame and bottom lead semiconductor package using the same | |
| US5800958A (en) | Electrically enhanced power quad flat pack arrangement | |
| US8030741B2 (en) | Electronic device | |
| US7646083B2 (en) | I/O connection scheme for QFN leadframe and package structures | |
| US20060035503A1 (en) | Invertible microfeature device packages and associated methods | |
| JPH05109972A (ja) | リードフレーム及び集積回路チツプのパツケージ・アセンブリ | |
| KR100369907B1 (ko) | 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조 | |
| JPH06216297A (ja) | 介挿体リードフレームを有する回路組立体 | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| US8637975B1 (en) | Semiconductor device having lead wires connecting bonding pads formed on opposite sides of a core region forming a shield area | |
| US20040241908A1 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
| US5371321A (en) | Package structure and method for reducing bond wire inductance | |
| GB2317989A (en) | Lead frames for semiconductor packages | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| JP2001156251A (ja) | 半導体装置 | |
| US7102211B2 (en) | Semiconductor device and hybrid integrated circuit device | |
| JP2990645B2 (ja) | 半導体集積回路用リードフレームおよび半導体集積回路 | |
| US5468991A (en) | Lead frame having dummy leads | |
| US7102208B1 (en) | Leadframe and semiconductor package with improved solder joint strength | |
| US5200806A (en) | Lead frame having a plurality of island regions and a suspension pin | |
| US11515239B2 (en) | Quad flat no-lead package structure | |
| US20070267756A1 (en) | Integrated circuit package and multi-layer lead frame utilized | |
| JPH05235245A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |