JPH02211643A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02211643A JPH02211643A JP3209289A JP3209289A JPH02211643A JP H02211643 A JPH02211643 A JP H02211643A JP 3209289 A JP3209289 A JP 3209289A JP 3209289 A JP3209289 A JP 3209289A JP H02211643 A JPH02211643 A JP H02211643A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- pad electrode
- tape
- leads
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000011347 resin Substances 0.000 abstract description 6
- 229920005989 resin Polymers 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にテープボンディング方
法（ＴＡＢ法）を用いて半導体チップとパッケージ電極
間の電気接続を行った半導体装置に関する。
法（ＴＡＢ法）を用いて半導体チップとパッケージ電極
間の電気接続を行った半導体装置に関する。
従来、ＴＡＢ法により半導体チップとパッケージ電極の
接続を行った半導体装置として、第４図に示す構造のも
のが提案されている。同図（ａ）は縦断面図、同図（ｂ
）は下面図である。図において、半導体チップ２１の表
面周囲には複数個のパッド電極２２を形成しており、こ
れにテープ状のり一ド２６の一端を接続している。また
、このテープ状リード２６の他端はリードフレーム２３
の各リード２４に接続している。その上で全体を樹脂２
７によって封止している。
接続を行った半導体装置として、第４図に示す構造のも
のが提案されている。同図（ａ）は縦断面図、同図（ｂ
）は下面図である。図において、半導体チップ２１の表
面周囲には複数個のパッド電極２２を形成しており、こ
れにテープ状のり一ド２６の一端を接続している。また
、このテープ状リード２６の他端はリードフレーム２３
の各リード２４に接続している。その上で全体を樹脂２
７によって封止している。
ところで、近年における半導体チップの高集積化によっ
て半導体チップに配設した電極の数も増大する傾向にあ
る。しかし、バンプ電極の大きさを所要の寸法以上に確
保する必要があるために、第５図に示す構造が新たに提
案されている。
て半導体チップに配設した電極の数も増大する傾向にあ
る。しかし、バンプ電極の大きさを所要の寸法以上に確
保する必要があるために、第５図に示す構造が新たに提
案されている。
即ち、同図（ａ）は縦断面図、同図（ｂ）は下面図であ
る。図示のように、半導体チップ２１には外側と内側の
夫々にパッド電極２２Ａ、２２Ｂを千鳥状に配列し、夫
々に長さの異なるテープ状リード２６Ａ、２６Ｂを接続
し、これらテープ状リード２６Ａ、２６Ｂを介してリー
ドフレーム２３の各リード２４に接続を行っている。
る。図示のように、半導体チップ２１には外側と内側の
夫々にパッド電極２２Ａ、２２Ｂを千鳥状に配列し、夫
々に長さの異なるテープ状リード２６Ａ、２６Ｂを接続
し、これらテープ状リード２６Ａ、２６Ｂを介してリー
ドフレーム２３の各リード２４に接続を行っている。
上述した第５図の構成によれば、テープ状リード２６Ａ
、２６Ｂは夫々所定の幅寸法を有しているために、半導
体チップ２１のパッド電極２２Ａ。
、２６Ｂは夫々所定の幅寸法を有しているために、半導
体チップ２１のパッド電極２２Ａ。
２２Ｂの配列ピッチが小さい場合には、第５図（ａ）に
示すように、内側のパッド電極２２Ａに接続されるテー
プ状リード２６Ａと、外側のパッド電極２２Ｂとが、図
示斜線の領域において重なることになる。このため、該
テープ状リード２６Ａが変形されたときに、外側のパッ
ド電極２２Ｂに接触され、両者が短絡して半導体装置の
不良を生じるおそれがある。
示すように、内側のパッド電極２２Ａに接続されるテー
プ状リード２６Ａと、外側のパッド電極２２Ｂとが、図
示斜線の領域において重なることになる。このため、該
テープ状リード２６Ａが変形されたときに、外側のパッ
ド電極２２Ｂに接触され、両者が短絡して半導体装置の
不良を生じるおそれがある。
この場合、２列の電極を有する半導体チップに対してワ
イヤボンディングによりリードフレームとの電気接続を
行ったものが提案されているが、ボンディングするワイ
ヤの数の増大に伴って作業が困難になり、かつワイヤの
弛みによって隣接するワイヤが相互に短絡するおそれが
ある等の問題がある。
イヤボンディングによりリードフレームとの電気接続を
行ったものが提案されているが、ボンディングするワイ
ヤの数の増大に伴って作業が困難になり、かつワイヤの
弛みによって隣接するワイヤが相互に短絡するおそれが
ある等の問題がある。
本発明はリードと電極との短絡を防止して高集積化を図
った半導体装置を提供することを目的とする。
った半導体装置を提供することを目的とする。
本発明の半導体装置は、半導体チップの表面に複数個の
パッド電極を夫々内側と外側に配列形成し、内側のパッ
ド電極にはリードフレームの長いリードを直接接続し、
外側のパッド電極にはテープ状リードを介してリードフ
レームの短いリードを接続し、更に長いリードとテープ
状リードとの間には絶縁板を介挿している。
パッド電極を夫々内側と外側に配列形成し、内側のパッ
ド電極にはリードフレームの長いリードを直接接続し、
外側のパッド電極にはテープ状リードを介してリードフ
レームの短いリードを接続し、更に長いリードとテープ
状リードとの間には絶縁板を介挿している。
上述した構成では、内側パッド電極に接続した長いリー
ドと、外側パッド電極及びテープ状リードとは絶縁板に
よって絶縁され、相互の短絡を防止する。
ドと、外側パッド電極及びテープ状リードとは絶縁板に
よって絶縁され、相互の短絡を防止する。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例を示しており、同図（ａ）は
縦断面図、同図（ｂ）はその下面図である。図において
、■は半導体チップであり、その表面には内側及び外側
に夫々パッド電極２Ａ。
縦断面図、同図（ｂ）はその下面図である。図において
、■は半導体チップであり、その表面には内側及び外側
に夫々パッド電極２Ａ。
２Ｂを配設している。一方、金属板を成形して形成した
リードフレーム３には、長さの異なるリード４Ａ、４Ｂ
を交互に形成している。
リードフレーム３には、長さの異なるリード４Ａ、４Ｂ
を交互に形成している。
そして、内側のパッド電極２Ａには、リードフレーム３
の長いリード４Ａを直接接続している。
の長いリード４Ａを直接接続している。
また、このリード４Ａと半導体チップ１の表面との間に
は方形枠状をした絶縁板５を配設し、リード４Ａが直接
外側のパッド電極２Ｂに接触することを防止している。
は方形枠状をした絶縁板５を配設し、リード４Ａが直接
外側のパッド電極２Ｂに接触することを防止している。
その上で、外側のパッド電極２Ｂにはテープ状リード６
の一端を接続し、かつこのり一ド６の他端を短いリード
４Ｂに接続している。
の一端を接続し、かつこのり一ド６の他端を短いリード
４Ｂに接続している。
しかる上で、全体を樹脂７により一体に封止して、半導
体装置を完成している。
体装置を完成している。
したがって、この構成によれば、内側のパッド電極２Ａ
に接続されるリード４Ａと、外側のパッド電極２Ｂ及び
これに接続されるテープ状リード６とは絶縁板５によっ
て絶縁されるため、両者間で短絡が生じることはない。
に接続されるリード４Ａと、外側のパッド電極２Ｂ及び
これに接続されるテープ状リード６とは絶縁板５によっ
て絶縁されるため、両者間で短絡が生じることはない。
これにより、半導体チップ１におけるパッド電極２Ａ、
２Ｂの配列ピッチを可及的に小さくすることが可能とな
り、半導体装置の高集積化が実現でき、かつその信頼性
が向上できる。
２Ｂの配列ピッチを可及的に小さくすることが可能とな
り、半導体装置の高集積化が実現でき、かつその信頼性
が向上できる。
第２図（ａ）乃至（ｄ）は、第１図に示した半導体装置
の製造方法を説明するための断面図である。
の製造方法を説明するための断面図である。
即ち、同図（ａ）のように、半導体チップ１の外側のパ
ッド電極２Ｂに、テープ８に設けたテープ状リード６の
一端を接続する。この接続に際しては半導体チップ１を
ＩＣチップ受は台１１上に載置し、ヒータ１２によって
加熱する。また、外側パッド電極２Ｂ上にテープ状リー
ド６の一端を載せた上で、ヒータ１４を有するツール１
３を下動させてＩＣチップ受は台１１とツール１３とで
押圧し、テープ状リード６をパッド電極２Ｂに熱圧着す
る。
ッド電極２Ｂに、テープ８に設けたテープ状リード６の
一端を接続する。この接続に際しては半導体チップ１を
ＩＣチップ受は台１１上に載置し、ヒータ１２によって
加熱する。また、外側パッド電極２Ｂ上にテープ状リー
ド６の一端を載せた上で、ヒータ１４を有するツール１
３を下動させてＩＣチップ受は台１１とツール１３とで
押圧し、テープ状リード６をパッド電極２Ｂに熱圧着す
る。
しかる後、同図（ｂ）のように、テープ状リード６を所
要長さで切断し、テープ８から分離する。
要長さで切断し、テープ８から分離する。
しかる上で、同図（Ｃ’）のように、半導体装置プ１の
上のテープ状リード６上に方形枠状の絶縁板５を載置し
、更にこの上にリードフレーム３を載置し、長いリード
４Ａを内側パッド電極２Ａ上に位置させる。そして、こ
の内側パッド電極２Ａ上にヒータ１６を有する別のツー
ル１５を押圧させ、リード４Ａをパッド電極２Ａに熱圧
着する。
上のテープ状リード６上に方形枠状の絶縁板５を載置し
、更にこの上にリードフレーム３を載置し、長いリード
４Ａを内側パッド電極２Ａ上に位置させる。そして、こ
の内側パッド電極２Ａ上にヒータ１６を有する別のツー
ル１５を押圧させ、リード４Ａをパッド電極２Ａに熱圧
着する。
その後、同図（ｄ）のように、テープ状リード６の他端
とリードフレーム３のリード４Ｂとをヒータ１９，２０
を夫々備えるツール１７．１８で押圧して両者を熱圧着
する。更に、その後この構体をモールド樹脂成形等によ
り封止し、リードフレーム３を切断１曲げ加工すること
により、第１図の構成を完成することができる。
とリードフレーム３のリード４Ｂとをヒータ１９，２０
を夫々備えるツール１７．１８で押圧して両者を熱圧着
する。更に、その後この構体をモールド樹脂成形等によ
り封止し、リードフレーム３を切断１曲げ加工すること
により、第１図の構成を完成することができる。
第３図は本発明の他の実施例の縦断面図であり、第１図
と同一部分には同一符号を付しである。
と同一部分には同一符号を付しである。
この実施例では、半導体チップ１の内側のパッド電極２
Ａ’を外側のパッド電極２Ｂよりも厚肉に形成している
。このため、リードフレーム３の長いリード４Ａとの接
続に際して該リード４Ａの先端を曲げ成形する必要がな
く、リードフレーム３の成形成いはり一ド４Ａの接続を
容易に実行することが可能となる。
Ａ’を外側のパッド電極２Ｂよりも厚肉に形成している
。このため、リードフレーム３の長いリード４Ａとの接
続に際して該リード４Ａの先端を曲げ成形する必要がな
く、リードフレーム３の成形成いはり一ド４Ａの接続を
容易に実行することが可能となる。
以上説明したように本発明は、内側パッド電極に長いリ
ードを接続し、外側パッド電極にテープ状リードを接続
し、かつこれらリード間に絶縁板を介挿しているので、
内側パッド電極に接続されるリードと外側パッド電極と
の短絡を容易に防止でき、信頬性の高い半導体装置を得
ることができる。
ードを接続し、外側パッド電極にテープ状リードを接続
し、かつこれらリード間に絶縁板を介挿しているので、
内側パッド電極に接続されるリードと外側パッド電極と
の短絡を容易に防止でき、信頬性の高い半導体装置を得
ることができる。
第１図は本発明の一実施例を示し、同図（ａ）は縦断面
図、同図（ｂ）は下面図、第２図（ａ）乃至（ｄ）は第
１図の製造方法を工程順に示す断面図、第３図は本発明
の他の実施例の縦断面図、第４図は従来の半導体装置を
示し、同図（ａ）は縦断面図、同図（ｂ）は下面図、第
５図は従来の他の半導体装置を示し、同図（ａ）は縦断
面図、同図（ｂ）は下面図である。 ■・・・半導体チップ、２Ａ、２Ａ’・・・内側パッド
電極、２Ｂ・・・外側パッド電極３・・・リードフレー
ム、４Ａ・・・長いリード、４Ｂ・・・短いリード、５
・・・絶縁板、６・・・テープ状リード、７・・・樹脂
、８・・・テープ、１１・・・ＩＣ受は台、１３，１５
，１７．１８・・・ツール、１２，１４．１６，１９．
２０・・・ヒータ、２１・・・半導体チップ、２２．２
２Ａ、２２Ｂ・・・パッド電極、２３ ・・・リードフ
レーム、２．．４−：・リード、２６．２６Ａ、２６Ｂ
・・・テープ状リード、２７・・・樹脂。 綜
図、同図（ｂ）は下面図、第２図（ａ）乃至（ｄ）は第
１図の製造方法を工程順に示す断面図、第３図は本発明
の他の実施例の縦断面図、第４図は従来の半導体装置を
示し、同図（ａ）は縦断面図、同図（ｂ）は下面図、第
５図は従来の他の半導体装置を示し、同図（ａ）は縦断
面図、同図（ｂ）は下面図である。 ■・・・半導体チップ、２Ａ、２Ａ’・・・内側パッド
電極、２Ｂ・・・外側パッド電極３・・・リードフレー
ム、４Ａ・・・長いリード、４Ｂ・・・短いリード、５
・・・絶縁板、６・・・テープ状リード、７・・・樹脂
、８・・・テープ、１１・・・ＩＣ受は台、１３，１５
，１７．１８・・・ツール、１２，１４．１６，１９．
２０・・・ヒータ、２１・・・半導体チップ、２２．２
２Ａ、２２Ｂ・・・パッド電極、２３ ・・・リードフ
レーム、２．．４−：・リード、２６．２６Ａ、２６Ｂ
・・・テープ状リード、２７・・・樹脂。 綜
Claims (1)
- １、半導体チップの表面に複数個のパッド電極を夫々内
側と外側に配列形成し、内側のパッド電極にはリードフ
レームの長いリードを直接接続し、外側のパッド電極に
はテープ状リードを介してリードフレームの短いリード
を接続し、前記長いリードとテープ状リードとの間には
絶縁板を介挿したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3209289A JPH02211643A (ja) | 1989-02-10 | 1989-02-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3209289A JPH02211643A (ja) | 1989-02-10 | 1989-02-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02211643A true JPH02211643A (ja) | 1990-08-22 |
Family
ID=12349240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3209289A Pending JPH02211643A (ja) | 1989-02-10 | 1989-02-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02211643A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5592019A (en) * | 1994-04-19 | 1997-01-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and module |
| US5726491A (en) * | 1995-06-29 | 1998-03-10 | Sharp Kabushiki Kaisha | Tape carrier package |
| US5767571A (en) * | 1995-06-16 | 1998-06-16 | Hitachi, Ltd | Semiconductor device and display unit using the semiconductor device and notebook-size personal computer |
| US5917242A (en) * | 1996-05-20 | 1999-06-29 | Micron Technology, Inc. | Combination of semiconductor interconnect |
-
1989
- 1989-02-10 JP JP3209289A patent/JPH02211643A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5592019A (en) * | 1994-04-19 | 1997-01-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and module |
| US5767571A (en) * | 1995-06-16 | 1998-06-16 | Hitachi, Ltd | Semiconductor device and display unit using the semiconductor device and notebook-size personal computer |
| US5920115A (en) * | 1995-06-16 | 1999-07-06 | Hitachi, Ltd. | Semiconductor device and display unit using the semiconductor device and notebook-size personal computer |
| US5726491A (en) * | 1995-06-29 | 1998-03-10 | Sharp Kabushiki Kaisha | Tape carrier package |
| US5917242A (en) * | 1996-05-20 | 1999-06-29 | Micron Technology, Inc. | Combination of semiconductor interconnect |
| US6080264A (en) * | 1996-05-20 | 2000-06-27 | Micron Technology, Inc. | Combination of semiconductor interconnect |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2509422B2 (ja) | 半導体装置及びその製造方法 | |
| US20060270117A1 (en) | Method for modified bus bar with Kapton™ tape or insulative material on LOC packaged part | |
| US5917235A (en) | Semiconductor device having LOC structure, a semiconductor device lead frame, TAB leads, and an insulating TAB tape | |
| JP3297387B2 (ja) | 半導体装置の製造方法 | |
| US5780923A (en) | Modified bus bar with Kapton™ tape or insulative material on LOC packaged part | |
| US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
| JP3497847B2 (ja) | 半導体装置およびその製造方法 | |
| KR0175417B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JPH02211643A (ja) | 半導体装置 | |
| US6331738B1 (en) | Semiconductor device having a BGA structure | |
| JP3665609B2 (ja) | 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット | |
| JPH1140728A (ja) | リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法 | |
| JPH0982742A (ja) | ワイヤボンディング方法 | |
| JPS5930538Y2 (ja) | 半導体装置 | |
| KR100507131B1 (ko) | 엠씨엠 볼 그리드 어레이 패키지 형성 방법 | |
| JPH0777256B2 (ja) | 樹脂封止型半導体装置 | |
| JP2681145B2 (ja) | 樹脂封止半導体装置 | |
| JP3859666B2 (ja) | 半導体装置 | |
| JP2000124392A (ja) | 半導体装置 | |
| JP3887387B2 (ja) | 半導体装置 | |
| JP2005150294A (ja) | 半導体装置およびその製造方法 | |
| JPS63160262A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPS59198744A (ja) | 樹脂封止型半導体装置 | |
| JPS5834953A (ja) | 半導体装置 |