JP2003168849A - 多数個取り配線基板 - Google Patents
多数個取り配線基板Info
- Publication number
- JP2003168849A JP2003168849A JP2001365685A JP2001365685A JP2003168849A JP 2003168849 A JP2003168849 A JP 2003168849A JP 2001365685 A JP2001365685 A JP 2001365685A JP 2001365685 A JP2001365685 A JP 2001365685A JP 2003168849 A JP2003168849 A JP 2003168849A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pattern
- wiring board
- thickness
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 多数個取り配線基板において電解めっき法に
てめっきを施す際に、導通パターンの幅が配線パターン
よりも狭く、配線パターンよりも導通抵抗（抵抗値）が
大きいため、配線パターンに被着されるめっき層の厚み
ばらつきが大きくなるという問題があった。 【解決手段】 セラミックスから成る母基板の主面に分
割溝で区切られた略四角形の複数の配線基板領域６が縦
横に配列形成された多数個取り配線基板４において、隣
接する配線基板領域６の間で分割溝を横切って形成され
た複数の配線パターン２と、隣接する配線パターン２間
で分割溝を越えて形成された導通パターン３とを具備し
ており、導通パターン３は、その厚みが配線パターン２
の厚みより厚い。導通パターン３の導通抵抗（抵抗値）
を低くすることができ、各配線パターン２間でめっき層
の厚みのばらつきを抑えることができる。
てめっきを施す際に、導通パターンの幅が配線パターン
よりも狭く、配線パターンよりも導通抵抗（抵抗値）が
大きいため、配線パターンに被着されるめっき層の厚み
ばらつきが大きくなるという問題があった。 【解決手段】 セラミックスから成る母基板の主面に分
割溝で区切られた略四角形の複数の配線基板領域６が縦
横に配列形成された多数個取り配線基板４において、隣
接する配線基板領域６の間で分割溝を横切って形成され
た複数の配線パターン２と、隣接する配線パターン２間
で分割溝を越えて形成された導通パターン３とを具備し
ており、導通パターン３は、その厚みが配線パターン２
の厚みより厚い。導通パターン３の導通抵抗（抵抗値）
を低くすることができ、各配線パターン２間でめっき層
の厚みのばらつきを抑えることができる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一つの母基板から
多数個の配線基板を分割して作製するための多数個取り
配線基板に関するものである。 【０００２】 【従来の技術】従来のリードレスチップキャリアパッケ
ージ（ＬＣＣパッケージ）は、一般に上面に半導体素子
が載置される載置部を有するアルミナ（Ａｌ2Ｏ3）セラ
ミックス等のセラミック基板を複数枚積層した基体から
成る。 【０００３】この基体の側面には、溝を設けるととも
に、その溝の内面に電解メッキ層等から成る導電部を設
ける。そして、外部の実装基板と、ＬＣＣパッケージ内
部に形成された配線パターンとが、電極パッド（外部接
続端子）により、電気的に接続される。この電極パッド
は前記溝の内面に形成された導電部から成る。 【０００４】また、基体の側面に設けられた溝は基体の
上面にまでは形成されておらず、この基体の上面はいわ
ゆるシールリングとしての機能を有する。 【０００５】このような配線基板は、非常に小型である
ため、母基板となる１枚のセラミックグリーンシートに
分割溝を設け、複数枚積層し焼結してセラミックスとし
た後に電解メッキを施し、その後分割溝で分割すること
により個々の製品（ＬＣＣパッケージ）とするといった
いわゆる多数個取りにより製造するのがよい。この多数
個取りにより製造した方が、分割された個々のセラミッ
クグリーンシートを積層し焼結するよりも製造を非常に
容易にでき、またコストを低く抑えることができる。 【０００６】また、母基板となるセラミックグリーンシ
ートには、分割溝と中央部の貫通孔（開口）とが形成さ
れるとともに、略中央部が分割溝を跨るようにして形成
され、個々の配線基板に分割された際に電極パッドを構
成する貫通孔が設けられる。さらに、この貫通孔の分割
溝に対して両側に接続されるように配線パターンが形成
される。また、これら貫通孔の内周面と配線パターンと
に電解めっきを施すために、貫通孔間で分割溝を横切る
ように葛折状に導通パターンが形成されている。 【０００７】この電解めっき用の導通パターンは、電解
めっきする際に全ての貫通孔および配線パターンを電気
的に接続することができ、さらには、個々の製品に分割
溝で分割した際に分割面で導通パターンが切断されるた
め、各々の配線パターンを電気的に短絡させることはな
い。 【０００８】なお、導通パターンは、通常、多数個取り
配線基板を個々の配線基板に分割した後は不要な切れ端
状のパターンになるため、配線パターン等の電気特性へ
の影響を極力小さくするため、配線パターンの幅よりも
１／２以下といった狭い幅で形成される。そのため、従
来の導通パターンは、配線パターンに比べて導通抵抗値
が約２倍以上と高くなっている。 【０００９】このような基体は、その載置部に半導体素
子が金（Ａｕ）−ゲルマニウム（Ｇｅ）等の低融点ロウ
材や樹脂接着剤で接合されるとともに、配線パターンに
半導体素子の電極がボンディングワイヤを介して電気的
に接続される。 【００１０】さらに、基体の上面に、鉄（Ｆｅ）−ニッ
ケル（Ｎｉ）−コバルト（Ｃｏ）合金，鉄（Ｆｅ）−ニ
ッケル（Ｎｉ）合金等の金属材料や、アルミナセラミッ
クス，窒化アルミニウムセラミックス等のセラミックス
から成る蓋体が、シーム溶接等による溶接や、金（Ａ
ｕ）−錫（Ｓｎ）半田等の低融点ロウ材による接着によ
り接合される。このようにして半導体素子を内部に収納
した製品としての半導体装置となる。 【００１１】このような半導体装置は、その電極パッド
を介して外部の実装基板に錫（Ｓｎ）−鉛（Ｐｂ）半田
等の低融点半田で電気的に接続され、実装基板との高周
波信号の授受により半導体素子を作動させる。 【００１２】 【発明が解決しようとする課題】しかしながら、上記従
来の多数個取り配線基板においては、母基板の基板寸法
が、例えば一辺の寸法が10ｃｍ以上に大きくなると、電
解めっき法にてめっきを施す際に、導通パターンの幅が
配線パターンよりも狭く、配線パターンよりも導通パタ
ーンの導通抵抗値が大きいため、特に母基板の中央部と
外周部との間で通電されるめっき用の電気量が大きくば
らついて、母基板内で配線パターンに被着されるめっき
層のめっき厚みばらつきが大きくなるという問題点を有
していた。 【００１３】本発明は上記問題点に鑑み案出されたもの
で、その目的は、電解めっきにおける母基板内における
めっき厚みばらつきを抑えることができる多数個取り配
線基板を提供することにある。 【００１４】 【課題を解決するための手段】本発明の多数個取り配線
基板は、セラミックスから成る母基板の主面に分割溝で
区切られた略四角形の複数の配線基板領域が縦横に配列
形成された多数個取り配線基板において、隣接する配線
基板領域の間で前記分割溝を横切って形成された複数の
配線パターンと、隣接する配線パターン間で前記分割溝
を越えて形成された導通パターンとを具備しており、こ
の導通パターンは、その厚みが前記配線パターンの厚み
より厚いことを特徴とするものである。 【００１５】本発明の多数個取り配線基板によれば、導
通パターンの厚みが配線パターンの厚みより厚いことか
ら、メタライズ層の導通抵抗を低抵抗化することができ
るため、幅の狭い導通パターンも配線パターンと同程度
の導通抵抗値に下げることができ、母基板内の各配線パ
ターンに通電される電気量をほぼ一定とすることができ
るので、電解めっき法でめっきを施したときに、配線基
板の表面に露出した配線パターン上に被着するめっき被
膜の母基板内の厚みのばらつきを小さく抑えることがで
きる。 【００１６】 【発明の実施の形態】本発明の多数個取り配線基板を以
下に詳細に説明する。図１〜図３は、本発明の多数個取
り配線基板の実施の形態の例における母基板を構成する
各セラミック基板を示す平面図、図４は本発明の多数個
取り配線基板の実施の形態の例の図１のＡ−Ａ’線で示
した断面における部分拡大断面図である。 【００１７】これらの図において、１は母基板、１ａ〜
１ｃは母基板１を構成する第１〜第３のセラミック基
板、２は配線パターン、３は導通パターンである。これ
らの母基板１と配線パターン２と導通パターン３とで、
多数個取り配線基板４が構成される。 【００１８】母基板１は、アルミナセラミックス等のセ
ラミックスから成り、その主面に分割溝５で区切られた
略四角形の複数の配線基板領域６が縦横に配列形成され
ている。また、各配線基板領域６の上面に凹部７を有す
るとともに、その外側側面に、内周面に電解めっきが施
され電極パッドとなる貫通孔８が分割溝６を跨がるよう
にして設けられている。また、配線基板領域６の凹部７
の底面は半導体素子を載置固定する載置部として機能す
る。 【００１９】この母基板１は、例えばアルミナセラミッ
クスから成る場合、以下のようにして作製される。ま
ず、酸化アルミニウム（Ａｌ2Ｏ3），酸化珪素（ＳｉＯ
2），酸化マグネシウム（ＭｇＯ），酸化カルシウム
（ＣａＯ）等の原料粉末に有機バインダ，溶剤等を添加
混合してペーストを作製する。そのペーストを用いてド
クターブレード法やカレンダーロール法等を採用するこ
とによって、１枚または複数枚から成るセラミックグリ
−ンシート、ここでは第１のセラミック基板１ａ，第２
のセラミック基板１ｂ，第３のセラミック基板１ｃとな
るセラミックグリ−ンシートを作製する。これらのセラ
ミックグリーンシートに、必要に応じて貫通孔８および
各配線基板領域６の中央部に設けられる半導体素子を収
容する凹部７となる開口を形成するための打ち抜き加工
を施し、しかる後、配線パターン２や導通パターン３と
なる部位や貫通孔８の内周面に、モリブデン（Ｍｏ）−
マンガン（Ｍｎ）やタングステン（Ｗ）等の金属ペース
トを印刷塗布する。そして、これらを積層し約1600℃の
温度で焼結してセラミックスとすることにより、母基板
１として完成する。 【００２０】そして、この母基板１を分割溝５で分割す
ることにより、各配線基板領域６が個々の配線基板とな
る。分割溝５は母基板１となるセラミックグリーンシー
トの主面に、各配線基板領域６を区画するようにして縦
横に切り込みを、カッター刃を押圧する等の手段で設け
ておくことにより形成される。 【００２１】なお、各セラミックグリーンシート（第１
〜第３のセラミック基板１ａ〜１ｃ）において、貫通孔
８は必ずしも形成しなくてもよい。その場合は、母基板
１を個々の配線基板領域６に分割して配線基板とした際
に、積層された第１〜第３のセラミック基板１ａ〜１ｃ
の側面に配線パターン２に接続されたメタライズ配線層
等から成る電極パッドを形成してもよい。 【００２２】このような母基板１の第１のセラミック基
板１ａとなる第１のセラミックグリーンシートの一方の
主面には、図１の平面図に示すように、分割溝５で区切
られた長方形等の略四角形の配線基板領域６が縦横に配
列形成される。この配線基板領域６内に半導体素子の載
置部が設けられる。また、この分割溝５の線上に貫通孔
８が設けられる。即ち、この貫通孔８の略中央部を横断
するように跨って分割溝５が設けられる。この貫通孔８
は、同じ構成の配線基板を多数形成するために、各配線
基板領域６同士で分割溝５上の同様の箇所に形成され
る。 【００２３】母基板１の第２のセラミック基板１ｂとな
る第２のセラミックグリーンシートの一方の主面には、
図２の平面図に示すように、第１のセラミックグリーン
シート上の分割溝５に対応する分割溝５で区切られた、
半導体素子を取り囲むための凹部７が中央に形成され
た、外形が四角形で枠状の配線基板領域６が縦横に配列
形成される。各配線基板領域６では、分割溝５上に第１
のセラミックグリーンシートの貫通孔８に対応する貫通
孔８が形成される。即ち、第２のセラミックグリーンシ
ートの貫通孔８の略中央部を横断するように跨って第２
のセラミックグリーンシート上に分割溝５が設けられ
る。 【００２４】第２のセラミックグリーンシートの貫通孔
８から凹部７側に延びる配線パターン２を形成するに際
し、各配線基板領域６において、信号〔シグナル
（Ｓ）〕用の配線パターン２と接地〔グランド（Ｇ）〕
用の配線パターン２とが、例えば交互に配置されるよう
に形成する。この場合、貫通孔８がなければ、配線パタ
ーン２は互いに隣接する配線基板領域６同士の間で分割
溝５を横切って形成される。 【００２５】第３のセラミック基板１ｃとなる第３のセ
ラミックグリーンシートの主面には、図３に示すよう
に、第２のセラミックグリーンシート上の分割溝５に対
応する分割溝５で区切られた、中央部に凹部７が形成さ
れた外形が四角形で枠状の配線基板領域６が縦横に配列
形成されている。 【００２６】また、隣接する配線基板領域６間で、貫通
孔８に対して分割溝５の両側に、信号用の配線パターン
２と接地用の配線パターン２とが設けられる。即ち、一
つの貫通孔８に対して、一方に信号用の配線パターン２
が、他方に接地用の配線パターン２が配置されるように
形成される。 【００２７】さらには、貫通孔８の内周面と配線パター
ン２とに電解めっきを施すために、貫通孔８間で分割溝
５を越えて導通パターン３が形成されている。 【００２８】この場合、貫通孔８がなければ、導通パタ
ーン５は、分割溝５に近接してその方向に合うように、
または沿うように形成されるとともに、隣接する配線パ
ターン２間で分割溝５を越えて形成され、かつ１本の配
線パターン２において分割溝５に対して一方のみの配線
基板６の領域において配線パターン２に接続されてい
る。 【００２９】本発明においては、この導通パターン３の
厚みを、配線パターン２の厚みより厚くすることが重要
である。 【００３０】この導通パターン３の厚みを、配線パター
ン２の厚みより厚くすることにより、導通パターンの導
通抵抗（抵抗値）を低くすることができる。これによ
り、幅の狭い導通パターン３も配線パターン２と同程度
の導通抵抗（抵抗値）に下げることができ、母基板１内
の各配線パターン２に通電される電気量をほぼ一定とす
ることができるので、電解めっき法でめっきを施したと
きに、配線基板の表面に露出した配線パターン２上に被
着するめっき被膜の母基板１内における厚みのばらつき
を小さく抑えることができる。 【００３１】また、導通パターン３の厚みは、導通パタ
ーン３の幅に伴い、配線パターン２の厚みより厚いもの
である。 【００３２】なお、導通パターン３の厚みは、配線パタ
ーン２の厚みの３倍以下としておくことが好ましい。こ
れは、配線パターン２の厚みの３倍を越えると、この導
通パターン３となる金属ペーストの印刷厚みにより母基
板１となるセラミックグリーンシートの上下層間の密着
が妨げられ、セラミックグリーンシートを積層し焼結さ
せて製作された母基板１の内部に隙間を生じてデラミネ
ーションが発生してしまうからである。 【００３３】この導通パターン３を介して、各配線パタ
ーン２間が電気的に接続されるとともににめっき用の電
流が通電（供給）され、各配線パターン２にニッケル
（Ｎｉ）メッキ，金（Ａｕ）メッキ等の耐食性に優れた
電解めっきが施される。 【００３４】また、母基板１の各配線基板領域６を個々
の配線基板に分割した際に、分割面で導通パターン３が
切断されるため、各々の配線パターン２を電気的に短絡
させることはない。 【００３５】なお、通常、導通パターン３と配線パター
ン２とは同種の材料により形成されるため、平面視した
ときの面積の比率に応じて、導通パターン３と配線パタ
ーン２の厚さの比率を調整することにより、導通パター
ン３の導通抵抗（抵抗値）を配線パターン２と同程度に
低く調整することができる。 【００３６】上述の多数個取り配線基板４を分割溝５に
沿って分割することにより、個々の配線基板領域６から
それぞれ配線基板が得られる。このように個々の配線基
板に分割した際に、図４に示すように分割面で導通パタ
ーン３が切断されるため、導通パターン３が各配線基板
の各々の配線パターン２を電気的に短絡させることはな
い。 【００３７】さらに、セラミックグリーンシートを複数
枚積層し、焼結し電解メッキが施されて成る各セラミッ
ク基板１ａ〜１ｃを分割溝５で分割して個々の配線基板
とした後、凹部７の底面に半導体素子を金（Ａｕ）−ゲ
ルマニウム（Ｇｅ）等の低融点ロウ材や樹脂接着剤を介
して載置固定し、半導体素子の電極を配線パターン２に
ボンディングワイヤを介して電気的に接続する。 【００３８】その後、配線基板６の上面に鉄（Ｆｅ）−
ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金，鉄−ニッケ
ル合金等の金属材料や、アルミナセラミックス，窒化ア
ルミニウムセラミックス等のセラミックスから成る蓋体
が、シーム溶接等による溶接や金（Ａｕ）−錫（Ｓｎ）
半田等の低融点ロウ材による接着により接合され、半導
体素子を内部に収納した製品としての半導体装置とな
る。 【００３９】このような半導体装置は、その電極パッド
を介して外部の実装基板に錫（Ｓｎ）−鉛（Ｐｂ）半田
等の低融点半田で電気的に接続され、実装基板との高周
波信号の授受により半導体素子を作動させる。 【００４０】なお、本発明は上記の実施の形態の例に限
定されず、本発明の要旨を逸脱しない範囲内において種
々の変更を行なうことは何等支障ない。 【００４１】例えば、上記の実施の形態の例では、各配
線基板領域６の上面に半導体素子を収納するための凹部
７を有する多数個取り配線基板４について説明したが、
上面に電子部品が搭載される平板状の配線基板領域を縦
横に形成してなる多数個取り配線基板であってもよい。 【００４２】また、上記の実施の形態の例では、導通パ
ターン３を母基板１の内部に形成した例について説明し
たが、導通パターン３は母基板１の表面に形成されても
よい。 【００４３】 【発明の効果】本発明の多数個取り配線基板によれば、
セラミックスから成る母基板に分割溝で区切られた略四
角形の複数の配線基板領域が縦横に配列形成され、隣接
する配線基板領域の間で分割溝を横切って形成された複
数の配線パターンと、隣接する配線パターン間で分割溝
を越えて形成された導通パターンとを具備しており、導
通パターンの厚みが配線パターンの厚みより厚いことに
より、導通パターンの導通抵抗（抵抗値）を低抵抗化す
ることができる。これにより、幅の狭い導通パターンも
配線パターンと同程度の導通抵抗（抵抗値）に下げるこ
とができ、母基板内の各配線パターンに通電される電気
量をほぼ一定とすることができるので、電解めっき法で
めっきを施したときに、配線基板の表面に露出した配線
パターン上に被着するめっき被膜の母基板内における厚
みのばらつきを小さく抑えることができる。
多数個の配線基板を分割して作製するための多数個取り
配線基板に関するものである。 【０００２】 【従来の技術】従来のリードレスチップキャリアパッケ
ージ（ＬＣＣパッケージ）は、一般に上面に半導体素子
が載置される載置部を有するアルミナ（Ａｌ2Ｏ3）セラ
ミックス等のセラミック基板を複数枚積層した基体から
成る。 【０００３】この基体の側面には、溝を設けるととも
に、その溝の内面に電解メッキ層等から成る導電部を設
ける。そして、外部の実装基板と、ＬＣＣパッケージ内
部に形成された配線パターンとが、電極パッド（外部接
続端子）により、電気的に接続される。この電極パッド
は前記溝の内面に形成された導電部から成る。 【０００４】また、基体の側面に設けられた溝は基体の
上面にまでは形成されておらず、この基体の上面はいわ
ゆるシールリングとしての機能を有する。 【０００５】このような配線基板は、非常に小型である
ため、母基板となる１枚のセラミックグリーンシートに
分割溝を設け、複数枚積層し焼結してセラミックスとし
た後に電解メッキを施し、その後分割溝で分割すること
により個々の製品（ＬＣＣパッケージ）とするといった
いわゆる多数個取りにより製造するのがよい。この多数
個取りにより製造した方が、分割された個々のセラミッ
クグリーンシートを積層し焼結するよりも製造を非常に
容易にでき、またコストを低く抑えることができる。 【０００６】また、母基板となるセラミックグリーンシ
ートには、分割溝と中央部の貫通孔（開口）とが形成さ
れるとともに、略中央部が分割溝を跨るようにして形成
され、個々の配線基板に分割された際に電極パッドを構
成する貫通孔が設けられる。さらに、この貫通孔の分割
溝に対して両側に接続されるように配線パターンが形成
される。また、これら貫通孔の内周面と配線パターンと
に電解めっきを施すために、貫通孔間で分割溝を横切る
ように葛折状に導通パターンが形成されている。 【０００７】この電解めっき用の導通パターンは、電解
めっきする際に全ての貫通孔および配線パターンを電気
的に接続することができ、さらには、個々の製品に分割
溝で分割した際に分割面で導通パターンが切断されるた
め、各々の配線パターンを電気的に短絡させることはな
い。 【０００８】なお、導通パターンは、通常、多数個取り
配線基板を個々の配線基板に分割した後は不要な切れ端
状のパターンになるため、配線パターン等の電気特性へ
の影響を極力小さくするため、配線パターンの幅よりも
１／２以下といった狭い幅で形成される。そのため、従
来の導通パターンは、配線パターンに比べて導通抵抗値
が約２倍以上と高くなっている。 【０００９】このような基体は、その載置部に半導体素
子が金（Ａｕ）−ゲルマニウム（Ｇｅ）等の低融点ロウ
材や樹脂接着剤で接合されるとともに、配線パターンに
半導体素子の電極がボンディングワイヤを介して電気的
に接続される。 【００１０】さらに、基体の上面に、鉄（Ｆｅ）−ニッ
ケル（Ｎｉ）−コバルト（Ｃｏ）合金，鉄（Ｆｅ）−ニ
ッケル（Ｎｉ）合金等の金属材料や、アルミナセラミッ
クス，窒化アルミニウムセラミックス等のセラミックス
から成る蓋体が、シーム溶接等による溶接や、金（Ａ
ｕ）−錫（Ｓｎ）半田等の低融点ロウ材による接着によ
り接合される。このようにして半導体素子を内部に収納
した製品としての半導体装置となる。 【００１１】このような半導体装置は、その電極パッド
を介して外部の実装基板に錫（Ｓｎ）−鉛（Ｐｂ）半田
等の低融点半田で電気的に接続され、実装基板との高周
波信号の授受により半導体素子を作動させる。 【００１２】 【発明が解決しようとする課題】しかしながら、上記従
来の多数個取り配線基板においては、母基板の基板寸法
が、例えば一辺の寸法が10ｃｍ以上に大きくなると、電
解めっき法にてめっきを施す際に、導通パターンの幅が
配線パターンよりも狭く、配線パターンよりも導通パタ
ーンの導通抵抗値が大きいため、特に母基板の中央部と
外周部との間で通電されるめっき用の電気量が大きくば
らついて、母基板内で配線パターンに被着されるめっき
層のめっき厚みばらつきが大きくなるという問題点を有
していた。 【００１３】本発明は上記問題点に鑑み案出されたもの
で、その目的は、電解めっきにおける母基板内における
めっき厚みばらつきを抑えることができる多数個取り配
線基板を提供することにある。 【００１４】 【課題を解決するための手段】本発明の多数個取り配線
基板は、セラミックスから成る母基板の主面に分割溝で
区切られた略四角形の複数の配線基板領域が縦横に配列
形成された多数個取り配線基板において、隣接する配線
基板領域の間で前記分割溝を横切って形成された複数の
配線パターンと、隣接する配線パターン間で前記分割溝
を越えて形成された導通パターンとを具備しており、こ
の導通パターンは、その厚みが前記配線パターンの厚み
より厚いことを特徴とするものである。 【００１５】本発明の多数個取り配線基板によれば、導
通パターンの厚みが配線パターンの厚みより厚いことか
ら、メタライズ層の導通抵抗を低抵抗化することができ
るため、幅の狭い導通パターンも配線パターンと同程度
の導通抵抗値に下げることができ、母基板内の各配線パ
ターンに通電される電気量をほぼ一定とすることができ
るので、電解めっき法でめっきを施したときに、配線基
板の表面に露出した配線パターン上に被着するめっき被
膜の母基板内の厚みのばらつきを小さく抑えることがで
きる。 【００１６】 【発明の実施の形態】本発明の多数個取り配線基板を以
下に詳細に説明する。図１〜図３は、本発明の多数個取
り配線基板の実施の形態の例における母基板を構成する
各セラミック基板を示す平面図、図４は本発明の多数個
取り配線基板の実施の形態の例の図１のＡ−Ａ’線で示
した断面における部分拡大断面図である。 【００１７】これらの図において、１は母基板、１ａ〜
１ｃは母基板１を構成する第１〜第３のセラミック基
板、２は配線パターン、３は導通パターンである。これ
らの母基板１と配線パターン２と導通パターン３とで、
多数個取り配線基板４が構成される。 【００１８】母基板１は、アルミナセラミックス等のセ
ラミックスから成り、その主面に分割溝５で区切られた
略四角形の複数の配線基板領域６が縦横に配列形成され
ている。また、各配線基板領域６の上面に凹部７を有す
るとともに、その外側側面に、内周面に電解めっきが施
され電極パッドとなる貫通孔８が分割溝６を跨がるよう
にして設けられている。また、配線基板領域６の凹部７
の底面は半導体素子を載置固定する載置部として機能す
る。 【００１９】この母基板１は、例えばアルミナセラミッ
クスから成る場合、以下のようにして作製される。ま
ず、酸化アルミニウム（Ａｌ2Ｏ3），酸化珪素（ＳｉＯ
2），酸化マグネシウム（ＭｇＯ），酸化カルシウム
（ＣａＯ）等の原料粉末に有機バインダ，溶剤等を添加
混合してペーストを作製する。そのペーストを用いてド
クターブレード法やカレンダーロール法等を採用するこ
とによって、１枚または複数枚から成るセラミックグリ
−ンシート、ここでは第１のセラミック基板１ａ，第２
のセラミック基板１ｂ，第３のセラミック基板１ｃとな
るセラミックグリ−ンシートを作製する。これらのセラ
ミックグリーンシートに、必要に応じて貫通孔８および
各配線基板領域６の中央部に設けられる半導体素子を収
容する凹部７となる開口を形成するための打ち抜き加工
を施し、しかる後、配線パターン２や導通パターン３と
なる部位や貫通孔８の内周面に、モリブデン（Ｍｏ）−
マンガン（Ｍｎ）やタングステン（Ｗ）等の金属ペース
トを印刷塗布する。そして、これらを積層し約1600℃の
温度で焼結してセラミックスとすることにより、母基板
１として完成する。 【００２０】そして、この母基板１を分割溝５で分割す
ることにより、各配線基板領域６が個々の配線基板とな
る。分割溝５は母基板１となるセラミックグリーンシー
トの主面に、各配線基板領域６を区画するようにして縦
横に切り込みを、カッター刃を押圧する等の手段で設け
ておくことにより形成される。 【００２１】なお、各セラミックグリーンシート（第１
〜第３のセラミック基板１ａ〜１ｃ）において、貫通孔
８は必ずしも形成しなくてもよい。その場合は、母基板
１を個々の配線基板領域６に分割して配線基板とした際
に、積層された第１〜第３のセラミック基板１ａ〜１ｃ
の側面に配線パターン２に接続されたメタライズ配線層
等から成る電極パッドを形成してもよい。 【００２２】このような母基板１の第１のセラミック基
板１ａとなる第１のセラミックグリーンシートの一方の
主面には、図１の平面図に示すように、分割溝５で区切
られた長方形等の略四角形の配線基板領域６が縦横に配
列形成される。この配線基板領域６内に半導体素子の載
置部が設けられる。また、この分割溝５の線上に貫通孔
８が設けられる。即ち、この貫通孔８の略中央部を横断
するように跨って分割溝５が設けられる。この貫通孔８
は、同じ構成の配線基板を多数形成するために、各配線
基板領域６同士で分割溝５上の同様の箇所に形成され
る。 【００２３】母基板１の第２のセラミック基板１ｂとな
る第２のセラミックグリーンシートの一方の主面には、
図２の平面図に示すように、第１のセラミックグリーン
シート上の分割溝５に対応する分割溝５で区切られた、
半導体素子を取り囲むための凹部７が中央に形成され
た、外形が四角形で枠状の配線基板領域６が縦横に配列
形成される。各配線基板領域６では、分割溝５上に第１
のセラミックグリーンシートの貫通孔８に対応する貫通
孔８が形成される。即ち、第２のセラミックグリーンシ
ートの貫通孔８の略中央部を横断するように跨って第２
のセラミックグリーンシート上に分割溝５が設けられ
る。 【００２４】第２のセラミックグリーンシートの貫通孔
８から凹部７側に延びる配線パターン２を形成するに際
し、各配線基板領域６において、信号〔シグナル
（Ｓ）〕用の配線パターン２と接地〔グランド（Ｇ）〕
用の配線パターン２とが、例えば交互に配置されるよう
に形成する。この場合、貫通孔８がなければ、配線パタ
ーン２は互いに隣接する配線基板領域６同士の間で分割
溝５を横切って形成される。 【００２５】第３のセラミック基板１ｃとなる第３のセ
ラミックグリーンシートの主面には、図３に示すよう
に、第２のセラミックグリーンシート上の分割溝５に対
応する分割溝５で区切られた、中央部に凹部７が形成さ
れた外形が四角形で枠状の配線基板領域６が縦横に配列
形成されている。 【００２６】また、隣接する配線基板領域６間で、貫通
孔８に対して分割溝５の両側に、信号用の配線パターン
２と接地用の配線パターン２とが設けられる。即ち、一
つの貫通孔８に対して、一方に信号用の配線パターン２
が、他方に接地用の配線パターン２が配置されるように
形成される。 【００２７】さらには、貫通孔８の内周面と配線パター
ン２とに電解めっきを施すために、貫通孔８間で分割溝
５を越えて導通パターン３が形成されている。 【００２８】この場合、貫通孔８がなければ、導通パタ
ーン５は、分割溝５に近接してその方向に合うように、
または沿うように形成されるとともに、隣接する配線パ
ターン２間で分割溝５を越えて形成され、かつ１本の配
線パターン２において分割溝５に対して一方のみの配線
基板６の領域において配線パターン２に接続されてい
る。 【００２９】本発明においては、この導通パターン３の
厚みを、配線パターン２の厚みより厚くすることが重要
である。 【００３０】この導通パターン３の厚みを、配線パター
ン２の厚みより厚くすることにより、導通パターンの導
通抵抗（抵抗値）を低くすることができる。これによ
り、幅の狭い導通パターン３も配線パターン２と同程度
の導通抵抗（抵抗値）に下げることができ、母基板１内
の各配線パターン２に通電される電気量をほぼ一定とす
ることができるので、電解めっき法でめっきを施したと
きに、配線基板の表面に露出した配線パターン２上に被
着するめっき被膜の母基板１内における厚みのばらつき
を小さく抑えることができる。 【００３１】また、導通パターン３の厚みは、導通パタ
ーン３の幅に伴い、配線パターン２の厚みより厚いもの
である。 【００３２】なお、導通パターン３の厚みは、配線パタ
ーン２の厚みの３倍以下としておくことが好ましい。こ
れは、配線パターン２の厚みの３倍を越えると、この導
通パターン３となる金属ペーストの印刷厚みにより母基
板１となるセラミックグリーンシートの上下層間の密着
が妨げられ、セラミックグリーンシートを積層し焼結さ
せて製作された母基板１の内部に隙間を生じてデラミネ
ーションが発生してしまうからである。 【００３３】この導通パターン３を介して、各配線パタ
ーン２間が電気的に接続されるとともににめっき用の電
流が通電（供給）され、各配線パターン２にニッケル
（Ｎｉ）メッキ，金（Ａｕ）メッキ等の耐食性に優れた
電解めっきが施される。 【００３４】また、母基板１の各配線基板領域６を個々
の配線基板に分割した際に、分割面で導通パターン３が
切断されるため、各々の配線パターン２を電気的に短絡
させることはない。 【００３５】なお、通常、導通パターン３と配線パター
ン２とは同種の材料により形成されるため、平面視した
ときの面積の比率に応じて、導通パターン３と配線パタ
ーン２の厚さの比率を調整することにより、導通パター
ン３の導通抵抗（抵抗値）を配線パターン２と同程度に
低く調整することができる。 【００３６】上述の多数個取り配線基板４を分割溝５に
沿って分割することにより、個々の配線基板領域６から
それぞれ配線基板が得られる。このように個々の配線基
板に分割した際に、図４に示すように分割面で導通パタ
ーン３が切断されるため、導通パターン３が各配線基板
の各々の配線パターン２を電気的に短絡させることはな
い。 【００３７】さらに、セラミックグリーンシートを複数
枚積層し、焼結し電解メッキが施されて成る各セラミッ
ク基板１ａ〜１ｃを分割溝５で分割して個々の配線基板
とした後、凹部７の底面に半導体素子を金（Ａｕ）−ゲ
ルマニウム（Ｇｅ）等の低融点ロウ材や樹脂接着剤を介
して載置固定し、半導体素子の電極を配線パターン２に
ボンディングワイヤを介して電気的に接続する。 【００３８】その後、配線基板６の上面に鉄（Ｆｅ）−
ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金，鉄−ニッケ
ル合金等の金属材料や、アルミナセラミックス，窒化ア
ルミニウムセラミックス等のセラミックスから成る蓋体
が、シーム溶接等による溶接や金（Ａｕ）−錫（Ｓｎ）
半田等の低融点ロウ材による接着により接合され、半導
体素子を内部に収納した製品としての半導体装置とな
る。 【００３９】このような半導体装置は、その電極パッド
を介して外部の実装基板に錫（Ｓｎ）−鉛（Ｐｂ）半田
等の低融点半田で電気的に接続され、実装基板との高周
波信号の授受により半導体素子を作動させる。 【００４０】なお、本発明は上記の実施の形態の例に限
定されず、本発明の要旨を逸脱しない範囲内において種
々の変更を行なうことは何等支障ない。 【００４１】例えば、上記の実施の形態の例では、各配
線基板領域６の上面に半導体素子を収納するための凹部
７を有する多数個取り配線基板４について説明したが、
上面に電子部品が搭載される平板状の配線基板領域を縦
横に形成してなる多数個取り配線基板であってもよい。 【００４２】また、上記の実施の形態の例では、導通パ
ターン３を母基板１の内部に形成した例について説明し
たが、導通パターン３は母基板１の表面に形成されても
よい。 【００４３】 【発明の効果】本発明の多数個取り配線基板によれば、
セラミックスから成る母基板に分割溝で区切られた略四
角形の複数の配線基板領域が縦横に配列形成され、隣接
する配線基板領域の間で分割溝を横切って形成された複
数の配線パターンと、隣接する配線パターン間で分割溝
を越えて形成された導通パターンとを具備しており、導
通パターンの厚みが配線パターンの厚みより厚いことに
より、導通パターンの導通抵抗（抵抗値）を低抵抗化す
ることができる。これにより、幅の狭い導通パターンも
配線パターンと同程度の導通抵抗（抵抗値）に下げるこ
とができ、母基板内の各配線パターンに通電される電気
量をほぼ一定とすることができるので、電解めっき法で
めっきを施したときに、配線基板の表面に露出した配線
パターン上に被着するめっき被膜の母基板内における厚
みのばらつきを小さく抑えることができる。
【図面の簡単な説明】
【図１】本発明の多数個取り配線基板の実施の形態の例
における母基板を構成する第１のセラミック基板（第１
のセラミックグリーンシート）を示す平面図である。 【図２】本発明の多数個取り配線基板の実施の形態の例
における母基板を構成する第２のセラミック基板（第２
のセラミックグリーンシート）を示す平面図である。 【図３】本発明の多数個取り配線基板の実施の形態の例
における母基板を構成する第３のセラミック基板（第３
のセラミックグリーンシート）を示す平面図である。 【図４】本発明の多数個取り配線基板の実施の形態の例
における図１のＡ−Ａ’線で示した断面における部分拡
大断面図である。 【符号の説明】 １・・・母基板 １ａ・・・第１のセラミック基板 １ｂ・・・第２のセラミック基板 １ｃ・・・第３のセラミック基板 ２・・・配線パターン ３・・・導通パターン ４・・・多数個取り配線基板 ５・・・分割溝 ６・・・配線基板領域 ７・・・凹部 ８・・・貫通孔
における母基板を構成する第１のセラミック基板（第１
のセラミックグリーンシート）を示す平面図である。 【図２】本発明の多数個取り配線基板の実施の形態の例
における母基板を構成する第２のセラミック基板（第２
のセラミックグリーンシート）を示す平面図である。 【図３】本発明の多数個取り配線基板の実施の形態の例
における母基板を構成する第３のセラミック基板（第３
のセラミックグリーンシート）を示す平面図である。 【図４】本発明の多数個取り配線基板の実施の形態の例
における図１のＡ−Ａ’線で示した断面における部分拡
大断面図である。 【符号の説明】 １・・・母基板 １ａ・・・第１のセラミック基板 １ｂ・・・第２のセラミック基板 １ｃ・・・第３のセラミック基板 ２・・・配線パターン ３・・・導通パターン ４・・・多数個取り配線基板 ５・・・分割溝 ６・・・配線基板領域 ７・・・凹部 ８・・・貫通孔
Claims (1)
- 【特許請求の範囲】 【請求項１】 セラミックスから成る母基板の主面に分
割溝で区切られた略四角形の複数の配線基板領域が縦横
に配列形成された多数個取り配線基板において、隣接す
る配線基板領域の間で前記分割溝を横切って形成された
複数の配線パターンと、隣接する配線パターン間で前記
分割溝を越えて形成された導通パターンとを具備してお
り、該導通パターンは、その厚みが前記配線パターンの
厚みより厚いことを特徴とする多数個取り配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001365685A JP2003168849A (ja) | 2001-11-30 | 2001-11-30 | 多数個取り配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001365685A JP2003168849A (ja) | 2001-11-30 | 2001-11-30 | 多数個取り配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003168849A true JP2003168849A (ja) | 2003-06-13 |
Family
ID=19175677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001365685A Withdrawn JP2003168849A (ja) | 2001-11-30 | 2001-11-30 | 多数個取り配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003168849A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210615A (ja) * | 2005-01-27 | 2006-08-10 | Kyocera Corp | 複数個取り配線基板 |
| JP2009194000A (ja) * | 2008-02-12 | 2009-08-27 | Ngk Spark Plug Co Ltd | 多数個取り配線基板 |
| JP2015070051A (ja) * | 2013-09-27 | 2015-04-13 | 京セラ株式会社 | 多数個取り配線基板 |
| JP2015115489A (ja) * | 2013-12-12 | 2015-06-22 | 京セラ株式会社 | 多数個取り配線基板および配線基板 |
-
2001
- 2001-11-30 JP JP2001365685A patent/JP2003168849A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210615A (ja) * | 2005-01-27 | 2006-08-10 | Kyocera Corp | 複数個取り配線基板 |
| JP4535893B2 (ja) * | 2005-01-27 | 2010-09-01 | 京セラ株式会社 | 複数個取り配線基板 |
| JP2009194000A (ja) * | 2008-02-12 | 2009-08-27 | Ngk Spark Plug Co Ltd | 多数個取り配線基板 |
| JP2015070051A (ja) * | 2013-09-27 | 2015-04-13 | 京セラ株式会社 | 多数個取り配線基板 |
| JP2015115489A (ja) * | 2013-12-12 | 2015-06-22 | 京セラ株式会社 | 多数個取り配線基板および配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3062590B1 (en) | Wiring board and electronic device | |
| US11145587B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| EP3136430B1 (en) | Wiring board, electronic device, and electronic module | |
| JP6791719B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
| JP2006128734A (ja) | 電子部品搭載構造体 | |
| JP2003168849A (ja) | 多数個取り配線基板 | |
| JP3911473B2 (ja) | 半導体装置搭載基板 | |
| JP3330104B2 (ja) | 多数個取りセラミック配線基板の製造方法 | |
| JP2005243739A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP4587587B2 (ja) | 電子部品搭載用基板 | |
| JP4227477B2 (ja) | 電子部品搭載用基板、電子装置および電子部品搭載用基板の製造方法 | |
| JP2003168850A (ja) | 多数個取り配線基板 | |
| JP4355097B2 (ja) | 配線基板の製造方法 | |
| JP2003283068A (ja) | 多数個取り配線基板 | |
| JP4404460B2 (ja) | 多数個取り配線基板、配線基板、多数個取り半導体素子収納用パッケージおよび半導体素子収納用パッケージ | |
| JP4423181B2 (ja) | 複数個取り配線基板 | |
| JP3878842B2 (ja) | 多数個取り配線基板 | |
| JP2004006437A (ja) | 多数個取り配線基板 | |
| JP2003124369A (ja) | 多数個取り配線基板、配線基板、多数個取り半導体素子収納用パッケージおよび半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003198074A (ja) | 多数個取りセラミック配線基板の分割方法 | |
| JP2003249729A (ja) | 多数個取り配線基板 | |
| JP6042773B2 (ja) | 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置 | |
| JP2003124386A (ja) | 多数個取り配線基板、配線基板、多数個取り半導体素子収納用パッケージおよび半導体素子収納用パッケージ | |
| JP2005019749A (ja) | 配線基板および多数個取り配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040520 |
|
| A761 | Written withdrawal of application |
Effective date: 20060904 Free format text: JAPANESE INTERMEDIATE CODE: A761 |