JP4404460B2 - 多数個取り配線基板、配線基板、多数個取り半導体素子収納用パッケージおよび半導体素子収納用パッケージ - Google Patents
多数個取り配線基板、配線基板、多数個取り半導体素子収納用パッケージおよび半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP4404460B2 JP4404460B2 JP2000240986A JP2000240986A JP4404460B2 JP 4404460 B2 JP4404460 B2 JP 4404460B2 JP 2000240986 A JP2000240986 A JP 2000240986A JP 2000240986 A JP2000240986 A JP 2000240986A JP 4404460 B2 JP4404460 B2 JP 4404460B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring pattern
- wiring board
- pattern
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一つの基板から多数個の配線基板を分割して作製するための多数個取り配線基板、その多数個取り配線基板から作製される配線基板、多数個取り配線基板を用いた多数個取り半導体素子収納用パッケージ、および配線基板を用いた半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】
従来の、高周波信号で作動する半導体素子を収納する半導体素子収納用パッケージ（以下、半導体パッケージという）のうち、リードレスチップキャリアパッケージ（ＬＣＣパッケージ）の斜視図を図６に示す。同図に示すように、このＬＣＣパッケージは、一般に上面に半導体素子１４が載置される載置部１１ｄを有するアルミナ（Ａｌ2Ｏ3）セラミックス，窒化アルミニウム（ＡｌＮ）セラミックス等のセラミック基板を複数枚積層した基体１１から成る。
【０００３】
この基体１１の第１のセラミック基板１１ａ，第２のセラミック基板１１ｂの側面に溝を設けるとともに、その溝の内面に電解メッキ層等から成る導電部を設ける。そして、外部の実装基板（図示せず）と、半導体パッケージ内部に形成されシグナル（Ｓ）ラインとグランド（Ｇ）ラインが交互に形成された配線パターン１２とが、電極パッド（外部接続端子）１１ｅにより、電気的に接続される。この電極パッド１１ｅは上記の溝の内面に形成された導電部から成る。
【０００４】
また、基体１１の第３のセラミック基板１１ｃの側面には、蓋体１３との接合面積を大きくして蓋体１３の基体１１に対する接合を強固なものとするために、第１のセラミック基板１１ａ，第２のセラミック基板１１ｂのような溝は形成されておらず、この第３のセラミック基板１１ｃは所謂シールリングとしての機能を有する。
【０００５】
このような半導体パッケージは、非常に小型であるため母基板となる１枚のセラミックグリーンシートに分割線（スリット）を設け、複数枚積層し焼結してセラミックスとした後に電解メッキを施し、その後分割線で分割することにより個々の製品（ＬＣＣパッケージ）とするといった所謂多数個取りにより製造するのがよい。この多数個取りにより製造した方が、分割された個々のセラミックグリーンシートを積層し焼結するよりも製造を非常に容易にでき、またコストを低く抑えることができる。
【０００６】
そのため、基体１１は、図７〜図９のそれぞれの平面図に示す、第１のセラミック基板１１ａ，第２のセラミック基板１１ｂ，第３のセラミック基板１１ｃ用のセラミックグリーンシートを積層し、焼結してセラミックスとした後に電解メッキを施し、その後分割線で分割することにより半導体パッケージ用の基体１１として作製される。
【０００７】
第１のセラミック基板１１ａとなるセラミックグリーンシート上には、図７に平面図を示すように、半導体素子１４の載置部１１ｄが設けられるとともに貫通孔１１ｅ’が設けられ、この貫通孔１１ｅ’の略中央部を横断するように跨って分割線が設けられている。
【０００８】
また、第２のセラミック基板１１ｂとなるセラミックグリーンシートには、図８の平面図，図１０の拡大平面図に示すように、分割線と中央部の貫通孔（開口）１１ｂ’とが形成されるとともに、略中央部が分割線を跨るようにして形成され、個々の配線基板に分割された際に電極パッド１１ｅを構成する貫通孔１１ｅ’が設けられる。さらに、この貫通孔１１ｅ’の分割線に対して両側に接続されるように配線パターン１２が形成される。また、これら貫通孔１１ｅ’の内周面と配線パターン１２とに電解メッキを施すために、貫通孔１１ｅ’間で分割線を横切るように葛折状に導通パターン１５が形成されている。
【０００９】
また、第３のセラミック基板１１ｃとなるセラミックグリーンシートには、図９に平面図を示すように、図８，図１０の中央部の貫通孔１１ｂ’よりも若干大きく設けられた貫通孔１１ｃ’が、分割線とともに形成されている。
【００１０】
なお、第１のセラミック基板１１ａの貫通孔１１ｅ’内周面における電解メッキは、第１のセラミック基板１１ａと第２のセラミック基板１１ｂとを積層した際に、それぞれの貫通孔１１ｅ’が接触し導通することにより行われる。
【００１１】
このように、電解メッキ用の導通パターン１５は、電解メッキする際に全ての貫通孔１１ｅ’および配線パターン１２を電気的に接続することができ、さらには、個々の製品（半導体パッケージ）に分割線で分割した際に分割面で導通パターン１５が切断されるため、各々の配線パターンを電気的に短絡させることはない。
【００１２】
このような基体１１は、その載置部１１ｄに半導体素子１４が金（Ａｕ）−ゲルマニウム（Ｇｅ）等の低融点ロウ材や樹脂接着剤で接合されるとともに、配線パターン１２に半導体素子１４の電極がボンディングワイヤ（図示せず）を介して電気的に接続される。さらに、基体１１の上面に、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金，鉄（Ｆｅ）−ニッケル（Ｎｉ）合金等の金属材料や、アルミナセラミックス，窒化アルミニウムセラミックス等のセラミックスから成る蓋体１３が、シーム溶接等による溶接や、金（Ａｕ）−錫（Ｓｎ）半田等の低融点ロウ材による接着により接合される。このようにして半導体素子１４を内部に収納した製品としての半導体装置となる。
【００１３】
このような半導体装置は、その電極パッド１１ｅを介して外部の実装基板に錫（Ｓｎ）−鉛（Ｐｂ）半田等の低融点半田で電気的に接続され、実装基板との高周波信号の授受により半導体素子１４を作動させる。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージにおいて、例えば１０ＧＨｚ以上の高周波信号の場合に作動するような半導体素子１４を半導体パッケージ内部に収納し半導体装置と成した後、外部の実装基板に接続し半導体素子１４を作動させた場合、分割線で分割した際の貫通孔１１ｅ’の周辺部に残存している導通パターン１５の切れ端により、高周波信号が配線パターン１２のシグナルラインのみならず導通パターン１５の切れ端にも迂回するように伝送される。そのため、高周波信号の伝送損失が大きくなり、高周波信号の伝達が円滑になされないという問題点を有していた。
【００１５】
従って、本発明は上記問題点に鑑み完成されたもので、その目的は、配線パターンのシグナルラインを伝送する高周波信号の伝送特性を円滑なものとすることにより、半導体素子の高周波信号による作動性を良好なものとすることにある。
【００１６】
【課題を解決するための手段】
本発明の多数個取り配線基板は、セラミックスから成る母基板の主面に分割線で区切られた略四角形の複数の配線基板領域が縦横に配列形成された多数個取り配線基板において、隣接する配線基板領域の間で前記分割線を横切って形成された複数の配線パターンと、隣接する配線パターン間で前記分割線を越えて形成され、かつ１本の前記配線パターンに対して一方のみの前記配線基板領域において接続されている導通パターンとを具備し、前記配線パターンは、前記分割線の両側に信号用の前記配線パターンと接地用の前記配線パターンとが設けられ、各前記配線基板領域において、前記信号用の前記配線パターンと前記接地用の前記配線パターンとが交互に配置されており、前記接地用の前記配線パターンのみが前記導通パターンと接続していることを特徴とする。
【００１７】
本発明は、上記の構成により、分割線に沿って分割して配線基板を作製した際に、導通パターンは例えば一つおきの配線パターンに接続された状態で配線基板の周辺部に残存することになり、その導通パターンが接続した配線パターンを信号用としてではなく接地用として用いることにより、信号用の配線パターンを伝搬する高周波信号の伝送損失を小さくすることができる。
【００１８】
また、本発明の配線基板は、外形が略四角形のセラミック基板の主面に、周辺部と中央部の間に形成されたｎ本（ｎは２以上の整数）の配線パターンと、前記配線パターンのうち１〜ｍ本｛ただし、ｎが偶数の場合ｍ＝ｎ／２、ｎが奇数の場合ｍ＝（ｎ＋１）／２である｝に設けられるとともに、前記配線パターンの途中から両側に前記周辺部に向かって枝分かれするように付加された導通パターンとを具備し、隣接する前記配線パターンは、前記導通パターンが周囲に残存しない信号用の前記配線パターンと前記導通パターンが接続された状態で残存した接地用の前記配線パターンとが交互に形成されており、前記信号用の前記配線パターンのみが高周波信号を伝送することを特徴とする。
【００１９】
本発明は、上記の構成により、多数個取り配線基板を分割線で分割した後に、隣接する配線パターンにおいて、導通パターンが周囲に残存しない配線パターンと導通パターンが接続された状態で残存した配線パターンとが、交互に形成されることとなる。この導通パターンが周囲に残存しない配線パターンをシグナルラインとすると、高周波信号はシグナルライン用の配線パターンのみを伝送し、従来のように導通パターンの切れ端に迂回するといったことがなくなる。従って、電解メッキ用の導通パターンを本発明のごとくすることで、高周波信号の伝送特性に優れた信頼性の高い製品を提供することができる。
【００２０】
また、本発明の多数個取り半導体素子収納用パッケージは、上面に半導体素子を載置する載置部を有する、分割線で区切られた搭載用基板領域が複数形成された多数個取り配線基板と、各前記半導体素子を封止する複数の蓋体とを具備する多数個取り半導体素子収納用パッケージにおいて、前記多数個取り配線基板が請求項１記載の多数個取り配線基板であることを特徴とする。
【００２１】
本発明は、上記の構成により、多数個取り配線基板を分割線で分割した後に、配線基板において、隣接する配線パターンにおいて、導通パターンが周囲に残存しない配線パターンと導通パターンが接続された状態で残存した配線パターンとが、交互に形成されることとなる。この導通パターンが周囲に残存しない配線パターンをシグナルラインとすると、高周波信号はシグナルライン用の配線パターンのみを伝送し、従来のように導通パターンの切れ端に迂回するといったことがなくなる。その結果、半導体素子の高周波信号による作動性を非常に良好なものとした半導体パッケージを提供することができる。
【００２２】
また、本発明の半導体素子収納用パッケージは、上面に半導体素子を載置する載置部を有する搭載用基板と、前記半導体素子を封止する蓋体とを具備した半導体素子収納用パッケージにおいて、前記搭載用基板が上記本発明の配線基板であることを特徴とする。
【００２３】
本発明は、上記の構成により、多数個取り配線基板を分割線で分割した後に、配線基板において、隣接する配線パターンにおいて、導通パターンが周囲に残存しない配線パターンと導通パターンが接続された状態で残存した配線パターンとが交互に形成されることとなる。この導通パターンが周囲に残存しない配線パターンをシグナルラインとすると、高周波信号はシグナルライン用の配線パターンのみを伝送し、従来のように導通パターンの切れ端に迂回するといったことがなくなる。その結果、半導体素子の高周波信号による作動性を非常に良好なものとした半導体パッケージを提供することができる。
【００２４】
【発明の実施の形態】
本発明の半導体パッケージを以下に詳細に説明する。図１は本発明の半導体パッケージの一実施形態を示す斜視図、図２〜図４は積層前の各セラミックグリーンシートを示す平面図、図５は導通パターンの形成の一例を示す拡大平面図である。これらの図において、１は基体、３は蓋体、４は半導体素子である。これら基体１と蓋体３とで、内部に半導体素子４を収納するための容器が構成される。
【００２５】
基体１は、その上面に凹部を有するとともに、その外側側面に、内周面に電解メッキが施され電極パッド１ｅとなる溝が設けられ、アルミナセラミックス，窒化アルミニウムセラミックス等の各種セラミックスから成る。また、基体１の凹部の底面に半導体素子４を載置固定する載置部１ｄを有している。このような基体１は、半導体素子４の載置固定部材として機能し、また基体１用のセラミックスの材質は半導体素子４の電気特性に応じて適宜選定される。
【００２６】
また、この基体１は、例えばアルミナセラミックスから成る場合、以下のようにして作製される。まず、酸化アルミニウム（Ａｌ2Ｏ3），酸化珪素（ＳｉＯ2），酸化マグネシウム（ＭｇＯ），酸化カルシウム（ＣａＯ）等の原料粉末に有機バインダ、溶剤等を添加混合してペーストを作製する。そのペーストをドクターブレード法やカレンダーロール法等を採用することによって、１枚または複数枚から成る、第１のセラミック基板１ａ，第２のセラミック基板１ｂ，第３のセラミック基板１ｃとなるセラミックグリーンシートを作製する。これらのセラミックグリーンシートに、必要に応じて貫通孔１ｅ’、および各配線基板領域の中央部に設けられる半導体素子４挿置用の貫通孔１ｂ’，１ｃ’を形成するための打ち抜き加工を施し、しかる後配線パターン２や導通パターン５となる部位や貫通孔１ｅ’内周面に、モリブデン（Ｍｏ）−マンガン（Ｍｎ）やタングステン（Ｗ）等の金属ペーストを印刷塗布する。そして、これらを積層し約１６００℃の温度で焼結しセラミックスとした後、第１，第２，第３のセラミック基板１ａ，１ｂ，１ｃが、上下で対応して重なるように形成された分割線で分割されることにより、個々の半導体パッケージとして作製される。
【００２７】
なお、各セラミックグリーンシートにおいて、貫通孔１ｅ’を形成しなくてもよく、その場合、半導体パッケージと成した際には、積層された第１，第２，第３のセラミック基板１ａ，１ｂ，１ｃの側面に配線パターン２に接続されたメタライズ配線層等から成る電極パッド１ｅを形成してもよい。
【００２８】
このような基体１の第１のセラミック基板１ａとなる第１のセラミックグリーンシートの一方の主面には、図２の平面図に示すように、分割線で区切られた長方形等の略四角形の基板領域が縦横に配列形成される。この基板領域内に半導体素子４の載置部１ｄが設けられる。また、この分割線の線上に貫通孔１ｅ’が設けられる。即ち、この貫通孔１ｅ’の略中央部を横断するように跨って分割線が設けられる。この貫通孔１ｅ’は、同じ構成の基板を多数形成するために、各基板領域同士で分割線上の同様の箇所に形成される。
【００２９】
基体１の第２のセラミック基板１ｂとなる第２のセラミックグリーンシートの一方の主面には、図３の平面図，図５の拡大平面図に示すように、第１のセラミックグリーンシート上の分割線に対応する分割線で区切られた、半導体素子４を取り囲むための貫通孔１ｂ’が中央に形成された、外形が四角形で枠状の配線基板領域が縦横に配列形成される。各配線基板領域では、分割線上に第１のセラミックグリーンシートの貫通孔１ｅ’に対応する貫通孔１ｅ’が形成される。即ち、第２のセラミックグリーンシートの貫通孔１ｅ’の略中央部を横断するように跨って第２のセラミックグリーンシート上に分割線が設けられる。
【００３０】
第２のセラミックグリーンシートの貫通孔１ｅ’から貫通孔１ｂ’側に延びる配線パターン２を形成するに際し、各配線基板領域において、信号｛シグナル（Ｓ）｝用の配線パターン２と接地｛グランド（Ｇ）｝用の配線パターン２とが、交互に配置されるように形成する。この場合、貫通孔１ｅ’がなければ、配線パターン２は互いに隣接する配線基板領域同士の間で分割線を横切って形成される。
【００３１】
また、隣接する配線基板領域間で、貫通孔１ｅ’に対して分割線の両側に、信号用の配線パターン２と接地用の配線パターン２とが設けられる。即ち、一つの貫通孔１ｅ’に対して、一方に信号用の配線パターン２が他方に接地用の配線パターン２が配置されるように形成される。
【００３２】
さらには、貫通孔１ｅ’内周面と配線パターン２とに電解メッキを施すために、貫通孔１ｅ’間で分割線を越えて、葛折状等のパターンで導通パターン５が形成されている。この場合、貫通孔１ｅ’がなければ、導通パターン５は、分割線に近接してその方向に合うように、または沿うように形成されるとともに、隣接する配線パターン２間で分割線を越えて形成され、かつ１本の配線パターン２において分割線に対して一方のみの配線基板領域において配線パターンに接続されている。
【００３３】
導通パターン５が隣接する配線パターン２間で分割線を越える回数は、図３，図５に示すように１回でよいが、複数回とする場合３回以上の奇数回とれば、導通パターン５は隣接する配線パターン２において分割線に対して反対側の配線基板領域へ移ることとなる。また、導通パターン５が隣接する配線パターン２間で分割線を越える回数を偶数回とすれば、導通パターン５は隣接する配線パターン２において分割線に対して反対側の配線基板領域へ移ることはない。このように、分割線を越える回数を調整することで、一つの配線基板領域で配線パターン２に接続される導通パターン５の接続箇所数を調整できる。また、導通パターン５が隣接する配線パターン２間で分割線を越える回数を１回とすれば、一つの配線基板領域で配線パターン２に導通パターン５は交互に接続されることとなる。
【００３４】
また、導通パターン５は分割線を横断するように形成される構成に限らず、分割線を斜めに越えるように形成してもよい。
【００３５】
この導通パターン５は、貫通孔１ｅ’が線上に存在する分割線に近接してその方向に合うように形成されるとともに、分割線に対して貫通孔１ｅ’の接地用の配線パターン２側の開口縁に常に接するように、貫通孔１ｅ’間で分割線を横断等して越えて、葛折状等に形成される。その結果、導通パターン５は、分割線で分割した際に、貫通孔１ｅ’の信号用の配線パターン２側の周辺部に切れ端が残存しないものとなる。換言すると、分割線に対して貫通孔１ｅ’の接地用の配線パターン２側に設けられている。
【００３６】
これにより、導通パターン５の貫通孔１ｅ’への接合は、各配線基板領域を分割線で分割した後に、高周波信号が伝送されるシグナルラインの周辺部に導通パターン５の切れ端が残存しないように成される。その結果、高周波信号は、導通パターン５の切れ端に迂回し伝送されることなくシグナルラインのみを伝送するため、高周波信号の伝送が円滑なものと成る。従って、半導体素子４の高周波信号による作動性を非常に良好なものとできる。
【００３７】
また、この導通パターン５は、インピーダンス特性を良好なものとするために、例えば信号用と接地用とが交互に配置形成されるように貫通孔１ｅ’に接続される。なお、グランドラインは、導通ライン５の切れ端が貫通孔１ｅ’の周辺部に残存しても高周波伝送特性が損なわれることはない。
【００３８】
なお、シグナルラインは、配線パターン２とそれに接続された貫通孔１ｅ’の導体とで構成される高周波信号の伝送路であり、グランドラインは、配線パターン２とそれに接続された貫通孔１ｅ’の導体とで構成される接地電位の導電路である。
【００３９】
このような配線パターン２自体の構成は、信号用と接地用とで特に区別されるものではないが、シグナルラインの左右隣にグランドラインを形成しておくほうが、インピーダンス特性を良好なものとできる。
【００４０】
また、配線基板としての分割された個々の第２のセラミック基板１ｂは、以下のような構成となる。即ち、外形が略四角形の枠状の第２のセラミック基板１ｂの主面に、周辺部と中央部（貫通孔１ｂ’）の間に形成されたｎ本（ｎは２以上の整数）の配線パターン２と、配線パターンのうち１〜ｍ本｛ただし、ｎが偶数の場合ｍ＝ｎ／２、ｎが奇数の場合ｍ＝（ｎ＋１）／２である｝に設けられるとともに、配線パターン２の途中から両側に周辺部に向かって枝分かれするように付加された導通パターン５とを具備し、隣接する配線パターン２は、導通パターン５が周囲に残存しない信号用の配線パターン２と導通パターン５が接続された状態で残存した接地用の配線パターン２とが交互に形成されており、信号用の配線パターン２のみが高周波信号を伝送する構成である。この場合、配線基板の主面の中央部に形成された貫通孔１ｂ’については、配線基板を単一で使用する場合等には特に必要なものではないが、図１のような積層型配線基板の中間の１層として使用する場合等には貫通孔１ｂ’を設けることとなる。
【００４１】
第３のセラミック基板１ｃとなる第３のセラミックグリーンシートの主面には、図４に示すように、第２のセラミックグリーンシート上の分割線に対応する分割線で区切られた、中央部に貫通孔１ｃ’が形成された外形が四角形で枠状の基板領域が縦横に配列形成されている。また、図４の平面図に示すように、図３，図５の貫通孔１ｂ’よりも開口幅が若干大きく形成された貫通孔１ｃ’が形成される。これは、図１に示すように、基体１の凹部を下方に向かって段階的に狭くする構成とするためである。
【００４２】
この第３のセラミック基板１ｃは、その上面が、半導体素子４を封止するための蓋体３がシーム溶接等による溶接や金（Ａｕ）−錫（Ｓｎ）半田等の低融点ロウ材による接着により強固に接合されるシール部材、所謂シールリングとして機能する。また、その枠の幅は接合強度を維持するような適度な大きさとされる。
【００４３】
なお、第１のセラミック基板１ａの貫通孔１ｅ’内周面における電解メッキは、第１のセラミック基板１ａと第２のセラミック基板１ｂとを積層した際に、それぞれの貫通孔１ｅ’が接触し導通することにより行われる。
【００４４】
このように導通パターン５は、積層し焼結した後にニッケル（Ｎｉ）メッキ，金（Ａｕ）メッキ等の耐食性に優れた電解メッキを施す際に、全ての貫通孔１ｅ’および配線パターン２を電気的に接続するものである。また、個々の製品（半導体パッケージ）に分割した際に、分割面で導通パターン５が切断されるため、各々の配線パターン２を電気的に短絡させず、さらには高周波信号が伝送されるシグナルラインの周辺部に導通パターン５の切れ端が残存しない。
【００４５】
かくして、本発明の半導体パッケージは、基体１の略中央部に設けられる貫通孔１ｂ’，１ｃ’と、基体１の外側側面に設けられ、貫通孔１ｅ’を縦方向に分割して形成された溝から成り外部との電気的接続を行う電極パッド１ｅとなる溝と、第１，第２，第３の各セラミックグリーンシートに設けられた貫通孔１ｅ’の上端開口の略中央部を横断する分割線と、第２のセラミックグリーンシートに設けられた貫通孔１ｅ’の分割線に対して両側に接合され、半導体素子４との電気的接続を行うとともに、シグナルラインとグランドラインとが交互に形成される配線パターン２とを有する。
【００４６】
また、第２のセラミックグリーンシートに設けられた貫通孔１ｅ’の分割線に対して、シグナルライン側ではなくグランドライン側に設けられており、配線パターン２と第１，第２のセラミックグリーンシートの貫通孔１ｅ’内周面とに電解メッキを施すための導通パターン５を有する。
【００４７】
そして、本発明の半導体パッケージは、上面に半導体素子４を載置する載置部１ｄを有する搭載用基板としての基体１と、半導体素子４を封止する蓋体３とを具備した構成である。
【００４８】
図１の場合、半導体パッケージは、貫通孔１ｂ’，１ｃ’と、貫通孔１ｅ’と、分割線と、配線パターン２と、導通パターン５とが設けられた、第１〜第３のセラミックグリーンシートを積層し焼結し電解メッキを施した後、第１，第２，第３の各セラミックグリーンシートを上下方向で重なるように対応する分割線で分割することにより作製される。その結果、この半導体パッケージの上面には凹部が形成され、この凹部底面に半導体素子４を載置する載置部１ｄを有する基体１を有するものとなる。
【００４９】
即ち、上面に半導体素子４を載置する載置部１ｄを有する第１のセラミック基板１ａと、第１のセラミック基板１ａ上面に積層され、半導体素子４と外部との電気的接続を行う枠状の第２のセラミック基板１ｂと、第２のセラミック基板１ｂ上面に積層され、上面に半導体素子４を封止する蓋体３を接合するための枠状の第３のセラミック基板１ｃとから成る基体１を具備した半導体パッケージと成る。
【００５０】
また、本発明の半導体パッケージは、図１のような基体１の上面に凹部を形成したものに限らず、平板状の基体の上面の周縁部にキャップ状の蓋体を接合させたものであってもよい。
【００５１】
これにより、多数個取り用の母基板である焼結後のセラミック多層基板を分割線で分割しても、個々の第２のセラミック基板１ｂにおいて配線パターン２のシグナルラインとなる部位には導通パターン５の切れ端が残存することがない。そのため、高周波信号はシグナルラインのみを伝送することとなり、半導体素子４の作動性が非常に良好なものとなる。
【００５２】
このように、セラミックグリーンシートを複数枚積層し、焼結し電解メッキが施されて成る各セラミック基板１ａ，１ｂ，１ｃを分割線で分割し基体１と成した後、載置部１ｄに半導体素子４を金（Ａｕ）−ゲルマニウム（Ｇｅ）等の低融点ロウ材や樹脂接着剤を介して載置固定し、半導体素子４の電極を配線パターン２にボンディングワイヤを介して電気的に接続する。その後、基体１の上面に鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金，鉄−ニッケル合金等の金属材料や、アルミナセラミックス，窒化アルミニウムセラミックス等のセラミックスから成る蓋体３が、シーム溶接等による溶接や金（Ａｕ）−錫（Ｓｎ）半田等の低融点ロウ材による接着により接合され、半導体素子４を内部に収納した製品としての半導体装置となる。
【００５３】
このような半導体装置は、その電極パッド１ｅを介して外部の実装基板に錫（Ｓｎ）−鉛（Ｐｂ）半田等の低融点半田で電気的に接続され、実装基板との高周波信号の授受により半導体素子４を作動させる。
【００５４】
さらに、本発明においては、上記本発明の多数個取り配線基板を用いて多数個取り半導体素子収納用パッケージを構成する。その場合、上面に半導体素子４を載置する載置部１ｄを有する、分割線で区切られた基体１と成る搭載用基板領域が複数形成された多数個取り配線基板と、各半導体素子４を封止する複数の蓋体３とを具備するものである。
【００５５】
なお、本発明は上記実施形態に限定されず、本発明の要旨を逸脱しない範囲内において種々の変更を行うことは何等支障ない。
【００５６】
例えば、高周波信号で作動する発光素子の１種である半導体レーザ（ＬＤ）等の光素子を収納する光半導体素子収納用パッケージの場合においても、本発明を適用できる。また、上記実施形態では、上面に凹部を有し基体１の内層部（第２のセラミック基板１ｂ）に本発明の導通パターン５を有する半導体パッケージの構成について説明したが、本発明の配線基板は、導通パターン５等の配線構造を表層に有する単板の配線基板の場合であってもよいことはいうまでもない。さらには、シグナルラインとグランドラインは、必ずしも交互に配置される必要はなく、即ち、１０ＧＨｚ以上の高周波信号のみでなく、伝送特性を損なわない程度の低い周波数帯域の信号を伝送させる場合は、導通パターン５の切れ端が残存する配線パターン２をシグナルラインとして使用してもよい。上記の実施形態では、第２のセラミックグリーンシートを１層積層させたが、２層以上積層させてもよい。
【００５７】
【発明の効果】
本発明の多数個取り配線基板は、隣接する配線基板領域の間で分割線を横切って形成された複数の配線パターンと、隣接する配線パターン間で分割線を越えて形成され、かつ１本の配線パターンに対して一方のみの配線基板領域において接続されている導通パターンとを具備し、配線パターンは、分割線の両側に信号用の配線パターンと接地用の配線パターンとが設けられ、各配線基板領域において、信号用の前記配線パターンと接地用の配線パターンとが交互に配置されており、接地用の配線パターンのみが導通パターンと接続していることにより、配線基板領域を分割線で分割した後に、導通パターンは隣接する配線パターンにおいて一方の配線パターンにのみ接続した状態で配線基板の周辺部に沿うようにして残存することになり、その導通パターンが接続した配線パターンを信号用としてではなく接地用として用いることにより、信号用の配線パターンを伝搬する高周波信号の伝送損失を小さくすることができる。即ち、この導通パターンの切れ端が残存しない部位の配線パターンをシグナルラインとすると、高周波信号はシグナルライン用の配線パターンのみを伝送し、従来のように導通パターンの切れ端に迂回するといったことがなくなる。従って、電解メッキ用の導通パターンを本発明のごとくすることで、高周波信号の伝送特性に優れた信頼性の高い製品を提供することができる。
【００５８】
また、本発明の配線基板は、外形が略四角形のセラミック基板の主面に、周辺部と中央部の間に形成されたｎ本（ｎは２以上の整数）の配線パターンと、配線パターンのうち１〜ｍ本｛ただし、ｎが偶数の場合ｍ＝ｎ／２、ｎが奇数の場合ｍ＝（ｎ＋１）／２である｝に設けられるとともに、配線パターンの途中から両側に周辺部に向かって枝分かれするように付加された導通パターンとを具備し、隣接する配線パターンは、導通パターンが周囲に残存しない信号用の配線パターンと導通パターンが接続された状態で残存した接地用の配線パターンとが交互に形成されており、信号用の配線パターンのみが高周波信号を伝送することにより、多数個取り配線基板を分割線で分割した後に、隣接する配線パターンにおいて、導通パターンが周囲に残存しない配線パターンと導通パターンが接続された状態で残存した配線パターンとが形成されることとなる。この導通パターンが周囲に残存しない配線パターンをシグナルラインとすると、高周波信号はシグナルライン用の配線パターンのみを伝送し、従来のように導通パターンの切れ端に迂回するといったことがなくなる。従って、電解メッキ用の導通パターンを本発明のごとくすることで、高周波信号の伝送特性に優れた信頼性の高い製品を提供することができる。
【００５９】
また、配線パターンに付加された導通パターンは、その配線パターンがグランドラインとして使用される場合接地電位を強化するという効果も有する。
【００６０】
本発明の多数個取り半導体素子収納用パッケージは、上面に半導体素子を載置する載置部を有する、分割線で区切られた搭載用基板領域が複数形成された多数個取り配線基板と、各半導体素子を封止する複数の蓋体とを具備する多数個取り半導体素子収納用パッケージにおいて、この多数個取り配線基板が上記本発明の多数個取り配線基板であることにより、上記本発明の多数個取り配線基板の場合と同様の効果を有し、従って半導体素子の高周波信号による作動性を非常に良好とした多数個取り半導体パッケージを提供することができる。
【００６１】
本発明の半導体パッケージは、上面に半導体素子を載置する載置部を有する搭載用基板と、半導体素子を封止する蓋体とを具備した半導体素子収納用パッケージにおいて、搭載用基板が上記本発明の配線基板であることにより、上記本発明の配線基板と同様の効果を有し、従って半導体素子の高周波信号による作動性を非常に良好とした半導体パッケージを提供することができる。
【図面の簡単な説明】
【図１】本発明の半導体パッケージの一実施形態を示す分解斜視図である。
【図２】本発明の第１のセラミック基板となる第１のセラミックグリーンシートを示す部分拡大平面図である。
【図３】本発明の第２のセラミック基板となる第２のセラミックグリーンシートを示す部分拡大平面図である。
【図４】本発明の第３のセラミック基板となる第３のセラミックグリーンシートを示す部分拡大平面図である。
【図５】本発明の導通パターンの一例を示す第２のセラミックグリーンシートの部分拡大平面図である。
【図６】従来の半導体パッケージを示す分解斜視図である。
【図７】従来の第１のセラミック基板となるセラミックグリーンシートを示す部分拡大平面図である。
【図８】従来の第２のセラミック基板となるセラミックグリーンシートを示す部分拡大平面図である。
【図９】従来の第３のセラミック基板となるセラミックグリーンシートを示す部分拡大平面図である。
【図１０】図８の導通パターンを示すセラミックグリーンシートの部分拡大平面図である。
【符号の説明】
１：基体
１ａ：第１のセラミック基板
１ｂ：第２のセラミック基板
１ｃ：第３のセラミック基板
１ｄ：載置部
１ｅ’：貫通孔
２：配線パターン
３：蓋体
４：半導体素子
５：導通パターン
【発明の属する技術分野】
本発明は、一つの基板から多数個の配線基板を分割して作製するための多数個取り配線基板、その多数個取り配線基板から作製される配線基板、多数個取り配線基板を用いた多数個取り半導体素子収納用パッケージ、および配線基板を用いた半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】
従来の、高周波信号で作動する半導体素子を収納する半導体素子収納用パッケージ（以下、半導体パッケージという）のうち、リードレスチップキャリアパッケージ（ＬＣＣパッケージ）の斜視図を図６に示す。同図に示すように、このＬＣＣパッケージは、一般に上面に半導体素子１４が載置される載置部１１ｄを有するアルミナ（Ａｌ2Ｏ3）セラミックス，窒化アルミニウム（ＡｌＮ）セラミックス等のセラミック基板を複数枚積層した基体１１から成る。
【０００３】
この基体１１の第１のセラミック基板１１ａ，第２のセラミック基板１１ｂの側面に溝を設けるとともに、その溝の内面に電解メッキ層等から成る導電部を設ける。そして、外部の実装基板（図示せず）と、半導体パッケージ内部に形成されシグナル（Ｓ）ラインとグランド（Ｇ）ラインが交互に形成された配線パターン１２とが、電極パッド（外部接続端子）１１ｅにより、電気的に接続される。この電極パッド１１ｅは上記の溝の内面に形成された導電部から成る。
【０００４】
また、基体１１の第３のセラミック基板１１ｃの側面には、蓋体１３との接合面積を大きくして蓋体１３の基体１１に対する接合を強固なものとするために、第１のセラミック基板１１ａ，第２のセラミック基板１１ｂのような溝は形成されておらず、この第３のセラミック基板１１ｃは所謂シールリングとしての機能を有する。
【０００５】
このような半導体パッケージは、非常に小型であるため母基板となる１枚のセラミックグリーンシートに分割線（スリット）を設け、複数枚積層し焼結してセラミックスとした後に電解メッキを施し、その後分割線で分割することにより個々の製品（ＬＣＣパッケージ）とするといった所謂多数個取りにより製造するのがよい。この多数個取りにより製造した方が、分割された個々のセラミックグリーンシートを積層し焼結するよりも製造を非常に容易にでき、またコストを低く抑えることができる。
【０００６】
そのため、基体１１は、図７〜図９のそれぞれの平面図に示す、第１のセラミック基板１１ａ，第２のセラミック基板１１ｂ，第３のセラミック基板１１ｃ用のセラミックグリーンシートを積層し、焼結してセラミックスとした後に電解メッキを施し、その後分割線で分割することにより半導体パッケージ用の基体１１として作製される。
【０００７】
第１のセラミック基板１１ａとなるセラミックグリーンシート上には、図７に平面図を示すように、半導体素子１４の載置部１１ｄが設けられるとともに貫通孔１１ｅ’が設けられ、この貫通孔１１ｅ’の略中央部を横断するように跨って分割線が設けられている。
【０００８】
また、第２のセラミック基板１１ｂとなるセラミックグリーンシートには、図８の平面図，図１０の拡大平面図に示すように、分割線と中央部の貫通孔（開口）１１ｂ’とが形成されるとともに、略中央部が分割線を跨るようにして形成され、個々の配線基板に分割された際に電極パッド１１ｅを構成する貫通孔１１ｅ’が設けられる。さらに、この貫通孔１１ｅ’の分割線に対して両側に接続されるように配線パターン１２が形成される。また、これら貫通孔１１ｅ’の内周面と配線パターン１２とに電解メッキを施すために、貫通孔１１ｅ’間で分割線を横切るように葛折状に導通パターン１５が形成されている。
【０００９】
また、第３のセラミック基板１１ｃとなるセラミックグリーンシートには、図９に平面図を示すように、図８，図１０の中央部の貫通孔１１ｂ’よりも若干大きく設けられた貫通孔１１ｃ’が、分割線とともに形成されている。
【００１０】
なお、第１のセラミック基板１１ａの貫通孔１１ｅ’内周面における電解メッキは、第１のセラミック基板１１ａと第２のセラミック基板１１ｂとを積層した際に、それぞれの貫通孔１１ｅ’が接触し導通することにより行われる。
【００１１】
このように、電解メッキ用の導通パターン１５は、電解メッキする際に全ての貫通孔１１ｅ’および配線パターン１２を電気的に接続することができ、さらには、個々の製品（半導体パッケージ）に分割線で分割した際に分割面で導通パターン１５が切断されるため、各々の配線パターンを電気的に短絡させることはない。
【００１２】
このような基体１１は、その載置部１１ｄに半導体素子１４が金（Ａｕ）−ゲルマニウム（Ｇｅ）等の低融点ロウ材や樹脂接着剤で接合されるとともに、配線パターン１２に半導体素子１４の電極がボンディングワイヤ（図示せず）を介して電気的に接続される。さらに、基体１１の上面に、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金，鉄（Ｆｅ）−ニッケル（Ｎｉ）合金等の金属材料や、アルミナセラミックス，窒化アルミニウムセラミックス等のセラミックスから成る蓋体１３が、シーム溶接等による溶接や、金（Ａｕ）−錫（Ｓｎ）半田等の低融点ロウ材による接着により接合される。このようにして半導体素子１４を内部に収納した製品としての半導体装置となる。
【００１３】
このような半導体装置は、その電極パッド１１ｅを介して外部の実装基板に錫（Ｓｎ）−鉛（Ｐｂ）半田等の低融点半田で電気的に接続され、実装基板との高周波信号の授受により半導体素子１４を作動させる。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージにおいて、例えば１０ＧＨｚ以上の高周波信号の場合に作動するような半導体素子１４を半導体パッケージ内部に収納し半導体装置と成した後、外部の実装基板に接続し半導体素子１４を作動させた場合、分割線で分割した際の貫通孔１１ｅ’の周辺部に残存している導通パターン１５の切れ端により、高周波信号が配線パターン１２のシグナルラインのみならず導通パターン１５の切れ端にも迂回するように伝送される。そのため、高周波信号の伝送損失が大きくなり、高周波信号の伝達が円滑になされないという問題点を有していた。
【００１５】
従って、本発明は上記問題点に鑑み完成されたもので、その目的は、配線パターンのシグナルラインを伝送する高周波信号の伝送特性を円滑なものとすることにより、半導体素子の高周波信号による作動性を良好なものとすることにある。
【００１６】
【課題を解決するための手段】
本発明の多数個取り配線基板は、セラミックスから成る母基板の主面に分割線で区切られた略四角形の複数の配線基板領域が縦横に配列形成された多数個取り配線基板において、隣接する配線基板領域の間で前記分割線を横切って形成された複数の配線パターンと、隣接する配線パターン間で前記分割線を越えて形成され、かつ１本の前記配線パターンに対して一方のみの前記配線基板領域において接続されている導通パターンとを具備し、前記配線パターンは、前記分割線の両側に信号用の前記配線パターンと接地用の前記配線パターンとが設けられ、各前記配線基板領域において、前記信号用の前記配線パターンと前記接地用の前記配線パターンとが交互に配置されており、前記接地用の前記配線パターンのみが前記導通パターンと接続していることを特徴とする。
【００１７】
本発明は、上記の構成により、分割線に沿って分割して配線基板を作製した際に、導通パターンは例えば一つおきの配線パターンに接続された状態で配線基板の周辺部に残存することになり、その導通パターンが接続した配線パターンを信号用としてではなく接地用として用いることにより、信号用の配線パターンを伝搬する高周波信号の伝送損失を小さくすることができる。
【００１８】
また、本発明の配線基板は、外形が略四角形のセラミック基板の主面に、周辺部と中央部の間に形成されたｎ本（ｎは２以上の整数）の配線パターンと、前記配線パターンのうち１〜ｍ本｛ただし、ｎが偶数の場合ｍ＝ｎ／２、ｎが奇数の場合ｍ＝（ｎ＋１）／２である｝に設けられるとともに、前記配線パターンの途中から両側に前記周辺部に向かって枝分かれするように付加された導通パターンとを具備し、隣接する前記配線パターンは、前記導通パターンが周囲に残存しない信号用の前記配線パターンと前記導通パターンが接続された状態で残存した接地用の前記配線パターンとが交互に形成されており、前記信号用の前記配線パターンのみが高周波信号を伝送することを特徴とする。
【００１９】
本発明は、上記の構成により、多数個取り配線基板を分割線で分割した後に、隣接する配線パターンにおいて、導通パターンが周囲に残存しない配線パターンと導通パターンが接続された状態で残存した配線パターンとが、交互に形成されることとなる。この導通パターンが周囲に残存しない配線パターンをシグナルラインとすると、高周波信号はシグナルライン用の配線パターンのみを伝送し、従来のように導通パターンの切れ端に迂回するといったことがなくなる。従って、電解メッキ用の導通パターンを本発明のごとくすることで、高周波信号の伝送特性に優れた信頼性の高い製品を提供することができる。
【００２０】
また、本発明の多数個取り半導体素子収納用パッケージは、上面に半導体素子を載置する載置部を有する、分割線で区切られた搭載用基板領域が複数形成された多数個取り配線基板と、各前記半導体素子を封止する複数の蓋体とを具備する多数個取り半導体素子収納用パッケージにおいて、前記多数個取り配線基板が請求項１記載の多数個取り配線基板であることを特徴とする。
【００２１】
本発明は、上記の構成により、多数個取り配線基板を分割線で分割した後に、配線基板において、隣接する配線パターンにおいて、導通パターンが周囲に残存しない配線パターンと導通パターンが接続された状態で残存した配線パターンとが、交互に形成されることとなる。この導通パターンが周囲に残存しない配線パターンをシグナルラインとすると、高周波信号はシグナルライン用の配線パターンのみを伝送し、従来のように導通パターンの切れ端に迂回するといったことがなくなる。その結果、半導体素子の高周波信号による作動性を非常に良好なものとした半導体パッケージを提供することができる。
【００２２】
また、本発明の半導体素子収納用パッケージは、上面に半導体素子を載置する載置部を有する搭載用基板と、前記半導体素子を封止する蓋体とを具備した半導体素子収納用パッケージにおいて、前記搭載用基板が上記本発明の配線基板であることを特徴とする。
【００２３】
本発明は、上記の構成により、多数個取り配線基板を分割線で分割した後に、配線基板において、隣接する配線パターンにおいて、導通パターンが周囲に残存しない配線パターンと導通パターンが接続された状態で残存した配線パターンとが交互に形成されることとなる。この導通パターンが周囲に残存しない配線パターンをシグナルラインとすると、高周波信号はシグナルライン用の配線パターンのみを伝送し、従来のように導通パターンの切れ端に迂回するといったことがなくなる。その結果、半導体素子の高周波信号による作動性を非常に良好なものとした半導体パッケージを提供することができる。
【００２４】
【発明の実施の形態】
本発明の半導体パッケージを以下に詳細に説明する。図１は本発明の半導体パッケージの一実施形態を示す斜視図、図２〜図４は積層前の各セラミックグリーンシートを示す平面図、図５は導通パターンの形成の一例を示す拡大平面図である。これらの図において、１は基体、３は蓋体、４は半導体素子である。これら基体１と蓋体３とで、内部に半導体素子４を収納するための容器が構成される。
【００２５】
基体１は、その上面に凹部を有するとともに、その外側側面に、内周面に電解メッキが施され電極パッド１ｅとなる溝が設けられ、アルミナセラミックス，窒化アルミニウムセラミックス等の各種セラミックスから成る。また、基体１の凹部の底面に半導体素子４を載置固定する載置部１ｄを有している。このような基体１は、半導体素子４の載置固定部材として機能し、また基体１用のセラミックスの材質は半導体素子４の電気特性に応じて適宜選定される。
【００２６】
また、この基体１は、例えばアルミナセラミックスから成る場合、以下のようにして作製される。まず、酸化アルミニウム（Ａｌ2Ｏ3），酸化珪素（ＳｉＯ2），酸化マグネシウム（ＭｇＯ），酸化カルシウム（ＣａＯ）等の原料粉末に有機バインダ、溶剤等を添加混合してペーストを作製する。そのペーストをドクターブレード法やカレンダーロール法等を採用することによって、１枚または複数枚から成る、第１のセラミック基板１ａ，第２のセラミック基板１ｂ，第３のセラミック基板１ｃとなるセラミックグリーンシートを作製する。これらのセラミックグリーンシートに、必要に応じて貫通孔１ｅ’、および各配線基板領域の中央部に設けられる半導体素子４挿置用の貫通孔１ｂ’，１ｃ’を形成するための打ち抜き加工を施し、しかる後配線パターン２や導通パターン５となる部位や貫通孔１ｅ’内周面に、モリブデン（Ｍｏ）−マンガン（Ｍｎ）やタングステン（Ｗ）等の金属ペーストを印刷塗布する。そして、これらを積層し約１６００℃の温度で焼結しセラミックスとした後、第１，第２，第３のセラミック基板１ａ，１ｂ，１ｃが、上下で対応して重なるように形成された分割線で分割されることにより、個々の半導体パッケージとして作製される。
【００２７】
なお、各セラミックグリーンシートにおいて、貫通孔１ｅ’を形成しなくてもよく、その場合、半導体パッケージと成した際には、積層された第１，第２，第３のセラミック基板１ａ，１ｂ，１ｃの側面に配線パターン２に接続されたメタライズ配線層等から成る電極パッド１ｅを形成してもよい。
【００２８】
このような基体１の第１のセラミック基板１ａとなる第１のセラミックグリーンシートの一方の主面には、図２の平面図に示すように、分割線で区切られた長方形等の略四角形の基板領域が縦横に配列形成される。この基板領域内に半導体素子４の載置部１ｄが設けられる。また、この分割線の線上に貫通孔１ｅ’が設けられる。即ち、この貫通孔１ｅ’の略中央部を横断するように跨って分割線が設けられる。この貫通孔１ｅ’は、同じ構成の基板を多数形成するために、各基板領域同士で分割線上の同様の箇所に形成される。
【００２９】
基体１の第２のセラミック基板１ｂとなる第２のセラミックグリーンシートの一方の主面には、図３の平面図，図５の拡大平面図に示すように、第１のセラミックグリーンシート上の分割線に対応する分割線で区切られた、半導体素子４を取り囲むための貫通孔１ｂ’が中央に形成された、外形が四角形で枠状の配線基板領域が縦横に配列形成される。各配線基板領域では、分割線上に第１のセラミックグリーンシートの貫通孔１ｅ’に対応する貫通孔１ｅ’が形成される。即ち、第２のセラミックグリーンシートの貫通孔１ｅ’の略中央部を横断するように跨って第２のセラミックグリーンシート上に分割線が設けられる。
【００３０】
第２のセラミックグリーンシートの貫通孔１ｅ’から貫通孔１ｂ’側に延びる配線パターン２を形成するに際し、各配線基板領域において、信号｛シグナル（Ｓ）｝用の配線パターン２と接地｛グランド（Ｇ）｝用の配線パターン２とが、交互に配置されるように形成する。この場合、貫通孔１ｅ’がなければ、配線パターン２は互いに隣接する配線基板領域同士の間で分割線を横切って形成される。
【００３１】
また、隣接する配線基板領域間で、貫通孔１ｅ’に対して分割線の両側に、信号用の配線パターン２と接地用の配線パターン２とが設けられる。即ち、一つの貫通孔１ｅ’に対して、一方に信号用の配線パターン２が他方に接地用の配線パターン２が配置されるように形成される。
【００３２】
さらには、貫通孔１ｅ’内周面と配線パターン２とに電解メッキを施すために、貫通孔１ｅ’間で分割線を越えて、葛折状等のパターンで導通パターン５が形成されている。この場合、貫通孔１ｅ’がなければ、導通パターン５は、分割線に近接してその方向に合うように、または沿うように形成されるとともに、隣接する配線パターン２間で分割線を越えて形成され、かつ１本の配線パターン２において分割線に対して一方のみの配線基板領域において配線パターンに接続されている。
【００３３】
導通パターン５が隣接する配線パターン２間で分割線を越える回数は、図３，図５に示すように１回でよいが、複数回とする場合３回以上の奇数回とれば、導通パターン５は隣接する配線パターン２において分割線に対して反対側の配線基板領域へ移ることとなる。また、導通パターン５が隣接する配線パターン２間で分割線を越える回数を偶数回とすれば、導通パターン５は隣接する配線パターン２において分割線に対して反対側の配線基板領域へ移ることはない。このように、分割線を越える回数を調整することで、一つの配線基板領域で配線パターン２に接続される導通パターン５の接続箇所数を調整できる。また、導通パターン５が隣接する配線パターン２間で分割線を越える回数を１回とすれば、一つの配線基板領域で配線パターン２に導通パターン５は交互に接続されることとなる。
【００３４】
また、導通パターン５は分割線を横断するように形成される構成に限らず、分割線を斜めに越えるように形成してもよい。
【００３５】
この導通パターン５は、貫通孔１ｅ’が線上に存在する分割線に近接してその方向に合うように形成されるとともに、分割線に対して貫通孔１ｅ’の接地用の配線パターン２側の開口縁に常に接するように、貫通孔１ｅ’間で分割線を横断等して越えて、葛折状等に形成される。その結果、導通パターン５は、分割線で分割した際に、貫通孔１ｅ’の信号用の配線パターン２側の周辺部に切れ端が残存しないものとなる。換言すると、分割線に対して貫通孔１ｅ’の接地用の配線パターン２側に設けられている。
【００３６】
これにより、導通パターン５の貫通孔１ｅ’への接合は、各配線基板領域を分割線で分割した後に、高周波信号が伝送されるシグナルラインの周辺部に導通パターン５の切れ端が残存しないように成される。その結果、高周波信号は、導通パターン５の切れ端に迂回し伝送されることなくシグナルラインのみを伝送するため、高周波信号の伝送が円滑なものと成る。従って、半導体素子４の高周波信号による作動性を非常に良好なものとできる。
【００３７】
また、この導通パターン５は、インピーダンス特性を良好なものとするために、例えば信号用と接地用とが交互に配置形成されるように貫通孔１ｅ’に接続される。なお、グランドラインは、導通ライン５の切れ端が貫通孔１ｅ’の周辺部に残存しても高周波伝送特性が損なわれることはない。
【００３８】
なお、シグナルラインは、配線パターン２とそれに接続された貫通孔１ｅ’の導体とで構成される高周波信号の伝送路であり、グランドラインは、配線パターン２とそれに接続された貫通孔１ｅ’の導体とで構成される接地電位の導電路である。
【００３９】
このような配線パターン２自体の構成は、信号用と接地用とで特に区別されるものではないが、シグナルラインの左右隣にグランドラインを形成しておくほうが、インピーダンス特性を良好なものとできる。
【００４０】
また、配線基板としての分割された個々の第２のセラミック基板１ｂは、以下のような構成となる。即ち、外形が略四角形の枠状の第２のセラミック基板１ｂの主面に、周辺部と中央部（貫通孔１ｂ’）の間に形成されたｎ本（ｎは２以上の整数）の配線パターン２と、配線パターンのうち１〜ｍ本｛ただし、ｎが偶数の場合ｍ＝ｎ／２、ｎが奇数の場合ｍ＝（ｎ＋１）／２である｝に設けられるとともに、配線パターン２の途中から両側に周辺部に向かって枝分かれするように付加された導通パターン５とを具備し、隣接する配線パターン２は、導通パターン５が周囲に残存しない信号用の配線パターン２と導通パターン５が接続された状態で残存した接地用の配線パターン２とが交互に形成されており、信号用の配線パターン２のみが高周波信号を伝送する構成である。この場合、配線基板の主面の中央部に形成された貫通孔１ｂ’については、配線基板を単一で使用する場合等には特に必要なものではないが、図１のような積層型配線基板の中間の１層として使用する場合等には貫通孔１ｂ’を設けることとなる。
【００４１】
第３のセラミック基板１ｃとなる第３のセラミックグリーンシートの主面には、図４に示すように、第２のセラミックグリーンシート上の分割線に対応する分割線で区切られた、中央部に貫通孔１ｃ’が形成された外形が四角形で枠状の基板領域が縦横に配列形成されている。また、図４の平面図に示すように、図３，図５の貫通孔１ｂ’よりも開口幅が若干大きく形成された貫通孔１ｃ’が形成される。これは、図１に示すように、基体１の凹部を下方に向かって段階的に狭くする構成とするためである。
【００４２】
この第３のセラミック基板１ｃは、その上面が、半導体素子４を封止するための蓋体３がシーム溶接等による溶接や金（Ａｕ）−錫（Ｓｎ）半田等の低融点ロウ材による接着により強固に接合されるシール部材、所謂シールリングとして機能する。また、その枠の幅は接合強度を維持するような適度な大きさとされる。
【００４３】
なお、第１のセラミック基板１ａの貫通孔１ｅ’内周面における電解メッキは、第１のセラミック基板１ａと第２のセラミック基板１ｂとを積層した際に、それぞれの貫通孔１ｅ’が接触し導通することにより行われる。
【００４４】
このように導通パターン５は、積層し焼結した後にニッケル（Ｎｉ）メッキ，金（Ａｕ）メッキ等の耐食性に優れた電解メッキを施す際に、全ての貫通孔１ｅ’および配線パターン２を電気的に接続するものである。また、個々の製品（半導体パッケージ）に分割した際に、分割面で導通パターン５が切断されるため、各々の配線パターン２を電気的に短絡させず、さらには高周波信号が伝送されるシグナルラインの周辺部に導通パターン５の切れ端が残存しない。
【００４５】
かくして、本発明の半導体パッケージは、基体１の略中央部に設けられる貫通孔１ｂ’，１ｃ’と、基体１の外側側面に設けられ、貫通孔１ｅ’を縦方向に分割して形成された溝から成り外部との電気的接続を行う電極パッド１ｅとなる溝と、第１，第２，第３の各セラミックグリーンシートに設けられた貫通孔１ｅ’の上端開口の略中央部を横断する分割線と、第２のセラミックグリーンシートに設けられた貫通孔１ｅ’の分割線に対して両側に接合され、半導体素子４との電気的接続を行うとともに、シグナルラインとグランドラインとが交互に形成される配線パターン２とを有する。
【００４６】
また、第２のセラミックグリーンシートに設けられた貫通孔１ｅ’の分割線に対して、シグナルライン側ではなくグランドライン側に設けられており、配線パターン２と第１，第２のセラミックグリーンシートの貫通孔１ｅ’内周面とに電解メッキを施すための導通パターン５を有する。
【００４７】
そして、本発明の半導体パッケージは、上面に半導体素子４を載置する載置部１ｄを有する搭載用基板としての基体１と、半導体素子４を封止する蓋体３とを具備した構成である。
【００４８】
図１の場合、半導体パッケージは、貫通孔１ｂ’，１ｃ’と、貫通孔１ｅ’と、分割線と、配線パターン２と、導通パターン５とが設けられた、第１〜第３のセラミックグリーンシートを積層し焼結し電解メッキを施した後、第１，第２，第３の各セラミックグリーンシートを上下方向で重なるように対応する分割線で分割することにより作製される。その結果、この半導体パッケージの上面には凹部が形成され、この凹部底面に半導体素子４を載置する載置部１ｄを有する基体１を有するものとなる。
【００４９】
即ち、上面に半導体素子４を載置する載置部１ｄを有する第１のセラミック基板１ａと、第１のセラミック基板１ａ上面に積層され、半導体素子４と外部との電気的接続を行う枠状の第２のセラミック基板１ｂと、第２のセラミック基板１ｂ上面に積層され、上面に半導体素子４を封止する蓋体３を接合するための枠状の第３のセラミック基板１ｃとから成る基体１を具備した半導体パッケージと成る。
【００５０】
また、本発明の半導体パッケージは、図１のような基体１の上面に凹部を形成したものに限らず、平板状の基体の上面の周縁部にキャップ状の蓋体を接合させたものであってもよい。
【００５１】
これにより、多数個取り用の母基板である焼結後のセラミック多層基板を分割線で分割しても、個々の第２のセラミック基板１ｂにおいて配線パターン２のシグナルラインとなる部位には導通パターン５の切れ端が残存することがない。そのため、高周波信号はシグナルラインのみを伝送することとなり、半導体素子４の作動性が非常に良好なものとなる。
【００５２】
このように、セラミックグリーンシートを複数枚積層し、焼結し電解メッキが施されて成る各セラミック基板１ａ，１ｂ，１ｃを分割線で分割し基体１と成した後、載置部１ｄに半導体素子４を金（Ａｕ）−ゲルマニウム（Ｇｅ）等の低融点ロウ材や樹脂接着剤を介して載置固定し、半導体素子４の電極を配線パターン２にボンディングワイヤを介して電気的に接続する。その後、基体１の上面に鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金，鉄−ニッケル合金等の金属材料や、アルミナセラミックス，窒化アルミニウムセラミックス等のセラミックスから成る蓋体３が、シーム溶接等による溶接や金（Ａｕ）−錫（Ｓｎ）半田等の低融点ロウ材による接着により接合され、半導体素子４を内部に収納した製品としての半導体装置となる。
【００５３】
このような半導体装置は、その電極パッド１ｅを介して外部の実装基板に錫（Ｓｎ）−鉛（Ｐｂ）半田等の低融点半田で電気的に接続され、実装基板との高周波信号の授受により半導体素子４を作動させる。
【００５４】
さらに、本発明においては、上記本発明の多数個取り配線基板を用いて多数個取り半導体素子収納用パッケージを構成する。その場合、上面に半導体素子４を載置する載置部１ｄを有する、分割線で区切られた基体１と成る搭載用基板領域が複数形成された多数個取り配線基板と、各半導体素子４を封止する複数の蓋体３とを具備するものである。
【００５５】
なお、本発明は上記実施形態に限定されず、本発明の要旨を逸脱しない範囲内において種々の変更を行うことは何等支障ない。
【００５６】
例えば、高周波信号で作動する発光素子の１種である半導体レーザ（ＬＤ）等の光素子を収納する光半導体素子収納用パッケージの場合においても、本発明を適用できる。また、上記実施形態では、上面に凹部を有し基体１の内層部（第２のセラミック基板１ｂ）に本発明の導通パターン５を有する半導体パッケージの構成について説明したが、本発明の配線基板は、導通パターン５等の配線構造を表層に有する単板の配線基板の場合であってもよいことはいうまでもない。さらには、シグナルラインとグランドラインは、必ずしも交互に配置される必要はなく、即ち、１０ＧＨｚ以上の高周波信号のみでなく、伝送特性を損なわない程度の低い周波数帯域の信号を伝送させる場合は、導通パターン５の切れ端が残存する配線パターン２をシグナルラインとして使用してもよい。上記の実施形態では、第２のセラミックグリーンシートを１層積層させたが、２層以上積層させてもよい。
【００５７】
【発明の効果】
本発明の多数個取り配線基板は、隣接する配線基板領域の間で分割線を横切って形成された複数の配線パターンと、隣接する配線パターン間で分割線を越えて形成され、かつ１本の配線パターンに対して一方のみの配線基板領域において接続されている導通パターンとを具備し、配線パターンは、分割線の両側に信号用の配線パターンと接地用の配線パターンとが設けられ、各配線基板領域において、信号用の前記配線パターンと接地用の配線パターンとが交互に配置されており、接地用の配線パターンのみが導通パターンと接続していることにより、配線基板領域を分割線で分割した後に、導通パターンは隣接する配線パターンにおいて一方の配線パターンにのみ接続した状態で配線基板の周辺部に沿うようにして残存することになり、その導通パターンが接続した配線パターンを信号用としてではなく接地用として用いることにより、信号用の配線パターンを伝搬する高周波信号の伝送損失を小さくすることができる。即ち、この導通パターンの切れ端が残存しない部位の配線パターンをシグナルラインとすると、高周波信号はシグナルライン用の配線パターンのみを伝送し、従来のように導通パターンの切れ端に迂回するといったことがなくなる。従って、電解メッキ用の導通パターンを本発明のごとくすることで、高周波信号の伝送特性に優れた信頼性の高い製品を提供することができる。
【００５８】
また、本発明の配線基板は、外形が略四角形のセラミック基板の主面に、周辺部と中央部の間に形成されたｎ本（ｎは２以上の整数）の配線パターンと、配線パターンのうち１〜ｍ本｛ただし、ｎが偶数の場合ｍ＝ｎ／２、ｎが奇数の場合ｍ＝（ｎ＋１）／２である｝に設けられるとともに、配線パターンの途中から両側に周辺部に向かって枝分かれするように付加された導通パターンとを具備し、隣接する配線パターンは、導通パターンが周囲に残存しない信号用の配線パターンと導通パターンが接続された状態で残存した接地用の配線パターンとが交互に形成されており、信号用の配線パターンのみが高周波信号を伝送することにより、多数個取り配線基板を分割線で分割した後に、隣接する配線パターンにおいて、導通パターンが周囲に残存しない配線パターンと導通パターンが接続された状態で残存した配線パターンとが形成されることとなる。この導通パターンが周囲に残存しない配線パターンをシグナルラインとすると、高周波信号はシグナルライン用の配線パターンのみを伝送し、従来のように導通パターンの切れ端に迂回するといったことがなくなる。従って、電解メッキ用の導通パターンを本発明のごとくすることで、高周波信号の伝送特性に優れた信頼性の高い製品を提供することができる。
【００５９】
また、配線パターンに付加された導通パターンは、その配線パターンがグランドラインとして使用される場合接地電位を強化するという効果も有する。
【００６０】
本発明の多数個取り半導体素子収納用パッケージは、上面に半導体素子を載置する載置部を有する、分割線で区切られた搭載用基板領域が複数形成された多数個取り配線基板と、各半導体素子を封止する複数の蓋体とを具備する多数個取り半導体素子収納用パッケージにおいて、この多数個取り配線基板が上記本発明の多数個取り配線基板であることにより、上記本発明の多数個取り配線基板の場合と同様の効果を有し、従って半導体素子の高周波信号による作動性を非常に良好とした多数個取り半導体パッケージを提供することができる。
【００６１】
本発明の半導体パッケージは、上面に半導体素子を載置する載置部を有する搭載用基板と、半導体素子を封止する蓋体とを具備した半導体素子収納用パッケージにおいて、搭載用基板が上記本発明の配線基板であることにより、上記本発明の配線基板と同様の効果を有し、従って半導体素子の高周波信号による作動性を非常に良好とした半導体パッケージを提供することができる。
【図面の簡単な説明】
【図１】本発明の半導体パッケージの一実施形態を示す分解斜視図である。
【図２】本発明の第１のセラミック基板となる第１のセラミックグリーンシートを示す部分拡大平面図である。
【図３】本発明の第２のセラミック基板となる第２のセラミックグリーンシートを示す部分拡大平面図である。
【図４】本発明の第３のセラミック基板となる第３のセラミックグリーンシートを示す部分拡大平面図である。
【図５】本発明の導通パターンの一例を示す第２のセラミックグリーンシートの部分拡大平面図である。
【図６】従来の半導体パッケージを示す分解斜視図である。
【図７】従来の第１のセラミック基板となるセラミックグリーンシートを示す部分拡大平面図である。
【図８】従来の第２のセラミック基板となるセラミックグリーンシートを示す部分拡大平面図である。
【図９】従来の第３のセラミック基板となるセラミックグリーンシートを示す部分拡大平面図である。
【図１０】図８の導通パターンを示すセラミックグリーンシートの部分拡大平面図である。
【符号の説明】
１：基体
１ａ：第１のセラミック基板
１ｂ：第２のセラミック基板
１ｃ：第３のセラミック基板
１ｄ：載置部
１ｅ’：貫通孔
２：配線パターン
３：蓋体
４：半導体素子
５：導通パターン
Claims (4)
- セラミックスから成る母基板の主面に分割線で区切られた略四角形の複数の配線基板領域が縦横に配列形成された多数個取り配線基板において、隣接する配線基板領域の間で前記分割線を横切って形成された複数の配線パターンと、隣接する配線パターン間で前記分割線を越えて形成され、かつ１本の前記配線パターンに対して一方のみの前記配線基板領域において接続されている導通パターンとを具備し、前記配線パターンは、前記分割線の両側に信号用の前記配線パターンと接地用の前記配線パターンとが設けられ、各前記配線基板領域において、前記信号用の前記配線パターンと前記接地用の前記配線パターンとが交互に配置されており、前記接地用の前記配線パターンのみが前記導通パターンと接続していることを特徴とする多数個取り配線基板。
- 外形が略四角形のセラミック基板の主面に、周辺部と中央部の間に形成されたｎ本（ｎは２以上の整数）の配線パターンと、前記配線パターンのうち１〜ｍ本｛ただし、ｎが偶数の場合ｍ＝ｎ／２、ｎが奇数の場合ｍ＝（ｎ＋１）／２である｝に設けられるとともに、前記配線パターンの途中から両側に前記周辺部に向かって枝分かれするように付加された導通パターンとを具備し、隣接する前記配線パターンは、前記導通パターンが周囲に残存しない信号用の前記配線パターンと前記導通パターンが接続された状態で残存した接地用の前記配線パターンとが交互に形成されており、前記信号用の前記配線パターンのみが高周波信号を伝送することを特徴とする配線基板。
- 上面に半導体素子を載置する載置部を有する、分割線で区切られた搭載用基板領域が複数形成された多数個取り配線基板と、各前記半導体素子を封止する複数の蓋体とを具備する多数個取り半導体素子収納用パッケージにおいて、前記多数個取り配線基板が請求項１記載の多数個取り配線基板であることを特徴とする多数個取り半導体素子収納用パッケージ。
- 上面に半導体素子を載置する載置部を有する搭載用基板と、前記半導体素子を封止する蓋体とを具備した半導体素子収納用パッケージにおいて、前記搭載用基板が請求項２記載の配線基板であることを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000240986A JP4404460B2 (ja) | 2000-08-09 | 2000-08-09 | 多数個取り配線基板、配線基板、多数個取り半導体素子収納用パッケージおよび半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000240986A JP4404460B2 (ja) | 2000-08-09 | 2000-08-09 | 多数個取り配線基板、配線基板、多数個取り半導体素子収納用パッケージおよび半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002057249A JP2002057249A (ja) | 2002-02-22 |
| JP4404460B2 true JP4404460B2 (ja) | 2010-01-27 |
Family
ID=18732256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000240986A Expired - Fee Related JP4404460B2 (ja) | 2000-08-09 | 2000-08-09 | 多数個取り配線基板、配線基板、多数個取り半導体素子収納用パッケージおよび半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4404460B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6120368B2 (ja) * | 2013-06-18 | 2017-04-26 | Ｎｇｋエレクトロデバイス株式会社 | 多数個取り配線基板 |
-
2000
- 2000-08-09 JP JP2000240986A patent/JP4404460B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002057249A (ja) | 2002-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4608592A (en) | Semiconductor device provided with a package for a semiconductor element having a plurality of electrodes to be applied with substantially same voltage | |
| JP6748302B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
| JP6791719B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
| JP2938344B2 (ja) | 半導体装置 | |
| JP4404460B2 (ja) | 多数個取り配線基板、配線基板、多数個取り半導体素子収納用パッケージおよび半導体素子収納用パッケージ | |
| JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP2003007892A (ja) | 配線基板 | |
| JP2003124369A (ja) | 多数個取り配線基板、配線基板、多数個取り半導体素子収納用パッケージおよび半導体素子収納用パッケージ | |
| JP2003124386A (ja) | 多数個取り配線基板、配線基板、多数個取り半導体素子収納用パッケージおよび半導体素子収納用パッケージ | |
| JP5024317B2 (ja) | 電子部品および電子部品の製造方法 | |
| WO2022230848A1 (ja) | 電子部品実装用パッケージ及び電子装置 | |
| JP4587587B2 (ja) | 電子部品搭載用基板 | |
| JP3866128B2 (ja) | 配線基板 | |
| JP2003168849A (ja) | 多数個取り配線基板 | |
| JP2003283068A (ja) | 多数個取り配線基板 | |
| JP2003249729A (ja) | 多数個取り配線基板 | |
| JP2003249730A (ja) | 多数個取り配線基板 | |
| JP2004006437A (ja) | 多数個取り配線基板 | |
| JP3881542B2 (ja) | 配線基板 | |
| JP2004153165A (ja) | 半導体素子収納用パッケージ及びその実装構造 | |
| JP3847216B2 (ja) | 配線基板 | |
| JP6809813B2 (ja) | 半導体パッケージおよび半導体装置 | |
| JP3847220B2 (ja) | 配線基板 | |
| JP3850338B2 (ja) | 配線基板 | |
| JP6042773B2 (ja) | 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070718 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090910 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091102 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4404460 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131113 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |