WO2022230848A1 - 電子部品実装用パッケージ及び電子装置 - Google Patents

電子部品実装用パッケージ及び電子装置 Download PDF

Info

Publication number
WO2022230848A1
WO2022230848A1 PCT/JP2022/018814 JP2022018814W WO2022230848A1 WO 2022230848 A1 WO2022230848 A1 WO 2022230848A1 JP 2022018814 W JP2022018814 W JP 2022018814W WO 2022230848 A1 WO2022230848 A1 WO 2022230848A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal line
electronic component
differential lines
component mounting
insulating layer
Prior art date
Application number
PCT/JP2022/018814
Other languages
English (en)
French (fr)
Inventor
俊彦 北村
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to CN202280030885.2A priority Critical patent/CN117203756A/zh
Priority to JP2023517540A priority patent/JPWO2022230848A1/ja
Publication of WO2022230848A1 publication Critical patent/WO2022230848A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

電子部品実装用パッケージは、上面を有する絶縁性の配線積層体(122)と、配線積層体(122)上に位置する差動線路(1231、1234)と、上面上に差動線路(1231、1234)と並んで位置し、差動線路(1231、1234)よりも線路長の短い差動線路(1232、1233)と、差動線路(1231~1234)のそれぞれ一部を被覆して配線積層体(122)の上面と接する壁体(121)と、を備える。壁体(121)は、上面の上方から見た平面視で凸部(1211)を有し、凸部(1211)が差動線路(1232、1233)を被覆する長さは、差動線路(1231、1234)を被覆する長さよりも長い。

Description

電子部品実装用パッケージ及び電子装置
 本開示は、電子部品実装用パッケージ及び電子装置に関する。
 電子部品を内部に収容して当該電子部品を外部の基板などの電気回路に接続する電子部品実装用パッケージがある。電子部品と外部とを接続するための信号線路は、電子部品のサイズに比して外部への接続端子の間隔が大きいことから、電子部品との接続位置から広がるように伸びることで、互いに長さが異なる。この結果、各信号線路を伝わる信号の間で位相のずれが生じ得る。
 これに対し、特開2020-5018号公報には、2本の信号線路の湾曲部分において、内側で湾曲する信号線路上に誘電体が位置することで、信号の伝送速度を低下させて位相のずれ、すなわち電気的な長さを調整する技術が開示されている。
 本開示の一の態様は、
 第1面を有する第1の絶縁層と、
 前記第1面上に位置する第1の信号線路と、
 前記第1面上に前記第1の信号線路と並んで位置し、前記第1の信号線路よりも線路長の短い第2の信号線路と、
 前記第1の信号線路及び前記第2の信号線路のそれぞれ一部を被覆して前記第1面と接する第2の絶縁層と、
 を備え、
 前記第2の絶縁層は、前記第1面の上方から見た平面視で凸部を有し、当該凸部が前記第2の信号線路を被覆する長さは、前記第1の信号線路を被覆する長さよりも長い
 電子部品実装用パッケージである。
 本開示によれば、より精度よく複数の信号線路の電気的な長さをそろえることができる。
半導体電子装置の全体構成を示す斜視図である。 半導体パッケージを上方から見た平面図である。 凸部付近を拡大して示した平面図である。 凸部付近を拡大して示した斜視図である。
 以下、実施の形態を図面に基づいて説明する。
 図1は、本実施形態の半導体電子装置1の全体構成を示す斜視図である。
 本実施形態の電子装置である半導体電子装置1は、半導体パッケージ100と、蓋体200と、電子部品300などを備える。本実施形態の電子部品実装用パッケージである半導体パッケージ100は、電子部品300を収容する。半導体パッケージ100は、電子部品300が位置する一の面(上面111)を有する基板110と、上面111の縁に沿って当該上面111を取り囲む枠状筐体120と、枠体130(シールリング)と、を有し、枠状筐体120の基板110の側(下方)とは反対側の上方が開放された凹部状となっている。上方は、枠体130の上面に接合される蓋体200によって封止される。
 枠状筐体120は、信号線路123を有し、半導体パッケージ100の凹部内で図示略のボンディングワイヤなどにより電子部品300と接続されている。信号線路123は、凹部の内外をつないでいる。信号線路123は、例えば、金、銀、銅、ニッケル、タングステン、モリブデン若しくはマンガンなどの金属材料又はこれらの組合せを含む。また、信号線路123の表面に更にニッケルめっき又は金めっきなどが重なっていてもよい。このようなめっきを有することで、信号線路123の耐腐食性及び耐候性を向上させ、また、めっき面に接合されるろう材及びはんだなどの接合材の濡れ性を向上させることができる。
 蓋体200は、枠体130の上面と接合しており、半導体パッケージ100の凹部を覆う。蓋体200は、導体であって、例えば、鉄、銅、ニッケル、クロム、コバルト、モリブデン若しくはタングステンを含む金属又はこれらの合金である。
 電子部品300は、上面111上に位置し、凹部内に収まっている。電子部品300は、例えば、ICチップなどの半導体素子であり、上記ボンディングワイヤ及び信号線路123を介して信号の送受信を行う。
 図2は、半導体パッケージ100を上方から見た平面図である。
 枠状筐体120は、平面視矩形状の環状である壁体121(第2の絶縁層)と、上面1221(第1面)を有し、当該上面1221に信号線路123が位置する配線積層体122(第1の絶縁層)とを有する。
 配線積層体122の上面1221は、少なくとも平面視で壁体121と重なる部分では、基板110の上面111に接する底面から均一な高さである。平面視で壁体121と重ならない部分では、均一な高さではない部分を有していてよく、すなわち、複数段の階段状の構造となっていてもよい。
 壁体121は、平面視で配線積層体122と重なる部分では、当該配線積層体122の上面と接合している。したがって、信号線路123は、それぞれ一部が壁体121により被覆されている。壁体121と配線積層体122とは、一体的に形成された構造であってもよいし、別個に形成された構造が後に接合されたものであってもよい。
 壁体121は、セラミックなどの絶縁部材である。壁体121は、三次元形状を定めて作製されて得られたものであり、例えば、材料物質の粉末(例えば、酸化アルミニウム及び酸化ケイ素など)に有機バインダ及び溶剤を混合して作製したスラリーをシート状に成形した複数の絶縁シート(セラミックグリーンシート)を積層し、圧着及び焼成されて作製され、必要に応じて適宜切断、抜き打ちなどの加工処理が行われたものであってよい。配線積層体122は、複数の絶縁層が重なっており、各絶縁層上に互いに離隔して信号線路及び/又は接地導体面(第2の接地用導体)が位置している。
 配線積層体122の上面1221に位置する信号線路123は、壁体121が囲う範囲の外側で外部に接続するための図示略の接続端子と接続している。信号線路123は、ここでは、2本ずつ並んで位置する差動線路1231~1234が合計4組8本並んで示されており、各差動線路1231~1234をそれぞれ挟むように接地用導体1241~1245(第1の接地用導体。まとめて接地用導体124とも記す)が位置している。接地用導体124は、それぞれ、配線積層体122の絶縁層内を上下に伸びる貫通導体125(ビアホール導体)により、他の絶縁層上に位置する接地用導体と接続されている。なお、実際の信号線路123(差動線路)の組数(本数)は、これに限られない。配線積層体122の製造では、例えば、上記した導体金属、バインダ及び有機溶剤を混合して金属ペーストを作製する。次いで、上記絶縁シートの積層時に、各絶縁シートに対してこの金属ペーストをスクリーン印刷などにより塗布する。そして、金属ペーストが印刷された各絶縁シートは、上記のように通常の絶縁シートとともに積層されて圧着、焼成される。
 接続端子の間隔は、規格に従って定められている場合があり、この間隔は、枠状筐体120が囲う範囲内での信号線路123の間隔、すなわち、電子部品300との接続部分の間隔よりも広いので、信号線路123は、枠状筐体120の内側から外側に向けて間隔が広がりながら伸びている(間隔は、単調増加でなくてもよい)。これに応じて差動線路1232、1233(第2の信号線路)の長さ(線路長)は、差動線路1231、1234(第1の信号線路)の長さ(線路長)よりも短くなっている。壁体121は、この差動線路1232、1233の上で、平面視で半導体パッケージ100の内向きに突出した凸部1211を有する。
 図3Aは、凸部1211付近を拡大して示した平面図であり、図3Bは、凸部1211付近を拡大して示した斜視図である。
 凸部1211は、台形状又は矩形状である。ここでいう台形状及び矩形状は、図3Aにも示すように、各辺が直線であるものに限られない。例えば、その延在方向(突出方向に垂直な方向)について両側の辺が凹状に曲がった曲線であるものを含む。
 凸部1211の先端をなす1辺に接続する2辺は、一方が差動線路1231(信号線路1231a、1231b)と差動線路1232(信号線路1232a、1232b)との間の接地用導体1242上に位置し、他方が差動線路1233(信号線路1233a、1233b)と差動線路1234(信号線路1234a、1234b)との間の接地用導体1244上に位置している。したがって、差動線路1231~1234のうち差動線路1232、1233のみが凸部1211に被覆されており、これにより、差動線路1232、1233が壁体121により覆われている部分の長さは、差動線路1231、1234よりも長くなっている。配線積層体122の絶縁層と壁体121の絶縁層との間にある部分では、信号線路123は、概ねストリップライン構造により信号を伝え、壁体121により覆われていない部分では、マイクロストリップライン構造となって信号を伝える。壁体121に覆われている部分は、壁体121に覆われていない部分よりも誘電率が大きくなって、信号の伝送速度が低下する。上述のように、差動線路1232、1233は、差動線路1231、1234よりも線路長が短いが、信号の伝送速度が低下することにより、差動線路1232、1233の見かけ上の電気長が長くなるので、差動線路1231、1234と差動線路1232、1233の位相ずれを小さくすることができる。
 図3Bに示すように、壁体121の凸部1211は、一端が下面に位置し、配線積層体122と接する凹部1212~1214を有する。これらの凹部1212~1214の内面は、各々導体(接続導体1215~1217)で覆われており、これらの導体のそれぞれが配線積層体122の上面1221の接地用導体1242~1244と電気的につながっている。凹部1212~1214は、凸部1211(壁体121)の上面よりも下側にあり、すなわち、上面にまで伸びていない。接続導体1215~1217の上端は、配線積層体122内部の接地用導体につながっている。これにより、凹部1212~1214は、キャスタレーションをなしている。また、接続導体1215~1217が凸部1211の上面にまで伸びていないことで、壁体121に枠体130を接合する際に用いられるろう材が接続導体1215~1217を伝って流下しにくくなっている。
 壁体121の上面には導体層1218が位置している。これにより、導体層1218と枠体130とがろう材によって接合される際の接合強度を向上させることができる。
 導体層1218及び配線積層体122の上面1221に位置する導体は、上記配線積層体122の内部の導体とは別個に、メタライズ層として焼成されてもよいし、めっきなどにより形成されてもよい。
 凹部1212~1214は、凸部1211の突出範囲の角部、ここでは、突出した先端をなす1辺の両端と、当該1辺の中央付近とにそれぞれ位置している。凹部1212、1214が突出範囲の両端に位置することで、凸部1211の角が落とされた形となっている。これに応じて、凸部1211に覆われない差動線路1231、1234の経路は、角を迂回する大きさが小さくなり、適切に接地面を確保しつつ効率よく線路長の差を短縮させることができる。
 以上のように、本実施形態の電子部品実装用パッケージである半導体パッケージ100は、上面1221を有する配線積層体122(第1の絶縁層)と、上面1221上に位置する信号線路の組である差動線路1231、1234と、上面1221上に差動線路1231、1234と並んで位置し、差動線路1231、1234よりも線路長の短い信号線路の組である差動線路1232、1233と、差動線路1231~1234のそれぞれ一部を被覆して上面1221と接する壁体121(第2の絶縁層)と、を備える。壁体121は、上面1221の上方から見た平面視で凸部1211を有し、当該凸部1211が差動線路1232、1233を被覆する長さは、差動線路1231、1234を被覆する長さよりも長い。
 このように、長さの異なる差動線路1231、1234と差動線路1232、1233との間で上部に位置する壁体121が被覆する長さを異ならせることで、信号の伝送速度を低下させる範囲の差異により信号の位相ずれを低減させることができる。また、層状の壁体121を上面1221上に重ねるので、サイズや形状などを制御しやすく、位相ずれの調整精度を向上させることができる。また、壁体121が安定して固定され、その上面形状も精度よく平坦にすることができる。これにより、壁体121の上に更に安定して枠体130を接合させることができる。また、単一平面内で差動線路1231~1234が枠状筐体120の内外をつないでいるので、構造が複雑にならず、容易に低コストで製造することができる。
 また、凸部1211は、差動線路1231、1234及び差動線路1232、1233のうち差動線路1232、1233のみを被覆している。これにより、平面視で壁体121に対して斜めに交差する信号線路123の長さの調整は、凸部1211により差動線路1232、1233に対してのみ行われればよいので容易になり、精度が得やすくなる。
 また、これらの信号線路は、それぞれ差動線路1231~1234をなす2本(信号線路1231a、1232bなど)が並んで位置している。差動線路の場合には、より信号線路間での位相ずれの影響が問題になりやすいので、このように適切に伝送速度を調整することで、位相ずれを低減させながら信号を伝えることが可能となる。
 また、半導体パッケージ100は、上面1221上で差動線路1231、1234及び差動線路1232、1233をそれぞれ挟んで位置する接地用導体1241~1245を備える。壁体121は、上面1221と離隔して内部に位置する接地用導体を有し、凸部1211は、平面視で矩形状又は台形状であり、当該凸部1211の突出範囲の角部に接地用導体1242、1244と重なって位置する凹部1212、1214を有する。凹部1212、1214の内面には、接地用導体1242、1244と壁体121の内部の接地用導体とを接続する接続導体1215、1217が位置する。
 平面視で凸部1211と重なる部分に接地用のビアホール導体がないと、接地が不足するが、他方で凸部1211にビアホール導体(ビアホール)を設けると、強度などの面から凸部1211を信号線路の分以上に大きくする必要が生じる。凹部1212、1214をキャスタレーションとすることで、接地を強化するとともに凸部1211を必要以上に大きくしないので、これらの両方の課題を解決することができる。
 キャスタレーションの作成方法は、例えば、セラミックグリーンシートでキャスタレーションの形状に打ち抜かれた箇所に導体部材を塗布する。上述のように、キャスタレーションが設けられた絶縁シートを、所定の壁体121の形状となるように複数層重ね合わせて焼成すればよい。
 また、凹部1212、1214は、壁体121の上面よりも下側に位置する。すなわち、凹部1212、1214は、直接壁体121の上面に達していない。壁体121の上面は、ろう材などにより枠体130と接合されるが、凹部1212、1214が上面に達していると、このろう材が凹部1212、1214内の接続導体1215、1217を伝わって流下しやすい。凹部1212、1214が壁体121の上面よりも下側に位置することで、このような流下を抑えることができる。
 また、壁体121の上面には、導体層1218が位置している。これにより、枠状筐体120と枠体130との接合強度を向上させることができる。
 また、本実施形態の電子装置である半導体電子装置1は、上記の半導体パッケージ100と、半導体パッケージ100に接続された電子部品300と、を備える。このような半導体電子装置1によれば、電子部品300を、例えばフレキシブル基板などの外部に容易に接続することができる。
 なお、上記実施の形態は例示であって、様々な変更が可能である。
 例えば、上記実施の形態では、差動線路1231、1234と差動線路1232、1233の長さの差が異なるものとして説明したが、差動線路1231~1234の各々について、2本の信号線路(例えば、信号線路1231aと信号線路1231b)の長さが互いに異なっていてもよい。
 また、上記実施の形態では、信号線路が差動線路であるものとして説明したが、必ずしも差動線路でなくてもよい。
 また、上記実施の形態では、差動線路1231、1234を凸部1211が被覆しないものとして説明したが、差動線路1232、1233よりも短い線路長部分が凸部1211により被覆されていてもよい。
 また、上記実施の形態では、凸部1211が台形状又は矩形状であるものとして説明したが、これに限られない。凸部1211は、三角形、半円形、弓形やこれらに近い形状であってもよい。
 また、上記実施形態では、信号線路の幅については説明しなかったが、凸部1211に被覆されてストリップライン構造とマイクロストリップライン構造との変化に応じて変化する特性インピーダンスが適切に調整されるように信号線路の幅が部分的に変化していてもよい。具体的には、壁体121に被覆される部分で信号線路の幅が他の部分よりも細くされていてもよい。
 また、信号線路は壁体121により被覆されている範囲で直線状である必要はない。信号線路は、曲線状に曲がっていてよい。
 また、上記実施の形態では、凸部1211の突出範囲の角部にキャスタレーションとして凹部1212、1214を有するものとして説明したが、これに限られるものではない。他の部分にのみキャスタレーションを有していてもよいし、キャスタレーションではなく、通常のビアホール導体などのみを有している凸部1211であってもよい。
 また、上記実施の形態では、凹部1212、1214が凸部1211(壁体121)の上面よりも下側に位置するものとして説明したが、上面に達していてもよい。
 また、上記実施の形態では、蓋体200を半導体パッケージ100と別個の構成であるものとして説明したが、蓋体200を有する半導体パッケージ100であってもよい。
 また、上記の実施の形態では、電子部品搭載用パッケージが、電子部品300として半導体素子を搭載する半導体パッケージ100であるものとして説明したが、搭載される電子部品300は半導体素子に限られるものではない。その他の多様な電子部品が搭載されてもよい。
 また、半導体パッケージ100の作製は、上記のように絶縁シートを用いたものに限られない。半導体パッケージ100は、例えば3Dプリンターなどの他の方法で作製されてもよい。
 また、上記の半導体パッケージ100は、電子部品300とは別個に製造販売されてよい。この場合、蓋体200は、半導体パッケージ100と接合されない状態で販売されてよい。
 その他、上記実施の形態で示した構成、材質や構造などの具体的な細部は、本開示の趣旨を逸脱しない範囲において適宜変更可能である。本発明の範囲は、特許請求の範囲に記載した範囲とその均等の範囲を含む。
 本開示は電子部品実装用パッケージ及び電子装置に利用することができる。

Claims (7)

  1.  第1面を有する第1の絶縁層と、
     前記第1面上に位置する第1の信号線路と、
     前記第1面上に前記第1の信号線路と並んで位置し、前記第1の信号線路よりも線路長の短い第2の信号線路と、
     前記第1の信号線路及び前記第2の信号線路のそれぞれ一部を被覆して前記第1面と接する第2の絶縁層と、
     を備え、
     前記第2の絶縁層は、前記第1面の上方から見た平面視で凸部を有し、当該凸部が前記第2の信号線路を被覆する長さは、前記第1の信号線路を被覆する長さよりも長い
     電子部品実装用パッケージ。
  2.  前記凸部は、前記第1の信号線路及び前記第2の信号線路のうち前記第2の信号線路のみを被覆している請求項1記載の電子部品実装用パッケージ。
  3.  前記第1の信号線路及び前記第2の信号線路は、それぞれ差動線路をなす2本が並んで位置している請求項1又は2記載の電子部品実装用パッケージ。
  4.  前記第1面上で前記第1の信号線路及び前記第2の信号線路をそれぞれ挟んで位置する第1の接地用導体を備え、
     前記第2の絶縁層は、前記第1面と離隔して位置する第2の接地用導体を有し、
     前記凸部は、平面視で矩形状又は台形状であり、当該凸部の突出範囲の角部に前記第1の接地用導体と重なって位置する凹部を有し、
     前記凹部の内面には、前記第1の接地用導体と前記第2の接地用導体とを接続する接続導体が位置する
     請求項1~3のいずれか一項に記載の電子部品実装用パッケージ。
  5.  前記凹部は、前記第2の絶縁層の上面よりも下側に位置する請求項4記載の電子部品実装用パッケージ。
  6.  前記第2の絶縁層の上面には、導体層が位置している請求項1~5のいずれか一項に記載の電子部品実装用パッケージ。
  7.  請求項1~6のいずれか一項に記載の電子部品実装用パッケージと、
     前記電子部品実装用パッケージに接続された電子部品と、
     を備える電子装置。
PCT/JP2022/018814 2021-04-27 2022-04-26 電子部品実装用パッケージ及び電子装置 WO2022230848A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202280030885.2A CN117203756A (zh) 2021-04-27 2022-04-26 电子部件安装用封装体及电子装置
JP2023517540A JPWO2022230848A1 (ja) 2021-04-27 2022-04-26

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021075129 2021-04-27
JP2021-075129 2021-04-27

Publications (1)

Publication Number Publication Date
WO2022230848A1 true WO2022230848A1 (ja) 2022-11-03

Family

ID=83848398

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/018814 WO2022230848A1 (ja) 2021-04-27 2022-04-26 電子部品実装用パッケージ及び電子装置

Country Status (3)

Country Link
JP (1) JPWO2022230848A1 (ja)
CN (1) CN117203756A (ja)
WO (1) WO2022230848A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013094684A1 (ja) * 2011-12-20 2013-06-27 京セラ株式会社 電子部品収納用パッケージおよび電子装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013094684A1 (ja) * 2011-12-20 2013-06-27 京セラ株式会社 電子部品収納用パッケージおよび電子装置

Also Published As

Publication number Publication date
CN117203756A (zh) 2023-12-08
JPWO2022230848A1 (ja) 2022-11-03

Similar Documents

Publication Publication Date Title
EP2237316B1 (en) Connection terminal, package using the same and electronic device
CN107534023B (zh) 半导体元件封装件、半导体装置以及安装构造体
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
US9935025B2 (en) Electronic component housing package and electronic device
EP3493252B1 (en) Substrate for mounting semiconductor element and semiconductor device
JP6923431B2 (ja) 高周波基体、高周波パッケージおよび高周波モジュール
JP5926290B2 (ja) 入出力部材ならびに電子部品収納用パッケージおよび電子装置
JP6971921B2 (ja) 差動伝送線路、配線基板および半導体用パッケージ
JP6951535B2 (ja) 配線基板とフレキシブル基板の接続構造および電子部品収納用パッケージ
JP2020053533A (ja) 配線基板、電子部品パッケージおよび電子装置
WO2022230848A1 (ja) 電子部品実装用パッケージ及び電子装置
US20220165889A1 (en) Wiring board, electronic component package, and electronic apparatus
JP4249601B2 (ja) 配線基板
WO2024014433A1 (ja) 配線構造体および電子モジュール
JP7432703B2 (ja) 配線基体および電子装置
WO2020218608A1 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP3866128B2 (ja) 配線基板
WO2023223846A1 (ja) 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール
JP7431351B2 (ja) 半導体パッケージ及び半導体電子装置
WO2024075816A1 (ja) 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール
WO2022230883A1 (ja) 半導体パッケージ及び半導体電子装置
US20230225092A1 (en) Electronic component module and method of manufacturing electronic component module
WO2021107114A1 (ja) 配線基体、半導体素子収納用パッケージ、および半導体装置
JP4404460B2 (ja) 多数個取り配線基板、配線基板、多数個取り半導体素子収納用パッケージおよび半導体素子収納用パッケージ
JP5257763B2 (ja) 多層回路基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22795761

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023517540

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 18557765

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22795761

Country of ref document: EP

Kind code of ref document: A1