WO2021107114A1 - 配線基体、半導体素子収納用パッケージ、および半導体装置 - Google Patents

配線基体、半導体素子収納用パッケージ、および半導体装置 Download PDF

Info

Publication number
WO2021107114A1
WO2021107114A1 PCT/JP2020/044276 JP2020044276W WO2021107114A1 WO 2021107114 A1 WO2021107114 A1 WO 2021107114A1 JP 2020044276 W JP2020044276 W JP 2020044276W WO 2021107114 A1 WO2021107114 A1 WO 2021107114A1
Authority
WO
WIPO (PCT)
Prior art keywords
lead terminal
metal layer
wiring substrate
conductor
view
Prior art date
Application number
PCT/JP2020/044276
Other languages
English (en)
French (fr)
Inventor
山本　誠
純一 皆越
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to US17/780,681 priority Critical patent/US20230009571A1/en
Priority to CN202080080364.9A priority patent/CN114730741A/zh
Priority to JP2021561560A priority patent/JP7206418B2/ja
Publication of WO2021107114A1 publication Critical patent/WO2021107114A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02315—Support members, e.g. bases or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/10—Controlling the intensity, frequency, phase, polarisation or direction of the emitted radiation, e.g. switching, gating, modulating or demodulating
    • H01S3/13—Stabilisation of laser output parameters, e.g. frequency or amplitude
    • H01S3/1301—Stabilisation of laser output parameters, e.g. frequency or amplitude in optical amplifiers
    • H01S3/13017—Stabilisation of laser output parameters, e.g. frequency or amplitude in optical amplifiers by controlling the temperature of the active medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02216—Butterfly-type, i.e. with electrode pins extending horizontally from the housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02251—Out-coupling of light using optical fibres

Definitions

  • the present disclosure relates to a wiring substrate, a semiconductor element storage package, and a semiconductor device.
  • Japanese Patent Publication No. 7-49732 discloses a lead terminal whose side surface is inclined in order to make it difficult for the bonding material pressed by the lead terminal to spread when the lead terminal is joined to a signal conductor or a ground conductor. ..
  • the wiring substrate according to the embodiment of the present disclosure includes a substrate having a first surface, at least one metal layer located on the first surface, at least one reed terminal located on the metal layer, and a metal layer. It is located in, and is provided with a bonding material for connecting the lead terminal and the metal layer.
  • the lead terminal has a first portion in contact with the bonding material and a second portion continuous with the first portion.
  • the first part has two concave curved surfaces on the metal layer side with a vertical straight line passing through the center in a cross-sectional view orthogonal to the longitudinal direction of the lead terminal.
  • the semiconductor element storage package includes a wiring substrate having the above-described configuration, a substrate having a mounting surface, and a frame body located so as to surround the mounting surface.
  • the frame has a fitting portion that penetrates inside and outside in the direction along the mounting surface.
  • the wiring substrate is positioned so as to be fitted with the fitting portion.
  • the semiconductor device includes a semiconductor device storage package having the above-described configuration, and a semiconductor device located in a mounting portion and electrically connected to a signal conductor and a ground conductor.
  • FIG. It is a top perspective view of the semiconductor element accommodating package which concerns on one Embodiment of this disclosure. It is a bottom perspective view of the semiconductor element accommodating package shown in FIG. It is a bottom view of the semiconductor element accommodating package shown in FIG. It is a top perspective view of the main part of the wiring substrate which concerns on one Embodiment of this disclosure. It is a top view of FIG. It is a side view of the lead terminal of the wiring substrate which concerns on one Embodiment of this disclosure. It is a side view of the lead terminal of the wiring substrate which concerns on one Embodiment of this disclosure. It is a side view of the lead terminal of the wiring substrate which concerns on one Embodiment of this disclosure. It is a side view of the lead terminal of the wiring substrate which concerns on one Embodiment of this disclosure. It is a side view of the lead terminal of the wiring substrate which concerns on one Embodiment of this disclosure.
  • FIG. 5 is an enlarged cross-sectional view showing a cross section of the wiring substrate shown in FIG. 7 in IX-IX. It is sectional drawing of the main part of the wiring substrate which concerns on one Embodiment of this disclosure.
  • 6A to 6D are examples of cross-sectional views taken along the line XX of the lead terminals shown in FIGS. 6A to 6D.
  • 6A to 6D are examples of cross-sectional views taken along the line XX of the lead terminals shown in FIGS. 6A to 6D.
  • 6A to 6D are examples of cross-sectional views taken along the line XX of the lead terminals shown in FIGS. 6A to 6D.
  • 6A to 6D are examples of cross-sectional views taken along the line XX of the lead terminals shown in FIGS. 6A to 6D.
  • FIG. 1 is a perspective view of the semiconductor element storage package 100 according to the embodiment of the present disclosure, and is a top perspective view of the wiring substrate 1 as viewed from the first surface 11 side.
  • FIG. 2 is a bottom perspective view of the semiconductor element storage package 100 shown in FIG.
  • FIG. 3 is a bottom view of the semiconductor element storage package 100 shown in FIG.
  • FIG. 4 is a top perspective view of a main part of the wiring substrate 1 according to the embodiment of the present disclosure.
  • FIG. 5 is a top view of FIG. 7 and 8 are side views of a main part of the wiring substrate 1 according to the embodiment of the present disclosure.
  • the metal layer 20 dots are shaded in order to make it easier to visually distinguish the substrate 10, the metal layer 20, the bonding material 30, and the lead terminal 40. doing.
  • the wiring substrate 1 includes a substrate 10, a metal layer 20, a bonding material 30, and a lead terminal 40.
  • the substrate 10 may be made of a dielectric material.
  • the dielectric material includes, for example, a ceramic material such as an aluminum oxide sintered body, a mulite sintered body, a silicon carbide sintered body, an aluminum nitride material sintered body or a silicon nitride material sintered body, or a glass ceramic. Materials can be used.
  • the substrate 10 may be a laminate of dielectric materials.
  • the layer of the dielectric material constituting the substrate 10 may be referred to as an insulating layer.
  • the substrate 10 has a first surface 11.
  • the shape of the substrate 10 is, for example, rectangular or U-shaped in a plan view toward the first surface 11, the size thereof is 2 mm ⁇ 2 mm to 25 mm ⁇ 50 mm, and the height is in the range of 1 mm to 10 mm. May be good.
  • the sizes of the substrate 10 and the first surface 11 can be appropriately set.
  • At least one metal layer 20 is located on the first surface 11, and the metal layer 20 may be either a signal conductor 21 or a ground conductor 22.
  • the metal layer 20 may be either a signal conductor 21 or a ground conductor 22.
  • the signal conductor 21 extends toward the outside of the substrate 10 starting from the inside of the first surface 11 in a plan view with respect to the first surface 11.
  • the direction in which the signal conductor 21 extends is defined as the first direction in the present specification.
  • the signal conductor 21 in the present disclosure is a transmission line through which a high frequency signal (for example, 10 to 100 GHz) is transmitted.
  • the lead terminal 40 connected to the signal conductor 21 is a first lead terminal 401, and the first lead terminal 401 functions as a signal terminal.
  • the shape of the signal conductor 21 is, for example, a rectangle, the width orthogonal to the first direction is 0.05 mm to 2 mm, the length along the first direction is 0.5 mm to 20 mm, and the thickness is 0.01 mm to 0. It may be 1 mm.
  • the shape of the signal conductor 21 is not limited to a rectangle, and can be appropriately set together with the width, length, and thickness.
  • the ground conductor 22 connected to the ground potential may be located on the first surface 11.
  • the ground conductor 22 may have a first region 221 that is a portion along the signal conductor 21.
  • the lead terminal 40 connected to the ground conductor 22 is a second lead terminal 402, and the second lead terminal 402 functions as a ground terminal.
  • the first region 221 may have a width of 0.05 mm to 3 mm, a length of 0.5 mm to 20 mm, and a thickness of 0.01 mm to 0.1 mm.
  • the shape of the first region 221 of the ground conductor 22 is not limited to a rectangle, and can be appropriately set together with the width, length, and thickness.
  • the gap between the signal conductor 21 and the ground conductor 22 can be widened, and the effective dielectric constant can be lowered.
  • a plurality of signal conductors 21 and ground conductors 22 may be provided, and may be arranged alternately or so as to be differential.
  • the differential means that the ground conductor 22, the signal conductor 21, the signal conductor 21, and the ground conductor 22 are arranged in this order in a plan view.
  • the wiring substrate 1 having a configuration in which the signal conductor 21 and the ground conductor 22 are arranged so as to be differential has high noise resistance.
  • the ground conductor 22 may further have a second region 222 that is connected to the first region 221 along the signal conductor 21 and includes the first region 221 and surrounds the signal conductor 21.
  • the wiring substrate 1 having the second region 222 has a wide region that functions as a ground, and therefore has high high frequency characteristics.
  • the signal conductor 21 and the ground conductor 22 may be a metallized layer formed on the first surface 11.
  • the metallized layer is made of a metal material such as tungsten, molybdenum and manganese, and may be further nickel-plated or gold-plated.
  • the signal conductor 21 or the ground conductor 22 and the lead terminal 40 may be connected by a joining material 30.
  • the bonding material 30 is, for example, a solder or a brazing material, and an AgCu alloy or an AuSn alloy can be used.
  • the recess 12 may be located between the signal conductors 21, or the recess 13 may be located between the signal conductor 21 and the ground conductor 22.
  • the space formed by the recesses 12 and 13 is air or the like having a smaller relative permittivity than the dielectric material of the substrate 10, and the effective permittivity in the vicinity of the signal conductor 21 is lowered, so that impedance matching can be easily performed. Therefore, the wiring substrate 1 having the configurations of the recesses 12 and 13 has high frequency characteristics of the high frequency signal.
  • the shapes of the recesses 12 and 13 are not particularly limited, but in order to increase the area, the inner wall may be tapered or reversely tapered in a cross-sectional view orthogonal to the first direction.
  • the shapes of the recesses 12 and 13 are tapered or reversely tapered, the effective permittivity in the vicinity of the wiring conductors (signal conductor 21 and ground conductor 22) is further lowered, so that impedance matching can be easily performed. Therefore, the wiring substrate 1 having such a configuration has a high frequency characteristic of a high frequency signal.
  • the recesses 12 and 13 may have a rectangular shape in a plan view toward the first surface 11. Further, the recesses 12 and 13 may have a semicircular shape or a semicircular shape. In the wiring substrate 1 in which the recesses 12 and 13 have a semicircular shape or a semicircular shape, stress is unlikely to be concentrated on the ends of the recesses 12 and 13, so that there is little possibility that cracks will occur at the ends. Further, as shown in FIG. 5, the recesses 14 may be further provided at the ends of the recesses 12 and 13 in a plan view toward the first surface 11. When the recess 14 is further provided, the effective dielectric constant in the vicinity of the signal conductor 21 is further lowered, so that impedance matching can be easily performed. Therefore, the wiring substrate 1 having such a configuration has a high frequency characteristic of a high frequency signal.
  • the recess 14 may have a rectangular shape in a plan view toward the first surface 11. Further, the recess 14 may have a semicircular shape or a semicircular shape. When the recess 14 has a semicircular shape or a semicircular shape, the wiring substrate 1 is less likely to have cracks at the end of the recess 14.
  • FIGS. 6A to 6D are side views of the lead terminal 40.
  • the metal layer 20 and the base 10 are shown by alternate long and short dash lines so that the positional relationship between the lead terminal 40 and the metal layer 20 of the wiring base 1 can be easily understood.
  • FIG. 9A is an enlarged cross-sectional view of the wiring substrate 1 shown in FIG. 7 along the IX-IX line.
  • FIG. 9B is an enlarged cross-sectional view showing a cross section of the wiring substrate 1 similar to that of FIG. 9A.
  • 10A to 10D are examples of cross-sectional views taken along line XX of the lead terminals shown in FIGS. 6A to 6D.
  • 11A to 11D are examples of cross-sectional views of the lead terminals shown in FIGS.
  • FIGS. 6A to 6D on the XI-XI line. 12A and 12B are examples of cross-sectional views taken along the line XII-XII of the lead terminals shown in FIGS. 6A to 6D.
  • FIG. 13 is an enlarged cross-sectional view showing a cross section of the wiring substrate 1 similar to that of FIG. 9A. The connection portion between the first lead terminal 401 and the signal conductor 21 is shown above, and the connection portion between the second lead terminal 402 and the ground conductor 22 is shown below.
  • the lead terminal 40 is a member for electrically connecting to an external electric circuit board or the like.
  • the lead terminal 40 may be connected to the signal conductor 21 or the ground conductor 22 along the first direction via the bonding material 30.
  • the adjacent signal conductors 21 or ground conductors 22 can be electrically insulated from each other, and electromagnetic coupling can be suppressed.
  • the adjacent lead terminals 40 are electrically insulated from each other, and external electricity is suppressed in a state where electromagnetic coupling is suppressed. It can be electrically connected to the circuit board.
  • the lead terminal 40 of the wiring substrate 1 is continuous with the first part 41 in contact with the bonding material 30 and the first part 41. It has a second part 42 and the like.
  • the first portion 41 leads to the metal layer 20 side in a cross-sectional view orthogonal to the longitudinal direction of the lead terminal 40. It has two concave curved surfaces 411 with the center of the terminal 40 in the lateral direction (width direction) interposed therebetween.
  • a virtual center line L passing through the center of the width of the lead terminal 40 is shown by a chain double-dashed line.
  • This center line L is also a vertical straight line perpendicular to the metal layer 20.
  • the concave curved surface 411 is convex toward the center of the lead terminal 40.
  • the concave curved surface 411 is an inner surface of a notched portion cut out from the middle (side surface) of the lead terminal 40 in the thickness direction to the surface facing the metal layer 20.
  • the contact area (bonding area) between the lead terminal 40 and the bonding material 30 becomes large, so that the bonding strength between the lead terminal 40 and the metal layer 20 increases. Further, since the joining surface between the lead terminal 40 and the joining material 30 is not flat and the joining material 30 is joined in a form of biting into the lead terminal 40, the joining strength between the lead terminal 40 and the joining material 30 is high. It becomes.
  • the concave curved surface 411 is a curved surface, the fillet of the joining material 30 is likely to be formed in the first portion 41. Then, the formed fillet tends to have a shape that is thick and difficult to spread outward. As a result, the bonding material 30 is less likely to spread on the metal layer 20, so that the thermal stress generated between the lead 41 and the metal layer 20 via the bonding material 30 is reduced. Therefore, the wiring substrate 1 having the concave curved surface 411 has few cracks.
  • the concave curved surface 411 can be formed by, for example, an etching process described later.
  • the joint surface with the joint material is a portion where the joint material 30 rises on the side surface.
  • the concave curved surface 411 is a quarter arc.
  • the area of the concave curved surface 411 is 1 of the joint surface when the cross section is rectangular. It will be more than 5.5 times. That is, when the joining material 30 is joined to the entire surface of the concave curved surface 411 as shown in FIG.
  • the joining area of the concave curved surface 411 is 1.5 times or more that of the rectangular curved surface 411. Further, as shown in FIG. 9B, the joining material 30 does not have to be joined to the entire surface of the concave curved surface 411. Even in this case, if the joining material 30 is joined with 2/3 or more of the arc length of the concave curved surface 411, the joining area is larger than the joining area when the cross-sectional shape is rectangular. Then, as described above, when the joining material 30 is joined to the curved surface, the joining strength between the lead terminal 40 and the joining material 30 becomes high, and the joining material 30 becomes more difficult to spread on the metal layer 20.
  • the lead terminal 40 may extend with the first direction as the longitudinal direction.
  • the first part 41 and the second part 42 are continuously located in the longitudinal direction of the lead terminal 40.
  • the size of the lead terminal 40 may be, for example, a length of 0.5 mm to 10 mm in the longitudinal direction, a length of 0.05 mm to 2 mm in the lateral direction, and a height of 0.05 mm to 1 mm.
  • the length of the first part 41 can be about the same as the length of the first region 221 of the signal conductor 21 and the ground conductor 22 to which the lead terminal 40 is joined.
  • the concave curved surface 411 may have a constant radius of curvature as in the example shown in FIG. 10A, or may not have a constant radius of curvature as in the example shown in FIG.
  • the radius of curvature can be, for example, 0.02 mm to 0.6 mm.
  • the maximum depth of the lead terminal 40 of the concave curved surface 411 from the surface facing the metal layer 20 can be 60% or less of the height of the lead terminal 40.
  • the curvatures of the two concave curved surfaces 411 of the lead terminal 40 may be the same as each other, or may be different within the range of variation in processing accuracy. Further, the two concave curved surfaces 411 may be located on the line target with the center line L passing through the center in the lateral direction (width direction). When the two concave curved surfaces 411 have a configuration in which they are located in line with each other, the fillet shape of the joining member 30 located sandwiched in the width direction of the lead terminal 40 becomes stable and about the same.
  • the bonding strength between the lead terminal 40 and the metal layer 20 becomes about the same on both sides in the width direction of the lead terminal 40, and for example, peeling of the bonding material 30 starting from the one having the smaller strength is less likely to occur. .. Therefore, the wiring substrate 1 is less likely to have functional defects such as peeling of the bonding material 30 and pseudo contact.
  • the two concave curved surfaces 411 may be deviated from the line target with the vertical straight line in between, within the range of variation in the processing accuracy of the lead terminal 40.
  • the shape of the second part 42 in a cross-sectional view orthogonal to the longitudinal direction of the lead terminal 40 may be the same as the shape of the first part 41. Further, as shown in FIGS. 12A and 12B, the shape of the second part 42 in the cross-sectional view orthogonal to the longitudinal direction of the lead terminal 40 may be different from the shape of the first part 41. Specifically, it may have a rectangular shape, a circular shape, or an elliptical shape. In other words, the lead terminal 40 may have the same cross-sectional shape as the lead terminal 40 before the concave curved surface 411 is formed by etching or the like.
  • the cross-sectional shape of the second part 42 may be a shape that does not have the concave curved surface 411 of the first part 41.
  • the cross-sectional shape of the first part 41 may be the shape shown in FIG. 10A
  • the cross-sectional shape of the second part 42 may be the shape shown in FIG. 12A.
  • the cross-sectional shape of the first part 41 may be the shape shown in FIG. 10C
  • the cross-sectional shape of the second part 42 may be the shape shown in FIG. 12B.
  • the cross-sectional shape of the second part 42 has a structure different from the cross-sectional shape of the first part 41 as described above, it becomes difficult for the joining member 30 located on the concave curved surface 411 to enter the second part 42. As a result, the fillet shape of the bonding material 30 is stabilized. Therefore, the wiring substrate 1 having such a configuration has few functional defects such as peeling of the bonding material 30 and pseudo contact.
  • the wiring substrate 1 having such a configuration has a small transmission loss of high frequency signals.
  • the first part 41 may further have a portion A414 on the second part 42 side, which is located at an angle with respect to the first surface 11.
  • the portion A is tilted so that the second portion 42 side is separated from the first surface 11 (metal layer 20).
  • the portion A414 may be tilted at an angle of 1 ° to 45 ° with respect to the first surface 11.
  • the lead terminal 40 has the portion A414, when the semiconductor element storage package 100 is mounted on a printed board or the like, the stress generated between the semiconductor element storage package 100 and the printed board is applied to the portion of the lead terminal 40. It can be alleviated by A414. Further, at least one portion of the portion A414 may be positioned so as to overlap the metal layer 20 in a plan view toward the first surface 11, and the bonding material 30 may connect the portion A414 and the metal layer 20. As a result, the bonding material 30 is also located between the metal layer 20 and the portion A414, so that the fillet of the bonding material 30 is easily formed in the first portion 41 in this portion as well, and the bonding material 30 is made of metal. It becomes more difficult to spread on the layer 20. As a result, the occurrence of cracks due to the thermal stress of the expanded bonding material 30 is reduced. Therefore, the wiring substrate 1 having such a configuration has few cracks.
  • the first part 41 may be composed of only the part A414 as in the example shown in FIGS. 6B and 6C.
  • the inclination angle of the portion A414 with respect to the first surface may be constant in the length direction as shown in FIG. 6B, or may be changed in the middle of the length direction as shown in FIG. 6C.
  • the inclination angle with respect to the first surface 11 is larger on the second part 42 side than on the opposite side, but on the second part 42 side is smaller than the opposite side. There may be.
  • the first part 41 may further have a first side 412 on the metal layer 20 side in a cross-sectional view orthogonal to the longitudinal direction of the lead terminal 40.
  • the lead terminal 40 can stand on the metal layer 20 independently. In other words, the lead terminal 40 can be stably placed on the metal layer 20. Therefore, the lead terminal 40 is positioned at a predetermined position, and the metal layer 20 and the lead terminal 40 can be easily joined by the joining material 30.
  • the wiring base 1 having such a configuration has a small transmission loss of high frequency signals due to the misalignment of the lead terminals 40 on the wiring base 1.
  • the first side 41 is a surface of the lead terminal 40 facing the metal layer 20 in the first portion 41.
  • first side 41 it can also be said to be a surface located between two concave curved surfaces 411. If this surface (first side 41) is not provided, for example, if two concave curved surfaces 411 are connected to form a convex angle, the two concave curved surfaces are viewed in cross section orthogonal to the longitudinal direction of the lead terminal. It has a cross-sectional shape with vertices (corners) formed by connecting 411s. In such a case, when the lead terminal 40 is placed on the metal layer 20, it tends to roll in the lateral direction of the lead terminal 40, and the position of the lead terminal 40 tends to shift.
  • the first side 412 may be continuous with the concave curved surface 411. Further, the first side 412 may have a linear shape or a curved shape. In other words, if the lead terminal 40 before forming the concave curved surface 411 by etching or the like has a rectangular parallelepiped shape, for example, the first side 412 may be a straight line. Further, if the lead terminal 40 before forming the concave curved surface 411 by etching or the like has a cylindrical shape, the first side 412 may be curved. The length of the first side 412 may be 1 mm or less.
  • the length of the first side 412 becomes the length of the first side 412 toward the longitudinal direction.
  • the length may be set to be short.
  • the first part 41 may further have a wide part 413 located over the first side 412, as shown in FIGS. 10B, 10D, 11B, and 11D, for example.
  • the wide portion 413 When the wide portion 413 is provided, the strength of the lead terminal 40 can be increased, so that the wiring substrate 1 can reduce functional defects such as breakage of the lead terminal 40, for example. Further, when the wide portion 413 is provided, it is possible to reduce excessive deformation when the lead terminal 40 is bent, so that the variation in the shape of the lead terminal 40 in the wiring substrate 1 can be reduced. Therefore, the wiring substrate 1 having the wide portion 413 has a small transmission loss of high frequency signals due to variations in shape.
  • the wide portion 413 is a portion located between the two concave curved surfaces 411, and is a portion in which the width increases from the inside of the lead terminal 40 to the first side 412. In other words, the wide portion 413 is a portion where the distance between the two concave curved surfaces 411 increases toward the first side 412.
  • the width W1 of the first side 412 of the first lead terminal 401 connected to the signal conductor 21 is the width of the first side 412 of the second lead terminal 402 connected to the ground conductor 22. It may be shorter than the length of W2. As a result, when the width of the signal conductor 21 is narrowed in order to lower the effective dielectric constant, the bonding material 30 does not easily flow into the recesses 12 and 13. Therefore, the wiring substrate 1 having such a configuration has few cracks.
  • the width of the first side 412 of the first lead terminal 401 is defined as W1. Also. In the present specification, the width of the first side 412 of the second lead terminal 402 is defined as W2. Further, the difference in width between W1 and W2 may be set according to the difference in width between the signal conductor 21 and the ground conductor 22.
  • the first part 41 does not have to have the first side 412. In other words, it may have an apex formed by connecting two concave curved surfaces 411 in a cross-sectional view orthogonal to the longitudinal direction of the lead terminal 40.
  • the amount of the bonding material 30 located in the first portion 41 increases, so that the bonding strength increases.
  • the joining material 30 can sufficiently penetrate the concave curved surface 411, the shape of the fillet of the joining material 30 is stabilized. Therefore, the wiring substrate 1 having the apex of the first portion 41 has few functional defects such as peeling of the bonding material 30 and pseudo contact.
  • the vertices may be located on the vertical line. The apex may be deviated from the vertical line to the left or right within the range of variation in the processing accuracy of the lead terminal 40.
  • the lead terminal 40 may have a linear shape (columnar shape) extending linearly with the first direction as the longitudinal direction.
  • the wiring substrate 1 can be formed with a short length of the lead terminal 40, so that the high frequency characteristic is high. Further, since the lead terminal 40 has a low profile, the wiring substrate 1 also has a low profile.
  • the internal grounding conductor may be located inside the substrate 10 or between the insulating layers.
  • the internal ground conductor may be located parallel to the metal layer 20.
  • the internal ground conductor has a ground potential and may be electrically connected to the ground conductor 22.
  • the wiring substrate 1 having such a configuration has a wide region that functions as a ground, and therefore has high high frequency characteristics.
  • the penetrating conductor for example, a metal material such as tungsten, molybdenum and manganese can be used.
  • the internal ground conductor may be a metallized layer formed on the insulating layer.
  • the metallized layer is made of, for example, a metal material such as tungsten, molybdenum, and manganese, and the surface of the metallized layer located on the surface of the substrate 10 may be nickel-plated or gold-plated.
  • the length of the penetrating conductor may be 0.1 mm to 0.5 mm. With this length, the resistance value of the through conductor can be suppressed.
  • the wiring substrate 1 having such a configuration has a small transmission loss of high frequency signals.
  • the metal layer 20 may be located on another surface facing the side opposite to the first surface 11.
  • the metal layer 20 may be a plurality of connecting conductors 23 that are electrically connected to the semiconductor element 70.
  • Each of the plurality of connecting conductors 23 may be electrically connected to the signal conductor 21 or the grounding conductor 22 via a wiring conductor located inside the substrate 10.
  • the connecting conductor 23 may be a metallized layer similar to the signal conductor 21 or the like, and the surface thereof may be nickel-plated or gold-plated.
  • the wiring substrate 1 includes a substrate 10, a metal layer 20, a bonding material 30, and a lead terminal 40.
  • a method for producing the substrate 10 will be described.
  • the substrate 10 is made of, for example, a plurality of insulating layers made of an aluminum oxide-like sintered body
  • the substrate 10 is manufactured as follows. First, an appropriate organic binder, solvent, etc. are added and mixed with raw material powders such as aluminum oxide and silicon oxide to prepare a slurry. Next, a plurality of ceramic green sheets are produced by molding the slurry into a sheet by a molding method such as a doctor blade method. At this time, cutouts to be recesses 12, 13 and 14 may be formed in a part of the green sheet.
  • the metal layer 20 that is, the signal conductor 21, the grounding conductor 22, the internal grounding conductor, and the connecting conductor 23 is made of a metallized layer made of a metal having a high melting point such as tungsten, molybdenum, or manganese
  • the following is performed.
  • the ceramic green sheets on which these metal pastes are printed are laminated and pressure-bonded, and simultaneously fired.
  • the metallized layer is adhered to the first surface 11 of the substrate 10, the inner layer of the substrate 10 and other surfaces as the signal conductor 21, the grounding conductor 22, the internal grounding conductor and the connecting conductor 23.
  • the metallized layer can also be formed on the inner surface and the bottom surface of the recess 12, 13 or the recess 14.
  • each conductor may be provided with nickel plating or gold plating on the surface.
  • a through hole is provided in a ceramic green sheet to be a plurality of insulating layers, and the through hole is filled with the same metal paste as for forming each conductor, and each ceramic green sheet is formed. It can be provided by laminating, crimping, and firing at the same time.
  • the through hole can be formed by, for example, a mechanical punching process using a metal pin or a drilling process such as a process using a laser beam.
  • a means such as vacuum suction may be used in combination to facilitate the filling of the metal paste.
  • the lead terminal 40 can be formed into a desired shape by etching or die pressing. Etching is a processing method that removes parts other than the masked corrosion prevention part with a corrosive liquid, and by corroding a part of the lead terminal, a concave curved surface 411, a first side 412, a wide part 413, etc. are formed. , The lead terminal 40 is processed into a desired shape. When the first part 41 has the portion A414, a lead is obtained by performing a bending process after etching.
  • the curvature of the concave curved surface 411 can be set by adjusting the etching time and the amount of the chemical applied when performing the etching process.
  • the lead terminal 40 is punched out, and then the die is used for machining.
  • the concave curved surface 411, the first side 412, the wide portion 413, and the like are formed by laser processing, and the lead terminal 40 is processed into a desired shape. Further, in the case of die press processing, the order of bending processing and laser processing may be reversed. It is also possible to process a concave curved surface 411 or the like by mold processing.
  • a metal layer 20 is formed on the base 10, and the lead terminal 40 is joined to the metal layer 20 (signal conductor 21 and ground conductor 22) by the bonding material 30 to become the wiring base 1.
  • the bonding material 30 For example, by arranging a paste or foil-like preform of solder or brazing material to be the bonding material 30 between the metal layer 20 and the lead terminal 40 and heating at a predetermined temperature, the metal layer 20 and the lead terminal are heated. 40 can be joined with the joining material 30.
  • the semiconductor element accommodating package 100 shown in FIGS. 1 to 3 includes a wiring substrate 1, a substrate 50, and a frame body 60.
  • the substrate 50 has a mounting surface 51.
  • the substrate 50 may have, for example, a rectangular shape in a plan view. Further, in the case of a rectangular shape, the size in a plan view may be 5 mm ⁇ 10 mm to 50 mm ⁇ 50 mm, and the height (thickness) may be 0.3 mm to 20 mm.
  • the mounting surface has, for example, the same shape as the substrate 50, and may have a rectangular shape in a plan view. Further, in the case of a rectangular shape, the size in a plan view may be 5 mm ⁇ 10 mm to 50 mm ⁇ 50 mm.
  • the size of the substrate 50 and the size of the mounting surface 51 can be appropriately set.
  • the substrate 50 is made of, for example, a metal such as iron, copper, nickel, chromium, cobalt, molybdenum or tungsten, or an alloy of these metals, for example, a copper-tungsten alloy, a copper-molybdenum alloy, an iron-nickel-cobalt alloy, or the like. Can be used. By subjecting such a metal material ingot to a metal processing method such as a rolling process or a punching process, a metal member constituting the substrate 50 can be produced.
  • a metal such as iron, copper, nickel, chromium, cobalt, molybdenum or tungsten
  • an alloy of these metals for example, a copper-tungsten alloy, a copper-molybdenum alloy, an iron-nickel-cobalt alloy, or the like.
  • the frame body 60 is located so as to surround the mounting surface 51.
  • the frame body 60 may have, for example, a rectangular shape or a U-shape in a plan view toward the mounting surface 51, a size of 5 mm ⁇ 10 mm to 50 mm ⁇ 50 mm, and a height in the range of 2 mm to 15 mm. .. Further, the thickness (width between the outer peripheral surface and the inner peripheral surface in a plan view) may be 0.5 mm to 2 mm.
  • the size of the frame body 60 can be set as appropriate.
  • the frame 60 is made of, for example, a metal such as iron, copper, nickel, chromium, cobalt, molybdenum or tungsten, or an alloy of these metals, for example, a copper-tungsten alloy, a copper-molybdenum alloy, an iron-nickel-cobalt alloy. Etc. can be used.
  • a metal processing method such as a rolling processing method or a punching processing method to such an ingot of a metal material, a metal member constituting the frame body 60 can be manufactured.
  • a fitting portion 61 into which the wiring base 1 is fitted is located on the side wall of the frame body 60.
  • the fitting portion 61 penetrates the inside and outside of the frame body 60 in the direction along the mounting surface 51. If the frame body 60 has a rectangular shape when viewed in a plan view toward the mounting surface 51, the fitting portion 61 may be positioned by cutting out a part of the frame body 60 in the height direction.
  • the part in the height direction means that, for example, 0.5 mm to 10 mm in the height direction may be cut out.
  • the shape of the fitting portion 61 in a plan view is U-shaped.
  • the frame body 60 is U-shaped when viewed in a plan view toward the mounting surface 51, a portion where the member forming the frame body 60 does not exist may be used as the joining portion 61.
  • the fitting portion 61 may have a shape in which the entire portion in the height direction is cut out with respect to one side of the frame body 60 which was rectangular when viewed in a plan view toward the mounting surface 51. ..
  • An insulating terminal made of an aluminum oxide sintered body that electrically connects the inside and the outside of the wiring substrate 1 and the semiconductor element storage package 100 described above is inserted and fixed in the fitting portion 61 and fitted. It is positioned so as to be fitted with the portion 61. That is, in the semiconductor element storage package 100, the wiring substrate 1 serves as an electrical input / output terminal.
  • the wiring substrate 1 has a U-shape in a plan view, overlaps with the fitting portion 61 in a plan view, and has an outer edge portion on three side surfaces of the frame body 60. It may protrude from.
  • the frame body 60 and the wiring base 1 may be joined by a joining material such as a brazing material.
  • the substrate 50 may be bonded to the frame body 60 and the wiring substrate 1 with a bonding material such as a brazing material.
  • One opening of the frame body 60 may be closed by the wiring substrate 1 and the substrate 50 to form a box-shaped semiconductor element accommodating package 100 capable of accommodating the semiconductor element 70.
  • the semiconductor device 1000 shown in FIG. 14 includes a semiconductor element accommodating package 100 and a semiconductor element 70.
  • the semiconductor element 70 is located on the mounting surface 51 of the substrate 50 and is electrically connected to the signal conductor 21 and the ground conductor 22.
  • the semiconductor element 70 may be fixed to the mounting surface 51 with a joining member such as a solder or a brazing material. Then, by connecting the semiconductor element 70 (electrode) and the connecting conductor 23 of the wiring substrate 1 with a connecting member 90 such as a bonding wire, the semiconductor element 70, the signal conductor 21, and the grounding conductor 22 are electrically connected. You may.
  • the semiconductor element 70 may be, for example, a laser diode (LD: laser diode). Further, the semiconductor element 70 may be a photodiode (PD: Photodiode) or the like. When the semiconductor element 70 is an LD, a through hole 62 may be provided in the side wall of the frame body 60 to attach an optical fiber.
  • LD laser diode
  • PD photodiode
  • the lid 80 may be located at the upper end of the frame 60 and cover the semiconductor element storage package 100. At this time, the lid 80 may be joined to the frame 60 by a joining material such as a brazing material, or welded to the frame 60 to seal the semiconductor element storage package 100.
  • the lid 80 has a rectangular shape in a plan view, has a size of 5 mm ⁇ 10 mm to 50 mm ⁇ 50 mm, and has a thickness of 0.5 mm to 2 mm.
  • the lid 80 is a metal such as, for example, iron, copper, nickel, chromium, cobalt, molybdenum or tungsten, or an alloy of these metals, for example, a copper-tungsten alloy, a copper-molybdenum alloy, an iron-nickel-cobalt alloy. Etc. can be used.
  • the semiconductor device 1000 can be manufactured by mounting the semiconductor element 70 on the mounting surface 51 of the semiconductor element storage package 100 and electrically connecting the semiconductor element 70 and the wiring substrate 1 with, for example, a bonding wire or the like. it can.
  • Wiring base 10 Base 11: First surface 12: Recess 13: Recess 14: Recess 20: Metal layer 21: Signal conductor 22: Ground conductor 221: First region 222: Second region 23: Connection conductor 30: Join Material 40: Lead terminal 401: First lead terminal 402: Second lead terminal 41: First part 411: Concave curved surface 412: First side 413: Wide part 414: Part A 42: Part 2 50: Substrate 51: Mounting surface 60: Frame body 61: Fitting part 62: Through hole 70: Semiconductor element 80: Lid body 100: Semiconductor element storage package 1000: Semiconductor device

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

配線基体は、第１面を有する基体と、第１面上に位置する少なくとも一つの金属層と、金属層上に位置する少なくとも一つのリード端子と、金属層上に位置し、リード端子と金属層とを接続する接合材と、を備える。リード端子は、接合材と接する第１部と、第１部と連続する第２部と、を有する。第１部は、リード端子の長手方向と直交する断面視において、金属層側に、短手方向の中心を挟んで２つの凹曲面を有する。

Description

配線基体、半導体素子収納用パッケージ、および半導体装置
　本開示は、配線基体、半導体素子収納用パッケージおよび半導体装置に関する。
　従来、ミリ波帯の高周波信号を伝送させるために用いられる配線基体として、接合材を用いてリード端子と、配線基体上の信号導体または接地導体とが接合されるものがある。実公平７－４９７３２号公報には、リード端子と信号導体や接地導体との接合の際に、リード端子によって押される接合材を広がりにくくするために、側面が傾斜したリード端子が開示されている。
　本開示の一実施形態に係る配線基体は、第１面を有する基体と、第１面上に位置する少なくとも一つの金属層と、金属層上に位置する少なくとも一つのリード端子と、金属層上に位置し、リード端子と金属層とを接続する接合材と、を備える。リード端子は、接合材と接する第１部と、第１部と連続する第２部と、を有する。第１部は、リード端子の長手方向と直交する断面視において、金属層側に、中心を通る鉛直線を挟んで２つの凹曲面を有する。
　本開示の一実施形態に係る半導体素子収納用パッケージは、上述した構成の配線基体と、載置面を有する基板と、載置面を囲んで位置する枠体と、を備える。枠体は、載置面に沿った方向に内外を貫通した嵌合部を有する。配線基体は、嵌合部と嵌合して位置する。
　本開示の一実施形態に係る半導体装置は、上述した構成の半導体素子収納用パッケージと、載置部に位置し、信号導体および接地導体と電気的に接続された半導体素子と、を備える。
本開示の一実施形態に係る半導体素子収納用パッケージの上面斜視図である。 図１に示す半導体素子収納用パッケージの下面斜視図である。 図１に示す半導体素子収納用パッケージの下面図である。 本開示の一実施形態に係る配線基体の要部の上面斜視図である。 図４の上面図である。 本開示の一実施形態に係る配線基体のリード端子の側面図である。 本開示の一実施形態に係る配線基体のリード端子の側面図である。 本開示の一実施形態に係る配線基体のリード端子の側面図である。 本開示の一実施形態に係る配線基体のリード端子の側面図である。 本開示の一実施形態に係る配線基体の要部の側面図である。 本開示の一実施形態に係る配線基体の要部の側面図である。 図７に示す配線基体のIX－IXにおける断面を拡大して示す断面図である。 本開示の一実施形態に係る配線基体の要部の断面図である。 図６Ａ～図６Ｄに示すリード端子のX－Xにおける断面図の一例である。 図６Ａ～図６Ｄに示すリード端子のX－Xにおける断面図の一例である。 図６Ａ～図６Ｄに示すリード端子のX－Xにおける断面図の一例である。 図６Ａ～図６Ｄに示すリード端子のX－Xにおける断面図の一例である。 図６Ａ～図６Ｄに示すリード端子のXI－XIにおける断面図の一例である。 図６Ａ～図６Ｄに示すリード端子のXI－XIにおける断面図の一例である。 図６Ａ～図６Ｄに示すリード端子のXI－XIにおける断面図の一例である。 図６Ａ～図６Ｄに示すリード端子のXI－XIにおける断面図の一例である。 図６Ａ～図６Ｄに示すリード端子のXII－XIIにおける断面図の一例である。 図６Ａ～図６Ｄに示すリード端子のXII－XIIにおける断面図の一例である。 本開示の一実施形態に係る配線基体の要部の断面図である。 本開示の一実施形態に係る半導体装置の斜視図である。
　以下、本開示の実施形態に係る配線基体１、半導体素子収納用パッケージ１００および半導体装置１０００について、図面を参照しながら説明する。なお、本明細書において、配線基体１の第１面１１を上面とし、第１面１１と反対側の面を下面として上下方向を説明する場合がある。この上下方向は、配線基体１、半導体素子収納用パッケージ１００および半導体装置１０００を使用する際の上下方向と必ずしも一致するとは限らない。図１は本開示の一実施形態に係る半導体素子収納用パッケージ１００の斜視図であり、配線基体１の第１面１１側から見た上面斜視図である。図２は、図１に示す半導体素子収納用パッケージ１００の下面斜視図である。図３は、図１に示す半導体素子収納用パッケージ１００の下面図である。図４は、本開示の一実施形態に係る配線基体１の要部の上面斜視図である。図５は図４の上面図である。図７および図８は、本開示の一実施形態に係る配線基体１の要部の側面図である。なお、図４の斜視図および図５の平面図において、基体１０、金属層２０、接合材３０およびリード端子４０を視覚的に判別しやすくするために、金属層２０ドット状の網掛けを付している。
　＜配線基体１の構成＞
　図４、図５、図７および図８に示すように、配線基体１は、基体１０と、金属層２０と、接合材３０と、リード端子４０と、を備えている。
　基体１０は誘電体材料からなってもよい。誘電体材料としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料を用いることができる。
　基体１０は、誘電体材料が積層されたものであってもよい。なお、本明細書において、基体１０を構成する誘電体材料の層を絶縁層と表現する場合がある。また、基体１０は、第１面１１を有している。基体１０の形状は、例えば、第１面１１に向かう平面視において、矩形状やＵ字形であり、その大きさが２ｍｍ×２ｍｍ～２５ｍｍ×５０ｍｍで、高さが１ｍｍ～１０ｍｍの範囲であってもよい。基体１０および第１面１１の大きさは適宜設定できる。
　第１面１１上には、少なくとも一つの金属層２０が位置している、金属層２０は信号導体２１および接地導体２２どちらか一方であってもよい。また、金属層２０が複数ある場合、信号導体２１である金属層２０、接地導体２２である金属層２０があってもよい。
　信号導体２１は、第１面１１に対する平面視において、第１面１１の内側を始点として基体１０の外側に向かって延びている。なお、信号導体２１が延びる方向を本明細書内において、第１方向と定義する。
　本開示における信号導体２１は、高周波信号（例えば１０～１００ＧＨｚ）が伝送される伝送路である。信号導体２１と接続されるリード端子４０は、第１リード端子４０１であり、第１リード端子４０１は信号端子として機能する。信号導体２１の形状は例えば矩形であり、第１方向と直交する幅が０．０５ｍｍ～２ｍｍで、第１方向に沿った長さが０．５ｍｍ～２０ｍｍで、厚みが０．０１ｍｍ～０．１ｍｍであってもよい。なお、信号導体２１の形状は矩形に限定されるものではなく、幅、長さ、厚みと併せて適宜設定できる。
　第１面１１には、グランド電位に接続される接地導体２２が位置していてもよい。接地導体２２は、信号導体２１に沿った部分である第１領域２２１を有していてもよい。接地導体２２と接続されるリード端子４０は、第２リード端子４０２であり、第２リード端子４０２は接地端子として機能する。第１領域２２１は、幅が０．０５ｍｍ～３ｍｍで、長さが０．５ｍｍ～２０ｍｍで、厚みが０．０１ｍｍ～０．１ｍｍであってもよい。なお、接地導体２２の第１領域２２１の形状は矩形に限定されるものではなく、幅、長さ、厚みと併せて適宜設定できる。
　また、信号導体２１の幅を接地導体２２に対して狭くしたときには、信号導体２１と接地導体２２間のギャップを広げることができ、実効誘電率を下げることができる。
　信号導体２１および接地導体２２は、それぞれ複数あってもよく、交互に配列されていても、差動となるように配列されていてもよい。具体的に、差動とは、平面視において、接地導体２２、信号導体２１、信号導体２１、接地導体２２の順に並んでいることを指す。信号導体２１と接地導体２２とが差動となるように配列される構成を有している配線基体１は、耐ノイズ性が高い。また、接地導体２２は、信号導体２１に沿う第１領域２２１に繋がり、第１領域２２１を含んで信号導体２１を囲む第２領域２２２を更に有していてもよい。第２領域２２２を有する配線基体１は、グランドとして機能する領域が広くなるため、高周波特性が高い。　信号導体２１および接地導体２２は第１面１１に形成されたメタライズ層であってもよい。メタライズ層は、例えば、タングステン、モリブデンおよびマンガンなどの金属材料からなり、さらにニッケルめっきまたは金めっきなどが施されていてもよい。
　信号導体２１または接地導体２２と、リード端子４０とは接合材３０によって接続されてもよい。接合材３０は、例えば、半田やろう材であり、ＡｇＣｕ合金やＡｕＳｎ合金を用いることができる。
　図４および図５に示すように、信号導体２１間に凹部１２、あるいは信号導体２１と接地導体２２との間に凹部１３が位置していてもよい。凹部１２、１３が形成する空間は基体１０の誘電体材料より比誘電率の小さい空気等であり、信号導体２１近傍の実効的な誘電率が低くなるため、インピーダンスの整合が行いやすくなる。そのため、凹部１２、１３の構成を有している配線基体１は、高周波信号の周波数特性が高い。
　凹部１２、１３の形状は特に限定されないが、領域を大きくするために、第１方向に直交する断面視において、内壁をテーパ状または逆テーパ状としてもよい。凹部１２、１３の形状がテーパ状または逆テーパ状である場合、配線導体（信号導体２１および接地導体２２）の近傍の実効的な誘電率が更に低くなるため、インピーダンスの整合が行いやすくなる。そのため、このような構成を有している配線基体１は、高周波信号の周波数特性が高い。
　凹部１２、１３は、第１面１１に向かう平面視において、矩形状であってもよい。また、凹部１２、１３は半円形状、あるいは、半長円形状であってもよい。凹部１２、１３の形状が半円形状あるいは半長円形状である配線基体１は、凹部１２、１３の端部に応力が集中し難いため、端部におけるクラックが発生する可能性が小さい。また、図５に示すように、第１面１１に向かう平面視において、凹部１２、１３の端部に更に窪み１４を有していてもよい。窪み１４を更に有している場合、信号導体２１近傍の実効的な誘電率が更に低くなるため、インピーダンス整合が行いやすくなる。そのため、このような構成を有している配線基体１は、高周波信号の周波数特性が高い。
　窪み１４は、第１面１１に向かう平面視において、矩形状であってもよい。また、窪み１４は半円形状、あるいは、半長円形状であってもよい。窪み１４が半円形状、あるいは、半長円形状である構成を有している場合、配線基体１は窪み１４の端部におけるクラックが発生する可能性が小さい。
　図６Ａ～図６Ｄはリード端子４０の側面図である。図６Ａ～図６Ｄにおいて、リード端子４０と配線基体１の金属層２０との位置関係がわかりやすいように、二点鎖線で金属層２０および基体１０を示している。図９Ａは図７に示す配線基体１のIX－IX線における断面を拡大して示す断面図である。図９Ｂは図９Ａと同様の配線基体１の断面を拡大して示す断面図である。図１０Ａ～図１０Ｄは、いずれも図６Ａ～図６Ｄに示すリード端子のX－X線における断面図の一例である。図１１Ａ～図１１Ｄは、いずれも図６Ａ～図６Ｄに示すリード端子のXI－XI線における断面図の一例である。図１２Ａおよび図１２Ｂは、いずれも図６Ａ～図６Ｄに示すリード端子のXII－XII線における断面図の一例である。図１３は、図９Ａと同様の配線基体１の断面を拡大して示す断面図である。上に第１リード端子４０１と信号導体２１との接続部を示し、下に第２リード端子４０２と接地導体２２との接続部を示している。
　リード端子４０は、外部の電気回路基板等と電気的に接続するための部材である。リード端子４０は、接合材３０を介して、信号導体２１上あるいは接地導体２２上に第１方向に沿って接続されてもよい。隣接する信号導体２１あるいは接地導体２２同士を、間を空けて設けることで、隣接する信号導体２１あるいは接地導体２２同士を電気的に絶縁し、電磁気的な結合を抑制することができる。そして、各リード端子４０を信号導体２１あるいは接地導体２２に接続することで、隣接するリード端子４０同士は、電気的に絶縁しているとともに、電磁気的な結合が抑制された状態で外部の電気回路基板と電気的に接続することができる。
　従来の側面が傾斜したリード端子では、リード端子と信号導体や接地導体とを接合材によって接合する際の接合材の広がりの抑制が十分ではなかった。そのため、今般においては、広がった接合材の熱応力によるクラックが配線基板に生じるおそれを少なくすることが求められている。
　本開示の一実施形態に係る配線基体１のリード端子４０は、図６Ａ～図６Ｄ、図７および図８に示すように、接合材３０と接する第１部４１と、第１部４１と連続する第２部４２と、を有している。また、図９Ａ、図９Ｂ、図１０Ａ～図１０Ｄおよび図１１Ａ～図１１Ｄに示すように、第１部４１は、リード端子４０の長手方向と直交する断面視において、金属層２０側に、リード端子４０の短手方向（幅方向）の中心を挟んで２つの凹曲面４１１を有している。図９Ａおよび図９Ｂでは、リード端子４０の幅の中心を通る仮想の中心線Ｌを二点鎖線で示している。この中心線Ｌは金属層２０に対して鉛直な鉛直線でもある。リード端子４０の上記断面視において、凹曲面４１１はリード端子４０の中心に向かって凸である。凹曲面４１１はリード端子４０の厚み方向の途中（側面）から金属層２０に対向する面にかけて切り欠かれた切欠き部の内面である。
　リード端子４０がこのような凹曲面４１１を有することによって、リード端子４０と接合材３０との接触面積（接合面積）が大きくなるため、リード端子４０と金属層２０との接合強度が増加する。また、リード端子４０と接合材３０との接合面が平面ではなく、接合材３０がリード端子４０に食い込んだ形で接合されているため、リード端子４０と接合材３０との接合強度が高いものとなる。
　また、凹曲面４１１は曲面であるため第１部４１に接合材３０のフィレットが形成されやすくなる。そして、形成されたフィレットは、厚みがあるとともに外方に広がりにくい形状になりやすくなる。その結果、接合材３０が金属層２０上に広がりにくくなるため、接合材３０を介してリード４１と金属層２０間に発生する熱応力が低減する。そのため、凹曲面４１１を有する配線基体１は、クラックが少ない。なお、凹曲面４１１は、例えば後述するエッチング加工によって形成することができる。
　リード端子が凹曲面を有さない、断面形状が矩形である場合の接合材との接合面は、側面において接合材３０がはい上がった部分である。図９Ａおよび図９Ｂに示す例においては、凹曲面４１１は４分の１円弧である。凹曲面４１１の高さ、すなわち円弧の半径が、断面形状が矩形である場合の接合材の這い上がり高さと同じである場合は、凹曲面４１１の面積は、矩形である場合の接合面の１．５倍以上になる。つまり、図９Ａのように接合材３０が凹曲面４１１の全面と接合されているときには、凹曲面４１１における接合面積は、矩形である場合の１．５倍以上になる。また、図９Ｂのように、接合材３０は凹曲面４１１の全面と接合されていなくてもよい。この場合でも、接合材３０が、凹曲面４１１の円弧の長さの２／３以上と接合されていれば、断面形状が矩形である場合の接合面積以上となる。そして、上述したように接合材３０が曲面に接合されることによって、リード端子４０と接合材３０との接合強度が高いものとなるとともに、接合材３０が金属層２０上により広がりにくくなる。
　リード端子４０は、第１方向を長手方向として延びていてもよい。第１部４１および第２部４２はリード端子４０の長手方向に連続して位置している。リード端子４０の大きさは、例えば、長手方向の長さが０．５ｍｍ～１０ｍｍ、短手方向の長さが０．０５ｍｍ～２ｍｍ、高さが０．０５ｍｍ～１ｍｍであってもよい。第１部４１の長さは、リード端子４０が接合される信号導体２１および接地導体２２の第１領域２２１の長さと同程度とすることができる。凹曲面４１１は、図１０Ａに示す例のように一定の曲率半径を有するものであってもよいし、図１０Ｂに示す例のように曲率半径が一定でなくてもよい。凹曲面４１１が一定の曲率半径を有し、断面形状が円弧状である場合の曲率半径は、例えば０．０２ｍｍ～０．６ｍｍとすることができる。凹曲面４１１のリード端子４０の金属層２０に対向する面からの最大深さは、リード端子４０の高さの６０％以下とすることができる。
　リード端子４０の２つの凹曲面４１１の曲率は互いに同じであってもよく、加工精度のばらつきの範囲で異なっていてもよい。また、２つの凹曲面４１１が短手方向（幅方向）の中心を通る中心線Ｌを挟んで線対象に位置していてもよい。２つの凹曲面４１１が線対象に位置する構成を有している場合には、リード端子４０の幅方向に挟んで位置する接合材３０のフィレットの形状が安定して同程度になる。これにより、リード端子４０と金属層２０との接合強度がリード端子４０の幅方向の両側で同程度になり、例えば、強度の小さい方を起点とした接合材３０の剥がれ等が発生し難くなる。そのため、配線基体１は、例えば、接合材３０の剥がれや疑似接触などの機能不良の発生が少ない。なお、リード端子４０の加工精度のばらつきの範囲で、２つの凹曲面４１１が鉛直線を挟んで線対象からずれていてもよい。
　第２部４２は、リード端子４０の長手方向と直交する断面視における形状が、第１部４１の形状と同じであってもよい。また、図１２Ａおよび図１２Ｂに示すように、第２部４２は、リード端子４０の長手方向と直交する断面視における形状が、第１部４１の形状と異なっていてもよい。具体的には、矩形状、円形状、あるいは楕円形状であってもよい。言い換えると、リード端子４０に対して、エッチング加工等によって凹曲面４１１の形成を行う前のリード端子４０の断面形状と同一であってもよい。さらに言えば、第２部４２の断面形状は、第１部４１の凹曲面４１１を有さない形状であってもよい。例えば、第１部４１の断面形状が図１０Ａに示す形状で、第２部４２の断面形状が図１２Ａに示す形状であってもよい。あるいは、例えば、第１部４１の断面形状が図１０Ｃに示す形状で、第２部４２の断面形状が図１２Ｂに示す形状であってもよい。第２部４２の断面形状が、上記のような第１部４１の断面形状と異なる構成を有している場合、凹曲面４１１に位置する接合材３０が第２部４２まで入り込みにくくなる。その結果、接合材３０のフィレット形状が安定する。そのため、このような構成を有している配線基体１は、例えば、接合材３０の剥がれや疑似接触などの機能不良が少ない。
　また、第２部４２の断面形状が矩形状、円形状、あるいは楕円形状であれば、リード端子４０の電界の方向が拡散しにくい。そのため、このような構成を有している配線基体１は、高周波信号の伝送損失が少ない。
　図６Ａおよび図７のように、第１部４１は、第２部４２側に、第１面１１に対して傾いて位置する部位Ａ４１４を更に有していてもよい。部位Ａは第２部４２側が第１面１１（金属層２０）から離れるように傾いている。部位Ａ４１４は、第１面１１に対して、１°～４５°の角度で傾いていてもよい。
　リード端子４０が部位Ａ４１４を有することから、半導体素子収納用パッケージ１００をプリント板等に実装した際に、半導体素子収納用パッケージ１００とプリント板との間に発生する応力を、リード端子４０の部位Ａ４１４によって緩和することができる。また、部位Ａ４１４は、第１面１１に向かう平面視において、少なくとも１部が金属層２０と重なって位置し、接合材３０は、部位Ａ４１４と金属層２０とを接続していてもよい。これにより、金属層２０と部位Ａ４１４との間にも接合材３０が位置することになるため、この部分にも第１部４１に接合材３０のフィレットが形成されやすくなり、接合材３０が金属層２０上に一層広がりにくくなる。その結果、広がった接合材３０の熱応力によるクラックの発生が低減される。そのため、このような構成を有している配線基体１は、クラックが少ない。
　また、第１部４１は、図６Ｂおよび図６Ｃに示す例のように、部位Ａ４１４のみで構成されていてもよい。これによって、リード端子４０と金属層２０とが直接接する部分が少なくなるため、接合材３０が広がってしまうことを低減することができる。このとき、部位Ａ４１４の第１面に対する傾斜角度は、図６Ｂのように長さ方向で一定であるものでもよいし、図６Ｃのように長さ方向の途中で変わるものであってもよい。図６Ｃのリード端子４０の部位Ａは、第１面１１に対する傾斜角度が、２部４２側の方がその反対側よりも大きいが、２部４２側の方がその反対側よりも小さいものであってもよい。
　第１部４１は、リード端子４０の長手方向と直交する断面視において、金属層２０側に第１辺４１２を更に有していてもよい。第１辺４１２を有している場合、金属層２０上にリード端子４０を自立させることができる。言い換えれば、リード端子４０を金属層２０の上に安定して載置することができる。そのため、リード端子４０が所定の位置に位置決めされ、接合材３０による金属層２０とリード端子４０との接合がしやすくなる。このような構成を有している配線基体１は、配線基体１におけるリード端子４０の位置ずれに起因する高周波信号の伝送損失が少ないものとなる。第１辺４１は、言い換えれば、リード端子４０の第１部４１における金属層２０に対向する面である。２つの凹曲面４１１の間に位置する面ということもできる。この面（第１辺４１）を有していない場合、例えば、２つの凹曲面４１１が繋がって陵角となっている場合は、リード端子の長手方向と直交する断面視において、２つの凹曲面４１１が繋がってできる頂点（角）を有する断面形状となる。このような場合は、リード端子４０を金属層２０上に載置した際に、リード端子４０の短手方向に転がりやすくなり、また、位置がずれやすい。
　第１辺４１２は、凹曲面４１１と連続していてもよい。また、第１辺４１２は、直線形状であっても、曲線形状であってもよい。言い換えると、エッチング加工等によって凹曲面４１１を形成する前のリード端子４０が、例えば、直方体形状であれば、第１辺４１２は直線であってもよい。また、エッチング加工等によって凹曲面４１１を形成する前のリード端子４０が円柱形状であれば、第１辺４１２は曲線であってもよい。第１辺４１２の長さは１ｍｍ以下であってもよい。
　また、エッチング加工等による凹曲面４１１の形成を行う前のリード端子４０が長手方向に向かうにつれ先細りの形状である場合、第１辺４１２の長さは、長手方向に向かうにつれ第１辺４１２の長さが短くなるように設定してもよい。
　第１部４１は、例えば図１０Ｂ、図１０Ｄ、図１１Ｂ、図１１Ｄのように、第１辺４１２にかけて位置する幅広部４１３を更に有していてもよい。幅広部４１３を有している場合、リード端子４０の強度を増加させることができるので、配線基体１は、例えば、リード端子４０の折れ等の機能不良を少なくできる。また、幅広部４１３を有している場合、リード端子４０に曲げ加工を行う際に、過度に変形してしまうことを低減できるため、配線基体１におけるリード端子４０の形状のばらつきを少なくできる。そのため、幅広部４１３を有する配線基体１は、形状のばらつきに起因する高周波信号の伝送損失が少ない。幅広部４１３は２つの凹曲面４１１間に位置する部分であって、リード端子４０の内部から第１辺４１２にかけて幅が広くなる部分である。言い換えれば、幅広部４１３は、２つの凹曲面４１１間の間隔が、第１辺４１２にかけて大きくなる部分である。
　また、図１３に示す例のように、信号導体２１と接続する第１リード端子４０１における第１辺４１２の幅Ｗ１は、接地導体２２と接続する第２リード端子４０２における第１辺４１２の幅Ｗ２の長さよりも短くてもよい。これによって、実効誘電率を低くするために信号導体２１の幅を狭くした場合に、凹部１２や凹部１３にまで接合材３０が流れにくい。そのため、このような構成を有している配線基体１は、クラックが少ない。なお、本明細書において、第１リード端子４０１における第１辺４１２の幅をＷ１と定義する。また。本明細書において、第２リード端子４０２における第１辺４１２の幅をＷ２と定義する。また、Ｗ１とＷ２の幅の差は信号導体２１と接地導体２２との幅の差に応じて設定してもよい。
　第１部４１は、第１辺４１２を有していなくてもよい。言い換えると、リード端子４０の長手方向と直交する断面視において、２つの凹曲面４１１が繋がってできる頂点を有していてもよい。これによって、第１部４１に位置する接合材３０の量が増えるので、接合強度が増加する。加えて、接合材３０が凹曲面４１１に十分に入り込むことができるので、接合材３０のフィレットの形状が安定する。そのため、第１部４１が頂点を有している配線基体１は、例えば、接合材３０の剥がれや疑似接触などの機能不良が少ない。また、頂点は、鉛直線上に位置していてもよい。なお、頂点は、リード端子４０の加工精度のばらつきの範囲で、鉛直線上から左右にずれていてもよい。
　図６Ｄのように、リード端子４０は、第１方向を長手方向として直線的に延びる直線形状（柱状）であってもよい。リード端子４０が直線形状である場合、配線基体１は、リード端子４０の長さを短く形成することができるので、高周波特性が高い。また、リード端子４０が低背化するので、配線基体１も低背化する。
　基体１０の内部、あるいは絶縁層間に内部接地導体が位置していてもよい。内部接地導体は、金属層２０と平行に位置していてもよい。内部接地導体はグランド電位を有しており、接地導体２２と電気的に接続されてもよい。内部接地導体は複数あってもよく、複数の内部接地導体は貫通導体で互いに電気的に接続されていてもよい。このような構成を有している配線基体１は、グランドとして機能する領域が広くなるため、高周波特性が高い。
　貫通導体は、例えば、タングステン、モリブデンおよびマンガンなどの金属材料を用いることができる。内部接地導体は、絶縁層上に形成されたメタライズ層であってもよい。メタライズ層は、例えば、タングステン、モリブデンおよびマンガンなどの金属材料からなり、さらに基体１０の表面に位置するメタライズ層の表面にはニッケルめっきまたは金めっきなどが施されていてもよい。
　貫通導体の長さは、０．１ｍｍ～０．５ｍｍであってもよい。この長さであることによって、貫通導体の抵抗値を抑えることができる。このような構成を有している配線基体１は、高周波信号の伝送損失が少ない。
　図２および図３に示す例のように、第１面１１とは反対側を向いた他の表面にも金属層２０が位置していてもよい。この金属層２０は、半導体素子７０と電気的に接続される複数の接続導体２３であってもよい。複数の接続導体２３のそれぞれは、基体１０の内部に位置する配線導体を介して信号導体２１または接地導体２２と電気的に接続されていてもよい。接続導体２３は、信号導体２１等と同様のメタライズ層であってもよく、その表面にニッケルめっきまたは金めっきなどが施されていてもよい。
　＜配線基体１の製造方法＞
　以下に、配線基体１の製造方法の一例について説明する。配線基体１は、基体１０と、金属層２０と、接合材３０と、リード端子４０と、を備えている。まず、基体１０の製造方法の一例について説明する。基体１０が、例えば複数の絶縁層が酸化アルミニウム質焼結体からなる場合であれば、次のようにして基体１０が製作される。まず、酸化アルミニウムおよび酸化ケイ素等の原料粉末に適当な有機バインダおよび溶剤等を添加混合してスラリーを作製する。次に、スラリーをドクターブレード法等の成形法でシート状に成形することにより複数枚のセラミックグリーンシートを作製する。このとき、グリーンシートの一部に凹部１２、１３および窪み１４となる切欠きを形成してもよい。
　次に、金属層２０の製造方法の一例について説明する。金属層２０、すなわち信号導体２１、接地導体２２、内部接地導体および接続導体２３は、例えば、タングステンやモリブデン、マンガン等の高融点の金属からなるメタライズ層からなる場合であれば、次のようにして形成することができる。すなわち、まず高融点の金属の粉末を有機溶剤およびバインダとともによく混ざるように練って作製した金属ペーストを、絶縁層の上面や下面となるセラミックグリーンシートの所定部位にスクリーン印刷等の方法で印刷する。その後、これらの金属ペーストが印刷されたセラミックグリーンシートを積層するとともに圧着し、同時焼成する。以上の工程によって、基体１０の第１面１１、基体１０の内層および他の表面に、メタライズ層が信号導体２１、接地導体２２、内部接地導体および接続導体２３として被着される。このとき、凹部１２、１３または窪み１４の内側面および底面に、金属ペーストを印刷することで、凹部１２、１３または窪み１４の内側面および底面にもメタライズ層を形成することができる。また、各導体には、表面にニッケルめっきまたは金めっきを設けてもよい。
　また、貫通導体は、例えば、複数の絶縁層となるセラミックグリーンシートに貫通孔を設けておいて、貫通孔に各導体を形成するのと同様の金属ペーストを充填し、それぞれのセラミックグリーンシートを積層するとともに圧着し、同時焼成することによって設けることができる。貫通孔は、例えば、金属ピンを用いた機械的な打ち抜き加工、またはレーザー光を用いた加工等の孔あけ加工によって形成することができる。金属ペーストの貫通孔への充填の際には、真空吸引等の手段を併用して金属ペーストの充填を容易なものとしてもよい。
　次に、リード端子４０の加工方法の一例について説明する。リード端子４０は、エッチング加工や金型プレス加工によって、所望の形状にすることができる。エッチング加工とは、マスキングをした腐食防止箇所以外を腐食液によって除去する加工方法であり、リード端子の一部を腐食させることで、凹曲面４１１、第１辺４１２、幅広部４１３等を形成し、所望の形状にリード端子４０を加工する。第１部４１が、部位Ａ４１４を有する場合、エッチング加工した後に、曲げ加工を行うことでリードが得られる。なお、エッチング加工を行う際に、エッチング時間や、薬剤の塗布量を調整することで、凹曲面４１１の曲率を設定することができる。金型プレス加工では、リード端子４０を打ち抜き、その後、金型を用いて加工を行う。その後、レーザー加工によって、凹曲面４１１、第１辺４１２、幅広部４１３等を形成し、所望の形状にリード端子４０を加工する。また、金型プレス加工の場合、曲げ加工とレーザー加工の順番は逆順であってもよい。金型加工によって凹曲面４１１等を加工することもできる。
　基体１０に、金属層２０が形成され、リード端子４０が接合材３０によって金属層２０（信号導体２１および接地導体２２）接合されることで配線基体１となる。例えば、接合材３０となる半田やろう材のペーストあるは箔状のプリフォームを金属層２０とリード端子４０との間に配置して所定の温度で加熱することで、金属層２０とリード端子４０とを接合材３０で接合することができる。
　＜半導体素子収納用パッケージ１００の構成＞
　図１～図３に示す、半導体素子収納用パッケージ１００は、配線基体１と、基板５０と、枠体６０と、を備えている。
　基板５０は、載置面５１を有している。基板５０は、平面視において例えば矩形状であってもよい。また、矩形状である場合、平面視における大きさが５ｍｍ×１０ｍｍ～５０ｍｍ×５０ｍｍで、高さ（厚み）が０．３ｍｍ～２０ｍｍであってもよい。載置面は、例えば基板５０と同じ形状であり、平面視において矩形状であってもよい。また、矩形状である場合、平面視における大きさが５ｍｍ×１０ｍｍ～５０ｍｍ×５０ｍｍであってもよい。基板５０の大きさ、および載置面５１の大きさは、適宜設定することができる。
　基板５０は、例えば、鉄、銅、ニッケル、クロム、コバルト、モリブデンまたはタングステンのような金属、あるいはこれらの金属の合金、例えば、銅－タングステン合金、銅－モリブデン合金、鉄－ニッケル－コバルト合金などを用いることができる。このような金属材料のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって、基板５０を構成する金属部材を作製することができる。
　枠体６０は、載置面５１を囲んで位置している。枠体６０は、例えば、載置面５１に向かう平面視において矩形状またはＵ字形状であり、大きさが５ｍｍ×１０ｍｍ～５０ｍｍ×５０ｍｍで、高さが２ｍｍ～１５ｍｍの範囲であってもよい。また、厚み（平面視における外周面と内周面との間の幅）は０．５ｍｍ～２ｍｍであってもよい。枠体６０の大きさは、適宜設定することができる。
　枠体６０は、例えば、鉄、銅、ニッケル、クロム、コバルト、モリブデンまたはタングステンのような金属、あるいはこれらの金属の合金、例えば、銅－タングステン合金、銅－モリブデン合金、鉄－ニッケル－コバルト合金などを用いることができる。このような金属材料のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって、枠体６０を構成する金属部材を作製することができる。
　枠体６０の側壁には配線基体１が嵌合される嵌合部６１が位置している。嵌合部６１は、載置面５１に沿った方向に枠体６０の内外を貫通している。載置面５１に向かう平面視をしたときに枠体６０が矩形状であれば、嵌合部６１は枠体６０の高さ方向の一部分を切欠いて位置していてもよい。高さ方向の一部分とは、例えば、高さ方向のうち０．５ｍｍ～１０ｍｍを切欠いていてもよいということである。このとき、嵌合部６１の平面視の形状はＵ字形となっている。枠体６０が載置面５１に向かう平面視をしたときにＵ字形であれば、枠体６０を形成する部材が存在しない部分を篏合部６１としてもよい。言い換えると、篏合部６１は、載置面５１に向かう平面視をしたときに矩形状であった枠体６０の一辺について、高さ方向の全部分を切欠いて位置する形状であってもよい。
　嵌合部６１には、上記に記載した配線基体１や半導体素子収納用パッケージ１００の内側と外側とを電気的に接続する、酸化アルミニウム質焼結体からなる絶縁端子が挿入固定され、嵌合部６１と嵌合して位置している。つまり、半導体素子収納用パッケージ１００において、配線基体１は、電気的な入出力端子の役割を果たす。
　図１～図３および図１４に示す例のように、配線基体１は、平面視形状がＵ字形であり、平面透視で嵌合部６１と重なるとともに、外縁部が枠体６０の３つの側面から突出していてもよい。枠体６０と配線基体１とは、ろう材等の接合材で接合されていてもよい。基板５０は、例えばろう材等の接合材で枠体６０および配線基体１に接合されていてもよい。配線基体１および基板５０によって枠体６０の一方の開口が塞がれ、半導体素子７０を収納可能な箱型の半導体素子収納用パッケージ１００となっていてもよい。
　＜半導体装置１０００の構成＞
　図１４に示す、半導体装置１０００は、半導体素子収納用パッケージ１００と、半導体素子７０と、を備えている。半導体素子７０は、基板５０の搭載面５１に位置し、信号導体２１および接地導体２２と電気的に接続されている。半導体素子７０は、半田やろう材等の接合部材で搭載面５１に固定されてもよい。そして、半導体素子７０（の電極）と配線基体１の接続導体２３とをボンディングワイヤ等の接続部材９０で接続することによって、半導体素子７０と信号導体２１および接地導体２２とが電気的に接続されてもよい。
　半導体素子７０は、例えば、レーザーダイオード（ＬＤ：laser diode）であってもよい。また、半導体素子７０は、フォトダイオード（ＰＤ：Photo diode）等であってもよい。半導体素子７０がＬＤである場合には、枠体６０の側壁に貫通孔６２を設けて光ファイバを取り付けてもよい。
　また、蓋体８０が、枠体６０の上端に位置し、半導体素子収納用パッケージ１００を覆っていてもよい。このとき、蓋体８０は、例えばろう材等の接合材によって枠体６０に接合されて、あるいは枠体６０に溶接されて、半導体素子収納用パッケージ１００を封止していてもよい。蓋体８０は、平面視において、矩形状であり、大きさが５ｍｍ×１０ｍｍ～５０ｍｍ×５０ｍｍで、厚みが０．５ｍｍ～２ｍｍである。蓋体８０は、例えば、鉄、銅、ニッケル、クロム、コバルト、モリブデンまたはタングステンのような金属、あるいはこれらの金属の合金、例えば、銅－タングステン合金、銅－モリブデン合金、鉄－ニッケル－コバルト合金などを用いることができる。
　半導体装置１０００は、半導体素子収納用パッケージ１００の載置面５１に半導体素子７０を搭載し、例えば、ボンディングワイヤなどで半導体素子７０と配線基体１とを電気的に接続することで作製することができる。
　以上、本開示は上述の実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更等が可能である。さらに、特許請求の範囲に属する変更等は全て本開示の範囲内のものである。
１：配線基体
１０：基体
１１：第１面
１２：凹部
１３：凹部
１４：窪み
２０：金属層
２１：信号導体
２２：接地導体
２２１：第１領域
２２２：第２領域
２３：接続導体
３０：接合材
４０：リード端子
４０１：第１リード端子
４０２：第２リード端子
４１：第１部
４１１：凹曲面
４１２：第１辺
４１３：幅広部
４１４：部位Ａ
４２：第２部
５０：基板
５１：載置面
６０：枠体
６１：嵌合部
６２：貫通孔
７０：半導体素子
８０：蓋体
１００：半導体素子収納用パッケージ
１０００：半導体装置
 

Claims (8)

  1. 第１面を有する基体と、
    前記第１面上に位置する少なくとも一つの金属層と、
    前記金属層上に位置する少なくとも一つのリード端子と、
    前記金属層上に位置し、前記リード端子と前記金属層とを接続する接合材と、を備え、
    前記リード端子は、
    　前記接合材と接する第１部と、前記第１部と連続する第２部と、を有し、
    　前記第１部は、
    　　前記リード端子の長手方向と直交する断面視において、
    　　前記金属層側に、短手方向の中心を挟んで２つの凹曲面を有する、配線基体。
  2. 前記第２部は、
    　前記断面視における形状が、前記第１部と異なる、請求項１記載の配線基体。
  3. 前記第１部は、
    　第２部側に、前記第１面に対して傾いて位置する部位Ａを更に有し、
    前記部位Ａは、
    　前記第１面に向かう平面視において、少なくとも一部が前記金属層と重なって位置し、
    前記接合材は、
    　前記部位Ａと前記金属層とを接続する、請求項１または請求項２記載の配線基体。
  4. 前記第１部は、
    　　前記リード端子の長手方向と直交する断面視において、
    　前記金属層側に第１辺を更に有する、請求項１～請求項３のいずれか一つに記載の配線基体。
  5. 前記第１部は、
    　前記第１辺にかけて位置する幅広部を更に有する、請求項４に記載の配線基体。
  6. 前記金属層は、信号導体と接地導体とを含み、
    前記リード端子は、第１リード端子と第２リード端子とを含み、
    前記第１リード端子は、前記信号導体上に位置し、
    前記第２リード端子は、前記接地導体上に位置し、
    前記第１リード端子における前記第１辺の幅Ｗ１は、前記第２リード端子における前記第１辺の幅Ｗ２よりも短い、請求項４または請求項５記載の配線基体。
  7. 請求項１～請求項６のいずれか一つに記載の配線基体と、
    載置面を有する基板と、
    前記載置面を囲んで位置する枠体と、を備え、
    前記枠体は、前記載置面に沿った方向に内外を貫通した嵌合部を有し、
    前記配線基体は、前記嵌合部と嵌合して位置する、半導体素子収納用パッケージ。
  8. 請求項７記載の半導体素子収納用パッケージと、
    前記載置面に位置し、前記信号導体および前記接地導体と電気的に接続された半導体素子と、を備える半導体装置。
     
PCT/JP2020/044276 2019-11-28 2020-11-27 配線基体、半導体素子収納用パッケージ、および半導体装置 WO2021107114A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/780,681 US20230009571A1 (en) 2019-11-28 2020-11-27 Wiring base, package for storing semiconductor element, and semiconductor device
CN202080080364.9A CN114730741A (zh) 2019-11-28 2020-11-27 布线基体、半导体元件容纳用封装件及半导体装置
JP2021561560A JP7206418B2 (ja) 2019-11-28 2020-11-27 配線基体、半導体素子収納用パッケージ、および半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-215439 2019-11-28
JP2019215439 2019-11-28

Publications (1)

Publication Number Publication Date
WO2021107114A1 true WO2021107114A1 (ja) 2021-06-03

Family

ID=76129587

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/044276 WO2021107114A1 (ja) 2019-11-28 2020-11-27 配線基体、半導体素子収納用パッケージ、および半導体装置

Country Status (4)

Country Link
US (1) US20230009571A1 (ja)
JP (1) JP7206418B2 (ja)
CN (1) CN114730741A (ja)
WO (1) WO2021107114A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01164673U (ja) * 1988-05-07 1989-11-16
JP2003017609A (ja) * 2001-06-29 2003-01-17 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2015060815A (ja) * 2013-09-20 2015-03-30 第一精工株式会社 電気コネクタの接合部材およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4174823B2 (ja) * 2003-03-27 2008-11-05 サンケン電気株式会社 半導体発光装置
US7622796B2 (en) * 2005-09-13 2009-11-24 Alpha And Omega Semiconductor Limited Semiconductor package having a bridged plate interconnection
JP6929283B2 (ja) * 2016-06-27 2021-09-01 Ｎｇｋエレクトロデバイス株式会社 高周波用セラミックス基板および高周波用半導体素子収納パッケージ
US20180166369A1 (en) * 2016-12-14 2018-06-14 Texas Instruments Incorporated Bi-Layer Nanoparticle Adhesion Film

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01164673U (ja) * 1988-05-07 1989-11-16
JP2003017609A (ja) * 2001-06-29 2003-01-17 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2015060815A (ja) * 2013-09-20 2015-03-30 第一精工株式会社 電気コネクタの接合部材およびその製造方法

Also Published As

Publication number Publication date
US20230009571A1 (en) 2023-01-12
JP7206418B2 (ja) 2023-01-17
CN114730741A (zh) 2022-07-08
JPWO2021107114A1 (ja) 2021-06-03

Similar Documents

Publication Publication Date Title
JP6777755B2 (ja) 高周波基体、高周波パッケージおよび高周波モジュール
JP6923431B2 (ja) 高周波基体、高周波パッケージおよび高周波モジュール
EP2428989B1 (en) High-frequency circuit package and high-frequency circuit device
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
CN108352363B (zh) 布线基板、光半导体元件封装体以及光半导体装置
JP7021041B2 (ja) 配線基板、電子部品パッケージおよび電子装置
JP4874177B2 (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
JP4511376B2 (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
WO2021107114A1 (ja) 配線基体、半導体素子収納用パッケージ、および半導体装置
WO2017170389A1 (ja) 高周波基板、高周波パッケージおよび高周波モジュール
JP7007502B2 (ja) 絶縁基体、半導体パッケージおよび半導体装置
JP5812671B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP7254011B2 (ja) 配線基体、半導体素子収納用パッケージ、および半導体装置
JP4522010B2 (ja) 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP7230251B2 (ja) 配線基板、電子部品パッケージおよび電子装置
JP7432703B2 (ja) 配線基体および電子装置
WO2020218608A1 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP2004055570A (ja) 高周波用パッケージ
JP2004356392A (ja) 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20893511

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021561560

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20893511

Country of ref document: EP

Kind code of ref document: A1