CN108352363B - 布线基板、光半导体元件封装体以及光半导体装置 - Google Patents

布线基板、光半导体元件封装体以及光半导体装置 Download PDF

Info

Publication number
CN108352363B
CN108352363B CN201780003686.1A CN201780003686A CN108352363B CN 108352363 B CN108352363 B CN 108352363B CN 201780003686 A CN201780003686 A CN 201780003686A CN 108352363 B CN108352363 B CN 108352363B
Authority
CN
China
Prior art keywords
wiring
dielectric layer
ground conductor
conductor wiring
optical semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780003686.1A
Other languages
English (en)
Other versions
CN108352363A (zh
Inventor
北村俊彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN108352363A publication Critical patent/CN108352363A/zh
Application granted granted Critical
Publication of CN108352363B publication Critical patent/CN108352363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0239—Combinations of electrical or optical elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0227—Split or nearly split shielding or ground planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10424—Frame holders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

布线基板中，信号导体布线位于第1电介质层的第1面，接地导体层位于第2面。在接地导体层中，俯视下，信号导体布线的第1端部所处的区域从与第1面的第1边对置的第2面的第1边侧向内向侧被切去。

Description

布线基板、光半导体元件封装体以及光半导体装置
技术领域
本发明涉及传输高频信号的布线基板、具备该布线基板的光半导体元件封装体以及光半导体装置。
背景技术
对于发光元件、受光元件等光半导体元件、信号处理用运算元件等半导体元件而言，为了对半导体元件进行保护的同时将半导体元件和外部的布线相连接，被收纳于半导体元件封装体中。
专利文献1记载的封装体具备：用于信号传输的端子结构体和支承端子结构体的容器体。端子结构体在由介电材料构成的端子座的上表面形成有上表面信号导体层和上表面接地导体层，在端子座的下表面形成有下表面接地导体层，在端子座的侧面形成有侧面信号导体层和侧面接地导体层。下表面接地导体层具有与侧面信号导体层对应的非形成区域，在设置于端子座的下表面的电介质层具有与非形成区域对应的非形成部。
在先技术文献
专利文献
专利文献1：JP特开2012-222079号公报
发明内容
本发明的一个形式的布线基板包括：矩形板状的第1电介质层；接地导体布线，位于所述第1电介质层的第1面且连接至接地电位，所述接地导体布线的第1端部延伸至所述第1面的第1边；一对信号导体布线，位于所述第1电介质层的第1面且进行信号传输，所述一对信号导体布线与所述接地导体布线隔着给定间隔且沿着所述接地导体布线而位于所述接地导体布线的宽度方向两侧，所述一对信号导体布线的第1端部延伸至所述第1面的所述第1边；接地导体层，位于所述第1电介质层的第2面且连接至接地电位，在俯视下，所述信号导体布线的所述第1端部所处的区域从与所述第1面的第1边对置的所述第2面的第1边侧向内向侧被切去；以及第2电介质层，位于所述接地导体层的与所述第1电介质层相反的一侧，且是矩形板状。
此外，本发明的一个形式的光半导体元件封装体具备：基体，具有包括搭载光半导体元件的搭载区域的上表面，且是板状；框构件，在所述上表面被设置成包围所述搭载区域；上述布线基板，贯通所述框构件，使得所述信号导体布线的所述第1端部配置在所述框构件的外部。
此外，本发明的一个形式的光半导体装置具备：上述的光半导体元件封装体；搭载在所述搭载区域的光半导体元件；以及将所述信号导体布线和所述光半导体元件电连接的连接构件。
附图说明
图1是表示作为本发明的实施方式的布线基板1的俯视图。
图2是图1的切断面线A-A处的布线基板1的剖视图。
图3是表示作为本发明的另一实施方式的布线基板1A的俯视图。
图4是图3的切断面线B-B处的布线基板1A的剖视图。
图5是表示布线基板1A的各层的俯视图。
图6是表示作为本发明的另一实施方式的布线基板1B的俯视图。
图7是图6的切断面线C-C处的布线基板1B的剖视图。
图8是表示具备布线基板1的光半导体元件封装体100的立体图。
图9是光半导体元件封装体100的俯视图。
图10是表示光半导体装置200的剖视图。
图11是表示反射损耗以及插入损耗的仿真结果的曲线图。
具体实施方式
图1是表示作为本发明的实施方式的布线基板1的俯视图。图2是图 1的切断面线A-A处的布线基板1的剖视图。布线基板1包括：第1电介质层2；一对信号导体布线3、3；接地导体布线4；接地导体层5；以及第2电介质层6。
第1电介质层2是由电介质材料构成的矩形板状的电介质层。在该第 1电介质层2的第1面2a设置进行信号传输的一对信号导体布线3、3以及连接至接地电位的接地导体布线4。
作为电介质材料，例如能够使用氧化铝质烧结体、莫来石质烧结体、碳化硅质烧结体、氮化铝质烧结体或者氮化硅质烧结体这样的陶瓷材料、或者玻璃陶瓷材料。
在本实施方式中，接地导体布线4设置有三根，一根线状的接地导体布线4位于第1电介质层2的第1面2a的中央。在该中央的接地导体布线4的宽度方向(与长边方向正交的方向)两侧，与接地导体布线4隔着给定间隔且沿着接地导体布线4设置有一对线状的信号导体布线3、3。接地导体布线4的第1端部4a延伸至第1电介质层2的第1面2a的第1 边2a1。接地导体布线4的第2端部4b可以位于任何位置，在本实施方式中延伸至第1电介质层2的第1面2a的第2边(与第1面的第1边2a1 对置的外边)2a2。此外，在本实施方式中，在一对信号导体布线3、3 的外侧，分别隔着给定间隔设置有线状的接地导体布线4。
在本实施方式中，一对信号导体布线3、3的各第1端部3a、3a延伸至第1电介质层2的第1面2a的第1边2a1。此外，如上所述那样，与接地导体布线4隔着给定间隔且沿着接地导体布线4设置有一对信号导体布线3、3。另外，一对信号导体布线3、3的各第2端部3b、3b可以位于任何位置。在本实施方式中，与上述同样地，与接地导体布线4隔着给定间隔，沿着接地导体布线4设置有一对信号导体布线3、3的各第2端部3b、3b，且其延伸至第1电介质层2的第1面2a的第2边2a2。
另外，在本实施方式中，信号导体布线3以及接地导体布线4都是一直线状。并不限于此，信号导体布线3以及接地导体布线4也可以具有弯曲部，或者一部分的宽度变宽或变窄。此外，信号导体布线3以及接地导体布线4各自的间隔也可以在一部分变宽或变窄。
接地导体层5是设置在第1电介质层2的第2面2b且连接至接地电位的全面层。在接地导体层5设置从与第1电介质层2的第1面2a的第 1边2a1对置的第2面2b的第1边2b1侧朝向接地导体层5的内向侧被切去的第1非形成区域5a。该第1非形成区域5a在俯视下设置在信号导体布线3的第1端部3a所处的区域。即，在第1电介质层2的厚度方向上与信号导体布线3的第1端部3a对置的第2面2b的位置处，并没有部分地形成接地导体层5，而是配置由第1电介质层2或者第2电介质层6 构成的电介质材料。
对于信号导体布线3而言，在传输高频电信号(以下，也称为高频信号)时，耦合成在第1面2a上与相邻的接地导体布线4之间分布有电磁场，并且耦合成隔着第1电介质层2与第2面2b上的接地导体层5之间也分布有电磁场。信号导体布线3的特性阻抗由布线所具有的电感分量和因信号导体布线3与接地导体布线4以及接地导体层5之间的静电耦合引起的电容分量决定。特别是，由于信号导体布线3的第1端部3a位于第 1电介质层2的端部，所以容易与配置在信号导体布线3的第1端部3a 的周边的、例如电连接至布线基板1的外部的安装基板、焊料或者连接端子等导体发生静电耦合，电容分量容易发生变动，因此特性阻抗容易发生变动。进而，在信号导体布线3的第1端部3a处经由钎料、焊锡等导体连接引线端子(后述)，从而特性阻抗就更容易变动。由此，在信号导体布线3的第1端部3a处，会产生高频信号传输时的反射损耗，插入损耗增加从而高频信号的传输损耗变大。
在本实施方式中，如上所述那样，在接地导体层5的与信号导体布线 3的第1端部3a对置的部分设置有第1非形成区域5a。由此，能够减少第1端部3a处的电容分量，限制特性阻抗的降低，并且容易将电容分量调整成任意的值，容易设成期望的特性阻抗。由此，能够减少第1端部 3a处的高频信号传输时的反射损耗、插入损耗，从而减少高频信号的传输损耗。
第1非形成区域5a的形状在本实施方式中在俯视下是矩形状。此外，第1非形成区域5a在俯视下具有比第1端部3a还宽的宽度(沿着与高频信号在信号导体布线3上传输的方向正交的方向的宽度)，被设置成与相邻的接地导体布线4不重叠。由此，对于接地导体层5而言，由于能够减轻第1端部3a周围的电磁场的分布的扩展，所以能够减少高频信号在第 1端部3a传输时产生的反射损耗、插入损耗。在本实施方式中，相对于一个信号导体布线3，与第1端部3a对置地在接地导体层5设置一个第1 非形成区域5a。
沿着与高频信号在信号导体布线3上传输的方向正交的方向的第1 非形成区域5a的宽度、以及沿着高频信号在信号导体布线3上传输的方向的第1非形成区域5a的长度只要如上所述那样根据希望减少的电容分量而适当设定即可。例如，基于构成第1电介质层2的电介质材料的种类、第1电介质层2的厚度、在信号导体布线3上传输的高频信号的频率等各种参数，综合判断。另外，沿着与高频信号在信号导体布线3上传输的方向正交的方向的第1非形成区域5a的宽度可以如上所述那样在俯视下具有比第1端部3a宽的宽度，且被设置成与相邻的接地导体布线4不重叠。在该情况下，能够抑制第1端部3a处的频率特性的降低。
此外，第1非形成区域5a的形状并不限于矩形状，可以是包括三角形状以及梯形形状的多边形状、半圆形状、半椭圆形状等。
接地导体层5除第1非形成区域5a外可以遍及第1电介质层2的第 2面2b的整体来设置，也可以设置在第2面2b的一部分。关于接地导体层5，在设置在第2面2b的一部分的情况下，至少在俯视下设置在包括所有的信号导体布线3以及所有的接地导体布线4这样的区域。在本实施方式中，在俯视下，在包括位于两端(一对信号导体布线3、3的外侧) 的接地导体布线4且比这些接地导体布线4更靠外向侧的区域，不设置接地导体层5。由此，本实施方式的布线基板1能够减少因制造工序、环境试验以及可靠性试验时施加的热而产生的、起因于第1电介质层2与接地导体布线4以及接地导体层5的热膨胀系数之差的热应力。由此，能够减少布线基板1的翘曲以及变形。
第2电介质层6由与第1电介质层2相同的电介质材料构成，是设置在接地导体层5的与第1电介质层2相反的一侧的矩形板状的电介质层。本实施方式的布线基板1中，上述第2电介质层6设置在第1电介质层2 的第2面2b，从而布线基板1的机械强度得到提高。此外，由此，能够保持与安装布线基板1的外部安装基板之间的绝缘性。
在本实施方式中，第2电介质层6其外形与第1电介质层2相同，且在俯视下被设置成外形与第1电介质层2一致。由此，本实施方式的布线基板1能够减少因制造工序、环境试验以及可靠性试验时施加的热产生的、起因于第1电介质层2、接地导体布线4、接地导体层5以及第2电介质层6的热膨胀系数之差的热应力。此外，能够减轻布线基板1的翘曲、变形。
第2电介质层6其外形可以与第1电介质层2不相同，可以比第1 电介质层2大，也可以比第1电介质层2小，只要是覆盖接地导体层5 的大小即可。
一对信号导体布线3、3、接地导体布线4以及接地导体层5由金、银、铜、镍、钨、钼以及锰等金属材料构成。这些金属材料可以采用金属化层或者镀覆层等方式同时烧固在第1电介质层2的第1面2a或者第2 面2b，或者通过金属镀覆形成。此外，可以将金属材料加工制作成给定的形状，经由钎料等接合材料与设置在第1电介质层2的第1面2a的镀覆层接合，并不限于能够与第1电介质层2同时烧固的金属材料。例如，能够使用将由铁、镍、钴以及铬等构成的金属材料或者包括它们的合金加工成给定的形状并用钎料接合到设置在第1电介质层2的第1面2a的镀覆层而得到的部件。
若是第1电介质层2以及第2电介质层6由例如氧化铝质烧结体构成的情况，则能够如下那样制作。首先，将氧化铝以及氧化硅等原料粉末与适当的有机粘合剂以及有机溶剂一起成形为片状，制作矩形片状的多个陶瓷生片。接着，将这些陶瓷生片层叠，制作层叠体。之后，将该层叠体在 1300～1600℃的温度下烧固，从而能够制作第1电介质层2以及第2电介质层6。另外，陶瓷生片并不一定要层叠多个层，只要在作为第1电介质层2以及第2电介质层6的机械强度等方面没有障碍，就可以仅是一层。
此外，在第1电介质层2以及第2电介质层6由氧化铝质烧结体构成的情况下，各导体布线以及导体层例如包括钨，能够如下那样制作。将钨的粉末与有机溶剂以及有机粘合剂混合而制作出金属膏，通过丝网印刷法等方法，在会成为第1电介质层2的陶瓷生片的第1面以及第2面印刷成给定的图案形状。之后，将会成为第2电介质层6的陶瓷生片层叠，对这些陶瓷生片以及金属膏同时进行烧固。采用以上的方法，能够形成布线基板1。
接着，说明本发明的另一实施方式。图3是表示作为本发明的另一实施方式的布线基板1A的俯视图。图4是图3的切断面线B-B处的布线基板1A的剖视图。图5是表示布线基板1A的各层的俯视图。
本实施方式的布线基板1A与上述实施方式的布线基板1的不同点仅在于在第2电介质层6设置切口部6a，其他构成都相同。以下，说明设置在第2电介质层6的切口部6a，对于其他构成省略说明。
第2电介质层6参与到高频信号在信号导体布线3上传输时在信号导体布线3与接地导体层5之间耦合的电磁场的分布中，且影响比第1电介质层2小。其中，通过第2电介质层6，信号导体布线3与接地导体层5 的耦合变强，电容分量变大。如上所述，在信号导体布线3的第1端部 3a处，与配置在信号导体布线3的第1端部3a周边的例如电连接至布线基板1的外部电路基板、焊料、连接端子等导体发生静电耦合，或者进一步与连接至第1端部3a的引线端子发生耦合。因此，在信号导体布线3 的第1端部3a与上述导体之间产生的电容分量变大，信号导体布线3的第1端部3a处的特性阻抗变小，所以在信号导体布线3的第1端部3a处，减少电容分量也没问题。在本实施方式中，为了减少信号导体布线3 的第1端部3a处的电容分量，在第2电介质层6设置切口部6a。另外，为了减少信号导体布线3的第1端部3a处的电容分量，还能够扩大信号导体布线3与接地导体布线4的间隔、或者信号导体布线3与接地导体层 5的间隔。其中，在该情况下，布线基板1A的小型化、集成化变得困难。因此，在本实施方式中，为了减少信号导体布线3的第1端部3a处的电容分量，在第2电介质层6设置有切口部6a。其结果是，能够限制在信号导体布线3的第1端部3a处特性阻抗变小，并且容易将电容分量调整成任意的值，容易设成期望的特性阻抗。进而，能够实现布线基板1A的小型化、集成化。
第2电介质层6具有与包括第1电介质层2的第1面2a的第1边2a1 以及第2面2b的第1边2b1的面平行的第1侧面6a1。切口部6a在俯视下是将信号导体布线3的第1端部3a以及被信号导体布线3的第1端部 3a夹持的接地导体布线4的第1端部4a所处的区域从第1侧面6a1侧切去的部分。即，在信号导体布线3的第1端部3a以及被信号导体布线3 的第1端部3a夹持的接地导体布线4的第1端部4a的正下方的位置处，不存在第2电介质层6。由此，能够进一步减少信号导体布线3的第1端部3a的电容分量，限制特性阻抗变成比期望的值小的情况，并且容易将电容分量调整成任意的值，容易设成期望的特性阻抗。由此，能够进一步减少高频信号在信号导体布线3上传输时产生的、信号导体布线3的第1 端部3a处的传输损耗以及反射损耗。
与设置在接地导体层5的第1非形成区域5a同样地，可以在信号导体布线3的第1端部3a的正下方以及被信号导体布线3的第1端部3a 夹持的接地导体布线4的第1端部4a的正下方，分别设置单独的切口部。其中，为了减少因残留于单独的切口部间的第2电介质层6的部分而产生的电容分量并实现布线基板1A的小型化、集成化，可以如下这样。即，可以设置包括信号导体布线3的第1端部3a的正下方以及被信号导体布线3的第1端部3a夹持的接地导体布线4的第1端部4a的正下方的一个切口部6a。此外，在设置了单独的切口部的情况下，也存在残留于其间的电介质部分因在布线基板1A产生的应力而发生缺损或破裂的可能性。为了降低该可能性，可以设为一个切口部6a。
另外，通过设为这样的一个切口部6a，构成为在被信号导体布线3 的第1端部3a夹持的接地导体布线4的第1端部4a的正下方也不存在第 2电介质层6的结构。因此，能够减少在配置于信号导体布线3的第1端部3a周边的例如上述导体与被信号导体布线3的第1端部3a夹持的接地导体布线4之间产生的电容分量。因此，能够限制特性阻抗变得比期望的值小的情况，并且容易将电容分量调整成任意的值，容易设成期望的特性阻抗。进而，能够减少起因于第1电介质层2与第2电介质层6以及接地导体层5的热膨胀系数之差而在切口部6a产生的热应力。
在本实施方式中，第2电介质层6的切口部6a在俯视下是矩形状，但是将角部设成了曲线形状(R形状)。由于第2电介质层6例如由陶瓷材料等构成，所以若将角部设成锐角，则在使用布线基板1A时附加外力时，在第2电介质层6产生的应力就会集中于锐角的角部，存在在第2 电介质层6产生龟裂等的可能性。通过将切口部6a的角部设成R形状，从而能够降低因应力集中引起的龟裂等产生的可能性。
此外，切口部6a的形状并不限于矩形状，在俯视下可以是包括三角形状以及梯形形状的多边形状、半圆形状、半椭圆形状等。在多边形状的情况下，可以与矩形状同样地将角部设成R形状。
接着，说明本发明的又一实施方式。图6是表示作为本发明的又一实施方式的布线基板1B的俯视图。图7是图6的切断面线C-C处的布线基板1B的剖视图。
本实施方式的布线基板1B在接地导体层5以及第2电介质层6中，除了上述布线基板1A的第1非形成区域5a以及切口部6a以外，在与它们相反的一侧还设置有第2非形成区域5b以及第2切口部6b。仅这一点与上述实施方式的布线基板1A不同，其他构成都相同。以下，说明第2 非形成区域5b以及第2切口部6b，对其他构成省略说明。
设置在接地导体层5的第2非形成区域5b在俯视下将信号导体布线 3的第2端部3b所处的区域从与第1电介质层2的第1面2a的第2边2a2 对置的第2面2b的第2边2b2侧向内向侧切去。此外，第2电介质层6 具有与包括第1电介质层2的第1面2a的第2边2a2以及第2面2b的第 2边2b2的面平行的第2侧面6b1。关于第2切口部6b，在俯视下，将信号导体布线3的第2端部3b以及被信号导体布线3的第2端部3b夹持的接地导体布线4的第2端部4b所处的区域从第2侧面6b1侧切去。
即，在第1电介质层2的厚度方向上与信号导体布线3的第2端部 3b对置的位置，并没有部分地形成接地导体层5，而是第2面2b露出。此外，在信号导体布线3的第2端部3b以及被信号导体布线3的第2端部3b夹持的接地导体布线4的第2端部4b的正下方的位置处不存在第2 电介质层6。
通过在接地导体层5以及第2电介质层6分别设置第2非形成区域 5b以及第2切口部6b，从而在信号导体布线3的第2端部3b也能够得到与第1端部3a同样的效果。即，能够减少第2端部3b处的电容分量，限制特性阻抗的降低，并且容易将电容分量调整成任意的值，容易设成期望的特性阻抗。由此，能够减少高频信号在信号导体布线3上传输时产生的、第2端部3b处的高频信号的插入损耗以及反射损耗，提高信号导体布线 3处的频率特性。
接着，说明具备布线基板1的光半导体元件封装体100以及光半导体装置200。
图8是表示具备布线基板1的光半导体元件封装体100的立体图。图 9是光半导体元件封装体100的俯视图。图10是表示光半导体装置200 的剖视图。
光半导体元件封装体100具备布线基板1、基体20和框构件30。在布线基板1的信号导体布线3以及接地导体布线4连接用于与外部电路连接的引线端子10。光半导体元件封装体100在其内部收纳光半导体元件 11而构成具有光电变换功能的光半导体装置200。
在本实施方式中，收纳于光半导体元件封装体100中的光半导体元件 11是作为发光元件的LD(激光二极管)。
基体20形成为矩形板状，在上表面具有能搭载光半导体元件11的搭载区域。该搭载区域是用于经由绝缘性基板搭载收纳于光半导体元件封装体100的光半导体元件11并将光半导体元件11固定在基体20的上表面的区域。
本实施方式的基体20由金属构件制作。此外，作为基体20，至少要求在搭载光半导体元件11的搭载区域的部分具有高的绝缘性。因此，例如，可以构成为在基体20的至少搭载区域上设置由绝缘性基板构成的安装构件13。特别地，在对于基体20要求高的散热性的情况下，由于金属构件具有高的散热性，所以基体20可以是这样的构成。通过构成为在基体20上设置安装构件13，从而能够提高基体20的散热性。
作为金属构件的材料，具体来说，能够使用铁、铜、镍、铬、钴、钼或者钨这样的金属。或者，作为金属构件的材料，能够使用这些金属的合金、例如铜-钨合金、铜-钼合金、铁-镍-钴合金等。通过对这样的金属材料的铸块实施压延加工法、冲裁加工法这样的金属加工法，从而能够制作构成基体20的金属构件。
利用钎料等接合材料，在由制作出的金属构件构成的基体20的搭载区域上接合另行制作出的安装构件13。
此外，本实施方式的基体20可以通过将多个绝缘性基板层叠来制作。并且，在基体20的搭载区域上搭载光半导体元件11。作为绝缘性基板，例如，能够使用氧化铝质烧结体、莫来石质烧结体、碳化硅质烧结体、氮化铝质烧结体或者氮化硅质烧结体这样的陶瓷材料、或者玻璃陶瓷材料。
说明基体20的制作方法的一例。通过将含有上述材料的玻璃粉末以及陶瓷粉末的原料粉末、有机溶剂以及粘合剂搀混来制作混合构件。通过将该混合构件成形为片状来制作多个陶瓷生片。通过将制作出的多个陶瓷生片层叠来制作层叠体。通过在约1600度的温度下烧固层叠体，由此制作基体20。另外，作为基体20，并不限于将多个绝缘性基板层叠的构成。可以由一个绝缘性基板构成基体20。
框构件30在俯视下围绕基体20的搭载区域，并设置在基体20的上表面。框构件30只要围绕搭载区域即可，在框构件30的内侧，搭载区域可以处于中央部分，也可以处于其他部分。此外，对于基体20而言，在俯视下，基体20的上表面可以比框构件30大而具有延伸出的部分，也可以具有与框构件30大致相同的外形状。
框构件30由金属材料构成，例如能够使用与基体20相同的铁、铜、镍、铬、钴以及钨这样的金属构件、或者包括这些金属的合金。通过对这样的金属构件的铸块实施切削加工法、模具加工法、冲裁加工法这样的金属加工法，从而能够制作由金属构件构成的框构件30。此外，作为框构件30，可以使用陶瓷材料。此外，框构件30可以由一种材料构成，也可以是将多种材料层叠而成的结构。
在本实施方式中，由于使用光半导体元件，所以在框构件30设置有用于使光透过的贯通孔。可以在贯通孔中插通光纤的输入端部，将从光半导体元件11射出的光输入到光纤。此外，也可以将光纤的输入端部固定在贯通孔的外向侧，使从光半导体元件11射出的光透过贯通孔并输入到外部的光纤。另外，光的输入输出可以经由框构件30的上部开口来进行。在该情况下，没有必要在框构件30设置贯通孔。
在框构件30的侧壁形成有长孔。设置布线基板1贯通框构件30的侧壁，以便将该长孔堵塞。布线基板1从框构件30的框内向框外或者从框外向框内输入输出电信号。布线基板1在上表面将信号导体布线3以及接地导体布线4的中央部夹持地设置第3电介质层7。此外，信号导体布线 3的第1端部3a配置在框构件30的外部，信号导体布线3的第2端部3b 配置在框构件30的内部。为了设成这样的方式，本实施方式的光半导体元件封装体100在俯视下设置有沿着框构件30的外形的U字状(角是直角状的形状)的由电介质材料构成的第3电介质层7。设置在内部的信号导体布线3的第2端部3b与搭载在基体20的搭载区域的光半导体元件 11在框内被连接构件电连接。信号导体布线3的第1端部3a如上所述那样与引线端子10连接。
光半导体元件11与布线基板1的连接只要能够传输电信号就可以是任何方式的连接。例如，可以是基于作为连接构件的接合引线12的连接、倒装芯片连接或者基于各向异性导电膜(ACF)的连接等。
光半导体元件封装体100可以具备盖构件。盖构件在框构件30的上表面被钎料等接合材料接合。在组装光半导体装置200的情况下，在基体 20的搭载区域经由安装构件13搭载光半导体元件11并固定于基体20，将光半导体元件11和布线基板1电连接。此外，将光纤固定于框构件30，以便与光半导体元件11进行光信号的输入输出。之后，将盖构件固定在框构件30的上表面。盖构件向框构件30的固定例如通过缝焊(seam weld) 等来进行。
盖构件只要不使水分、微粒子等侵入到光半导体装置200的内部即可，能够使用将与框构件30相同的金属材料、陶瓷材料等加工成形为板状而成的构件。
光半导体元件11需要配置在光纤的光轴上。因此，不将光半导体元件11直接搭载于基体20，而是将安装构件13固定于基体20的搭载区域，经由该安装构件13进行搭载，从而可以使位置匹配变得容易。安装构件 13只要是具有绝缘性的材料即可，能够使用与在基体20中说明的绝缘性基板相同的陶瓷材料等。
上述的光半导体装置200是作为光半导体元件11而收纳了发光元件的构成，但是本发明的光半导体装置并不限于此，也可以是作为光半导体元件11而收纳了作为受光元件的PD(光电二极管)的构成。
作为半导体元件11的受光元件接受从光纤射出的光，输出与受光量相应的电信号。该电信号经由布线基板1被输出到外部。外部的控制部执行与从光半导体装置输出的电信号相应的处理。
(实施例)
以上述的布线基板1的图1、图2的构成作为实施例1，以图3、图4 的构成作为实施例2，将在布线基板1的接地导体层5不设置第1非形成区域5a而是在信号导体布线3的第1端部3a正下方存在接地导体层5 的构成作为比较例1，通过仿真对反射损耗以及插入损耗进行评价。
仿真使用了CYBERNET社制的ANSYS HFSS。将第1电介质层2 的厚度设为0.4mm，将第2电介质层6的厚度设为0.5mm，将信号导体布线3的宽度设为0.35mm，将被信号导体布线3夹持的接地导体布线4 的宽度设为0.57mm，将位于信号导体布线3的两端的接地导体布线4的宽度设为0.535mm。俯视布线基板1时，将中心轴被设置成与信号导体布线3的中心轴一致的第1非形成区域5a中相对于高频信号的传输方向为直角方向的宽度设为0.7mm，将传输方向的长度设为0.7mm。将中心轴被设置成与被信号导体布线3夹持的接地导体布线4的中心轴一致的切口部6a中相对于高频信号的传输方向为直角方向的宽度设为1.74mm，将传输方向的长度设为0.8mm。将上述的布线基板1的图1、图2的构成设为实施例1。将图3、图4的构成设为实施例2。将在布线基板1的接地导体层5不设置第1非形成区域5a而是在信号导体布线3的第1端部3a 正下方存在接地导体层5的构成设为比较例1。针对各个实施例以及比较例，通过电磁场仿真评价了反射损耗以及插入损耗。
图11是表示反射损耗以及插入损耗的仿真结果的曲线图。图11的(a) 表示反射损耗，图11的(b)表示插入损耗。信号频率至15GHz为止，实施例2比实施例1能够将反射损耗抑制得更低。若超过15GHz，则实施例1和实施例2是大致相同的结果。遍及所计算的所有频率，可知实施例 1、2都比比较例1更加减少了反射损耗。
此外，在插入损耗方面，遍及所计算的所有频率，实施例1、2都比比较例1更加减少了插入损耗，实施例1和实施例2大致相同。
根据以上的仿真结果可知，通过在接地导体层5中，在信号导体布线 3的第1端部3a的正下方设置第1非形成区域5a，从而与未进行设置的比较例1相比，反射损耗以及插入损耗都减少了。此外，通过还在第2 电介质层6设置切口部6a，在15GHz以下能够进一步减少反射损耗。
符号说明
1，1A，1B 布线基板
2 第1电介质层
2a 第1面
2b 第2面
3 信号导体布线
3a 第1端部
3b 第2端部
4 接地导体布线
4a 第1端部
4b 第2端部
5 接地导体层
5a，5b 非形成区域
6 第2电介质层
6a1 第1侧面
6b1 第2侧面
6a，6b 切口部
10 引线端子
11 光半导体元件
12 接合引线
13 安装构件
20 基体
2a1 第1边
2a2 第2边
2b1 第1边
2b2 第2边
30 框构件
100 光半导体元件封装体
200 光半导体装置

Claims (6)

1.一种布线基板，其特征在于，包括：
第1电介质层，是矩形板状，具有第1面和位于所述第1面的相反侧的第2面；
接地导体布线，位于所述第1面且连接至接地电位，所述接地导体布线的第1端部延伸到所述第1面的第1边；
一对信号导体布线，位于所述第1面且进行信号传输，所述一对信号导体布线与所述接地导体布线隔着给定间隔且沿着所述接地导体布线而位于所述接地导体布线的宽度方向两侧，并且所述一对信号导体布线的第1端部延伸至所述第1面的所述第1边；
接地导体层，位于所述第2面且连接至接地电位，在俯视下，该接地导体层在与所述信号导体布线的所述第1端部重叠的区域内，具有从与所述第1面的第1边对置的所述第2面的第1边向内向侧被切去的第1非形成区域、和在俯视下与所述接地导体布线的所述第1端部重叠配置的形成区域；以及
第2电介质层，位于所述接地导体层的与所述第1电介质层相反的一侧，且是矩形板状，
所述第2电介质层具有与包含所述第1面的所述第1边及所述第2面的所述第1边在内的面平行的第1侧面，且在俯视下具有从所述第1侧面侧被切去的第1切口部，
在俯视下，所述接地导体层的所述第1非形成区域和所述形成区域位于所述第1切口部。
2.根据权利要求1所述的布线基板，其特征在于，
所述第1切口部从所述第2面的第1边向内向侧被切成一个切口部。
3.根据权利要求1或2所述的布线基板，其特征在于，
所述信号导体布线的第2端部延伸至所述第1面的与所述第1边对置的第2边，
所述接地导体布线的第2端部延伸至所述第1面的所述第2边，
所述接地导体层，在俯视下与所述信号导体布线的所述第2端部重叠的区域内，还具有从与所述第1面的所述第2边对置的所述第2面的第2边侧向内向侧被切去的第2非形成区域。
4.根据权利要求3所述的布线基板，其特征在于，
所述第2电介质层具有与包括所述第1电介质层的所述第1面的所述第2边以及所述第2面的所述第2边在内的面平行的第2侧面，还具有在俯视下从所述第2侧面侧被切去的第2切口部。
5.一种光半导体元件封装体，其特征在于，具备：
基体，具有包括搭载光半导体元件的搭载区域的上表面，且是板状；
框构件，配置在所述上表面，以使得包围所述搭载区域；以及
权利要求1～4中任一项所述的布线基板，该布线基板贯通所述框构件，使得所述信号导体布线的所述第1端部配置在所述框构件的外部。
6.一种光半导体装置，其特征在于，具备：
权利要求5所述的光半导体元件封装体；
光半导体元件，被搭载在所述搭载区域；以及
连接构件，电连接所述信号导体布线和所述光半导体元件。
CN201780003686.1A 2016-01-27 2017-01-26 布线基板、光半导体元件封装体以及光半导体装置 Active CN108352363B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016012943 2016-01-27
JP2016-012943 2016-01-27
PCT/JP2017/002745 WO2017131092A1 (ja) 2016-01-27 2017-01-26 配線基板、光半導体素子パッケージおよび光半導体装置

Publications (2)

Publication Number Publication Date
CN108352363A CN108352363A (zh) 2018-07-31
CN108352363B true CN108352363B (zh) 2022-01-21

Family

ID=59398358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780003686.1A Active CN108352363B (zh) 2016-01-27 2017-01-26 布线基板、光半导体元件封装体以及光半导体装置

Country Status (5)

Country Link
US (1) US10512155B2 (zh)
EP (1) EP3410471A4 (zh)
JP (1) JP6633656B2 (zh)
CN (1) CN108352363B (zh)
WO (1) WO2017131092A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352363B (zh) * 2016-01-27 2022-01-21 京瓷株式会社 布线基板、光半导体元件封装体以及光半导体装置
JP7398877B2 (ja) * 2019-04-18 2023-12-15 新光電気工業株式会社 半導体装置用ステム及び半導体装置
JP2021027136A (ja) * 2019-08-02 2021-02-22 ＣＩＧ Ｐｈｏｔｏｎｉｃｓ Ｊａｐａｎ株式会社 光モジュール
CN114291783A (zh) * 2021-12-31 2022-04-08 深圳市信为科技发展有限公司 具有微细多引线的压力传感器及其制备方法
WO2024014433A1 (ja) * 2022-07-11 2024-01-18 京セラ株式会社 配線構造体および電子モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249596A (ja) * 2002-02-22 2003-09-05 Kyocera Corp 入出力端子および半導体素子収納用パッケージ
CN1925720A (zh) * 2005-09-01 2007-03-07 日本特殊陶业株式会社 布线基板、电容器
JP2012222079A (ja) * 2011-04-06 2012-11-12 Kyocera Corp 端子構造体、電子部品収納用パッケージおよび電子装置
WO2014192687A1 (ja) * 2013-05-29 2014-12-04 京セラ株式会社 素子収納用パッケージおよび実装構造体

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4972050A (en) * 1989-06-30 1990-11-20 Kollmorgen Corporation Wire scribed circuit boards and methods of their manufacture
US5311406A (en) * 1991-10-30 1994-05-10 Honeywell Inc. Microstrip printed wiring board and a method for making same
US5581523A (en) * 1992-11-17 1996-12-03 Seiko Epson Corporation Laser emission unit, optical head and optical memory device
KR100269161B1 (ko) * 1993-02-27 2000-10-16 윤종용 광헤드
JP3376731B2 (ja) * 1994-11-09 2003-02-10 東京エレクトロン株式会社 高周波用のプリント基板及びこれを用いたプローブカード
EP0899795A3 (en) * 1997-08-27 1999-05-12 Sumitomo Electric Industries, Ltd. Optical-semiconductor container or module
US7968362B2 (en) * 2001-03-27 2011-06-28 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
US7215886B2 (en) * 2002-02-04 2007-05-08 Hitachi, Ltd. Optical communication module
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
US7066659B2 (en) * 2002-02-14 2006-06-27 Finisar Corporation Small form factor transceiver with externally modulated laser
US7204648B2 (en) * 2002-03-19 2007-04-17 Finisar Corporation Apparatus for enhancing impedance-matching in a high-speed data communications system
US7039083B2 (en) * 2003-03-12 2006-05-02 Opnext, Inc. High speed optical transmission assembly
KR100526504B1 (ko) * 2003-06-04 2005-11-08 삼성전자주식회사 광소자 모듈 패키지 및 그 제조 방법
JP3936925B2 (ja) * 2003-06-30 2007-06-27 日本オプネクスト株式会社 光伝送モジュール
US7020960B2 (en) * 2003-06-30 2006-04-04 Finisar Corporation Systems and methods for fabricating printed circuit boards
GB2405993A (en) * 2003-09-11 2005-03-16 Agilent Technologies Inc An arrangement for dissipating heat in an electro-optical system
US7226219B2 (en) * 2003-11-12 2007-06-05 Hamamatsu Photonics K.K. High-frequency signal transmitting optical module and method of fabricating the same
KR20070007173A (ko) * 2004-03-31 2007-01-12 다다히로 오미 회로 기판 및 그의 제조방법
JP2006171398A (ja) * 2004-12-16 2006-06-29 Hitachi Cable Ltd 光伝送モジュール
JP4774920B2 (ja) * 2005-10-31 2011-09-21 ソニー株式会社 光送受信装置
JP4777759B2 (ja) * 2005-12-01 2011-09-21 富士フイルム株式会社 配線基板及び配線基板接続装置
JP4425936B2 (ja) * 2006-02-20 2010-03-03 Ｎｅｃエレクトロニクス株式会社 光モジュール
WO2007099612A1 (ja) * 2006-02-28 2007-09-07 Fujikura Ltd. 一芯双方向光モジュール
JP2009158511A (ja) * 2007-12-25 2009-07-16 Sumitomo Metal Electronics Devices Inc 入出力端子及び半導体素子収納用パッケージ
WO2009119850A1 (ja) * 2008-03-27 2009-10-01 京セラ株式会社 複合光伝送基板および光モジュール
JP2010191365A (ja) * 2009-02-20 2010-09-02 Hitachi Ltd 光インターコネクション実装回路
WO2010113968A1 (ja) * 2009-03-30 2010-10-07 京セラ株式会社 光電気配線基板および光モジュール
US9232654B2 (en) * 2009-06-02 2016-01-05 Hsio Technologies, Llc High performance electrical circuit structure
WO2012043313A1 (ja) * 2010-09-28 2012-04-05 京セラ株式会社 素子収納用パッケージ、およびこれを用いた電子装置
CN103222352A (zh) * 2010-11-12 2013-07-24 国立大学法人东北大学 多层布线基板
JP5595524B2 (ja) * 2010-12-28 2014-09-24 京セラ株式会社 光モジュールおよび光配線基板
US20130108210A1 (en) * 2011-10-26 2013-05-02 Hiroshi Uemura Flexible optoelectronic wiring module
WO2013108564A1 (ja) * 2012-01-18 2013-07-25 京セラ株式会社 入力装置、表示装置、および電子機器
JP5902813B2 (ja) * 2012-06-26 2016-04-13 京セラ株式会社 半導体素子収納用パッケージおよび半導体装置
US9603274B2 (en) * 2012-10-30 2017-03-21 Kyocera Corporation Container for housing electronic component and electronic device
KR101729179B1 (ko) * 2012-11-26 2017-05-11 한국전자통신연구원 광송수신용 인쇄회로기판들의 배선 연결 구조 및 그를 구비한 광송수신 모듈
JP5401617B1 (ja) * 2013-01-24 2014-01-29 有限会社 ナプラ 受動素子内蔵基板
CN104412381B (zh) * 2013-01-31 2018-01-09 京瓷株式会社 电子元件搭载用基板、电子装置以及摄像模块
US8908728B1 (en) * 2013-07-08 2014-12-09 Schott Ag Transistor outline package
TWI593329B (zh) * 2013-09-24 2017-07-21 聯詠科技股份有限公司 配線方法、電子裝置與連接器
JP6034279B2 (ja) * 2013-11-29 2016-11-30 京セラ株式会社 配線基板
CN106062946B (zh) * 2014-03-13 2018-10-23 京瓷株式会社 电子部件收纳用封装件以及电子装置
KR20160101502A (ko) * 2015-02-17 2016-08-25 한국전자통신연구원 Rf 패키지 및 그 제조 방법
WO2016186128A1 (ja) * 2015-05-20 2016-11-24 京セラ株式会社 半導体素子パッケージ、半導体装置および実装構造体
JP6438377B2 (ja) * 2015-11-10 2018-12-12 ヒロセ電機株式会社 ケーブル付コネクタ
CN108352363B (zh) * 2016-01-27 2022-01-21 京瓷株式会社 布线基板、光半导体元件封装体以及光半导体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249596A (ja) * 2002-02-22 2003-09-05 Kyocera Corp 入出力端子および半導体素子収納用パッケージ
CN1925720A (zh) * 2005-09-01 2007-03-07 日本特殊陶业株式会社 布线基板、电容器
JP2012222079A (ja) * 2011-04-06 2012-11-12 Kyocera Corp 端子構造体、電子部品収納用パッケージおよび電子装置
WO2014192687A1 (ja) * 2013-05-29 2014-12-04 京セラ株式会社 素子収納用パッケージおよび実装構造体

Also Published As

Publication number Publication date
US20180352648A1 (en) 2018-12-06
EP3410471A4 (en) 2019-09-25
JP6633656B2 (ja) 2020-01-22
JPWO2017131092A1 (ja) 2018-08-09
CN108352363A (zh) 2018-07-31
US10512155B2 (en) 2019-12-17
WO2017131092A1 (ja) 2017-08-03
EP3410471A1 (en) 2018-12-05

Similar Documents

Publication Publication Date Title
CN108352363B (zh) 布线基板、光半导体元件封装体以及光半导体装置
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
EP3300104A1 (en) Semiconductor element package, semiconductor device, and mounting structure
EP3118895B1 (en) Package for housing an electronic component and electronic device including the package
JP6777755B2 (ja) 高周波基体、高周波パッケージおよび高周波モジュール
JP6923431B2 (ja) 高周波基体、高周波パッケージおよび高周波モジュール
WO2018021209A1 (ja) 半導体素子実装用基板および半導体装置
JP6825986B2 (ja) 配線基板、電子部品収納用パッケージおよび電子装置
JP2017059680A (ja) 配線基板、半導体素子パッケージおよび半導体装置
EP3098842B1 (en) Package for an electronic element
JP4874177B2 (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
JP2016115736A (ja) 半導体素子パッケージおよび半導体装置
US11901247B2 (en) Insulating component, semiconductor package, and semiconductor apparatus
JP2001257415A (ja) 光半導体装置
JP7244630B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
WO2021107114A1 (ja) 配線基体、半導体素子収納用パッケージ、および半導体装置
JP7254011B2 (ja) 配線基体、半導体素子収納用パッケージ、および半導体装置
WO2023276923A1 (ja) 配線板および電子装置
JP2004356392A (ja) 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant