JP2012222079A - 端子構造体、電子部品収納用パッケージおよび電子装置 - Google Patents

端子構造体、電子部品収納用パッケージおよび電子装置 Download PDF

Info

Publication number
JP2012222079A
JP2012222079A JP2011084617A JP2011084617A JP2012222079A JP 2012222079 A JP2012222079 A JP 2012222079A JP 2011084617 A JP2011084617 A JP 2011084617A JP 2011084617 A JP2011084617 A JP 2011084617A JP 2012222079 A JP2012222079 A JP 2012222079A
Authority
JP
Japan
Prior art keywords
conductor layers
ground conductor
terminal block
signal
signal conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011084617A
Other languages
English (en)
Other versions
JP5769474B2 (ja
Inventor
Takayuki Shirasaki
隆行 白崎
Masahiro Tsujino
真広 辻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011084617A priority Critical patent/JP5769474B2/ja
Publication of JP2012222079A publication Critical patent/JP2012222079A/ja
Application granted granted Critical
Publication of JP5769474B2 publication Critical patent/JP5769474B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】端子構造体の上面信号導体層における信号の伝送特性を向上させること。
【解決手段】端子構造体110は、誘電材料から成る端子台1と、端子台1の上面における
端部に形成された複数の上面信号導体層2および複数の上面接地導体層3と、端子台1の下面に形成された下面接地導体層4と、端子台1の側面に形成された複数の側面接地導体層5および複数の側面信号導体層6とを含んでいる。複数の上面接地導体層3は、複数の上面信号導体層2のそれぞれを挟むように配置されている。複数の側面接地導体層5は、複数の上面接地導体層3および下面接地導体層4に電気的に接続されている。複数の側面信号導体層6は、複数の上面信号導体層2に電気的に接続されている。複数の側面接地導体層5は、端子台1の側面の上端から下端にかけて形成されており、複数の側面信号導体層6は、端子台1の側面の上端から形成されており複数の側面接地導体層6よりも短い。
【選択図】図2

Description

本発明は、例えば通信分野において用いられる端子構造体、電子部品収納用パッケージおよび電子装置に関するものである。
例えば通信分野において用いられる電子装置の端子構造体は、誘電材料から成る端子台の上面に設けられた複数の上面信号導体層および複数の上面接地導体層を有している。端子構造体は、端子台の下面に設けられた下面接地導体層と、複数の上面信号導体層に接合された複数の信号リード端子と、複数の上面接地導体層に接合された複数の接地リード端子とをさらに含んでいる。複数の信号リード端子に付着しているろう材が端子台の側面に形成された複数の側面信号導体層にも付着していることによって、複数の信号リード端子の接合強度が向上されている。同様に、複数の接地リード端子に付着しているろう材が端子台の側面に形成された複数の側面接地導体層にも付着していることによって、複数の接地リード端子の接合強度が向上されている。
特開2010−199277号公報
しかしながら、上述の端子構造体において、側面信号導体層は、例えば下面接地導体層による寄生容量または例えば隣に設けられている側面接地導体層による寄生容量が付加されており、上面信号導体層における信号の伝送特性が低減される可能性があった。
本発明の一つの態様によれば、端子構造体は、誘電材料から成る端子台と、端子台の上面における端部に形成された複数の上面信号導体層および複数の上面接地導体層と、端子台の下面に形成された下面接地導体層と、端子台の側面に形成された複数の側面接地導体層および複数の側面信号導体層とを含んでいる。複数の上面接地導体層は、複数の上面信号導体層のそれぞれを挟むように配置されている。複数の側面接地導体層は、複数の上面接地導体層および下面接地導体層に電気的に接続されている。複数の信号導体層は、複数の上面信号導体層に電気的に接続されている。複数の側面接地導体層は、端子台の側面の上端から下端にかけて形成されており、複数の側面信号導体層が、端子台の側面の上端から形成されており複数の側面接地導体層よりも短い。
本発明の他の態様によれば、電子部品収納用パッケージは、上記の端子構造体と、端子構造体を支持する容器体とを含んでいる。
本発明の他の態様によれば、電子装置は、上記の電子部品収納用パッケージと、電子部品収納用パッケージに搭載された電子部品とを含んでいる。
本発明の一つの態様によれば、端子構造体が複数の側面接地導体層および複数の側面信号導体層を含んでおり、複数の側面接地導体層が端子台の側面の上端から下端にかけて形成されており、複数の側面信号導体層が端子台の側面の上端から形成されており複数の側面接地導体層よりも短いことによって、端子構造体は、複数の側面信号導体層における寄
生容量に関して低減されており、複数の上面信号導体層における信号の伝送特性に関して向上されている。
本発明の他の態様によれば、電子部品収納用パッケージは、上述の端子構造体を含んでいることによって、収容される電子部品および外部の間における信号の伝送特性に関して向上されている。
本発明の他の態様によれば、電子装置は、上述の電子部品収納用パッケージを含んでいることによって、信号の伝送特性に関して向上されている。
本発明の第1の実施形態における電子装置の斜視図を示している。 (a)は図1に示された端子構造体の上面斜視図を示しており、(b)は(a)に示された端子構造体の下面斜視図を示している。 (a)は図2(a)に示された端子構造体の平面図を示しており、(b)は(a)に示された端子構造体の側面図を示しており、(c)は(a)に示された端子構造体の下面図を示している。 図2(b)に示された端子構造体の側面信号導体層における寄生容量を模式的に示している。 図2(b)に示された側面信号導体層の他の形状例を示す側面図である。 (a)は本発明の第2の実施形態における電子装置の端子構造体の下面斜視図を示しており、(b)は(a)に示された端子構造体の下面図を示している。 (a)は図6(a)に示された端子構造体の信号リード端子における寄生容量を模式的に示しており、(b)は比較例の端子構造体の信号リード端子における寄生容量を模式的に示している。 本発明の第3の実施形態における電子装置の端子構造体の下面斜視図を示している。 (a)は図8に示された端子構造体の信号リード端子における寄生容量を模式的に示しており、(b)は比較例の端子構造体の信号リード端子における寄生容量を模式的に示している。 (a)は本発明の第4の実施形態における電子装置の端子構造体の平面図を示しており、(b)は(a)に示された端子構造体の側面図を示している。
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。
(第1の実施形態)
図1に示されているように、本発明の第1の実施形態における電子装置は、電子部品収納用パッケージ100と、電子部品収納用パッケージ100に搭載された電子部品200とを含ん
でいる。電子部品収納用パッケージ100は、端子構造体110と、端子構造体110を支持する
容器体120とを含んでいる。
図2および図3に示されているように、端子構造体110は、端子台1と、端子台1の上
面に形成された複数の上面信号導体層2と、端子台1の上面に形成された複数の上面接地導体層3と、端子台1の下面に形成された下面接地導体層4と、端子台1の側面に形成された複数の側面接地導体層5と、端子台1の側面に形成された複数の側面信号導体層6と、端子台1の上端に形成された上端接地導体層7を含んでいる。端子構造体110は、複数
の上面信号導体層2に接合された複数の信号リード端子8と、複数の上面接地導体層3に接合された複数の接地リード端子9とをさらに含んでいる。
図2(a)において、端子台1は、仮想のxyz空間におけるxy平面に設けられている。端子台1は、誘電材料から成り、基体誘電体層11および上側誘電体層12を有している。誘電材料は、例えばセラミックスである。上側誘電体層12は、基体誘電体層11の上に設けられており、図2(a)および(b)において、基体誘電体層11および上側誘電体層12の境が、仮想の二点鎖線によって示されている。図3(a)に示されているように、上側誘電体層12は、仮想xy平面のy軸方向において基体誘電体層11の中央部分に設けられている。
複数の上面信号導体層2は、端子台1の上面の仮想のy軸における端部11aに形成されている。図2(a)および図3(a)において、複数の上面信号導体層2は、ドット模様によって示されている。複数の上面信号導体層2は、基体誘電体層11の上面の仮想のy軸方向における第1の端部11aから第2の端部11bにかけて形成されており、部分的に基体誘電体層11および上側誘電体層12によって挟まれている。図3(a)において、複数の上面信号導体層2のうち上側誘電体層12によって覆われた部分が、上側誘電体層12を透視した状態で破線によって示されている。
複数の上面接地導体層3は、端子台1の上面における端部11aに形成されており、複数の上面信号導体層2のそれぞれを挟むように配置されている。図2(a)および図3(a)において、複数の上面接地導体層3は、ドット模様によって示されている。複数の上面接地導体層3は、基体誘電体層11の上面の仮想のy軸方向における第1の端部11aから第2の端部11bにかけて形成されており、部分的に基体誘電体層11および上側誘電体層12によって挟まれている。図3(a)において、複数の上面接地導体層3のうち上側誘電体層12によって覆われた部分が、上側誘電体層12を透視した状態で破線によって示されている。
下面接地導体層4は、端子台1の下面に形成されており、図2(b)および図3(c)においてドット模様によって示されている。下面接地導体層4は、図3(c)に示されているように、下面透視において複数の上面信号導体層2および複数の上面接地導体層3の形成領域に対応して設けられている。
複数の側面接地導体層5は、端子台1の側面に形成されており、複数の上面接地導体層3および下面接地導体層4に電気的に接続されている。図2(a)、(b)および図3(b)において、複数の側面接地導体層5は、ドット模様によって示されている。複数の側面接地導体層5は、端子台1の側面の上端から下端にかけて形成されている。複数の側面接地導体層5は、端子台1の側面に形成された複数のキャスタレーション内に形成されている。
複数の側面信号導体層6は、端子台1の側面に形成されており、複数の上面信号導体層2に電気的に接続されている。複数の側面信号導体層6は、図2(a)、(b)および図3(b)においてドット模様によって示されている。複数の側面信号導体層6のそれぞれは、複数の側面接地導体層5によって挟まれるように配置されている。複数の側面信号導体層6は、端子台1の側面の上端から形成されており、端子台1の側面に形成された複数のキャスタレーション内に形成されている。図3(b)に示されているように、複数の側面信号導体層6は、複数の側面接地導体層5の長さLよりも短い長さLを有している。
上端接地導体層7は、上側誘電体層12の上面に形成されており、上面誘電体層12の側面に形成された複数の導体層によって複数の上面接地導体層3に電気的に接続されている。図2(a)および図3(a)において、上端接地導体層7は、ドット模様によって示されている。上面誘電体層12の側面に形成された複数の導体層は、上面誘電体層12の側面に形
成された複数のキャスタレーション内に形成されている。
複数の信号リード端子8は、端子台1の端部11aにおいてろう材86によって複数の上面信号導体層2に接合されている。図2(b)に示されているように、ろう材86の一部分は、複数の側面信号導体層6にも付着している。複数の接地リード端子9は、端子台1の端部11aにおいてろう材95によって複数の上面接地導体層3に接合されている。図2(b)に示されているように、ろう材95の一部分は、複数の側面接地導体層5にも付着している。高周波信号の伝送構造における接地電位の安定化および信号リード端子8に付加される寄生容量の低減という観点において、複数の信号リード端子8が複数の接地リード端子9よりも細い方が好ましい。
図2(b)に示されているように、信号リード端子8の接合強度の観点において、側面信号導体層6の長さLは、信号リード端子8の厚みT以上であることが好ましい。信号リード端子8に負荷がかかった場合でも、側面信号導体層6との接続部において応力を分散させることができる。例えば信号リード端子8が0.1mmの厚みTを有する場合、
側面信号導体層6は例えば0.15mmの長さLを有するとよい。なお、上面信号導体層2における信号の伝送特性の観点において、側面信号導体層6の長さLは、上面信号導体層2を伝送される信号の波長の1/4以下であることが好ましい。側面信号導体層6の長さLが上面信号導体層2を伝送される信号の波長の1/4以下であることによって、上面信号導体層2を伝送される信号の反射が低減される。
本実施形態の端子構造体110において、複数の側面信号導体層6が端子台1の側面の上
端から形成されており複数の側面接地導体層5よりも短いことによって、複数の側面接地導体層5における寄生容量が低減されており、複数の上面信号導体層2における信号の伝送特性が向上されている。なお、複数の側面接地導体層5は、例えば端子台1の下面に下面接地導体層4が設けられた構造においては、端子台1の側面の下端まで設けられていることによって、下面接地導体層4との電気的接続を有することができ、接地電位の供給の安定化が図られる。
図4に示されているように、側面信号導体層6は、下面接地導体層4との間に形成された寄生容量C46と、側面接地導体層5との間に形成された寄生容量C56とを有している。側面信号導体層6が短いことによって、側面信号導体層6および下面接地導体層4の距離が大きくなり、寄生容量C46が低減されている。さらに、側面信号導体層6が短いことによって、側面信号導体層6および側面接地導体層5の対向部分が小さくなり、寄生容量C56が低減されている。図4において、寄生容量C46およびC56が模式的に示されている。
本実施形態における電子部品収納用パッケージ100は、上述の端子構造体110と、端子構造体110を支持する容器体120とを含んでいることによって、収容される電子部品200およ
び外部の間における信号の伝送特性に関して向上されている。
本実施形態における電子装置は、上述の電子部品収納用パッケージ100と、電子部品収
納用パッケージ100に搭載された電子部品200とを含んでいることによって、信号の伝送特性に関して向上されている。
なお、図5に示されているように、側面信号導体8が下方向に向かうに伴って小さくなるパターン幅を有していると、側面信号導体層8における寄生容量がさらに低減される。
(第2の実施形態)
図6(a)および(b)を参照して、本発明の第2の実施形態における電子装置につい
て説明する。本実施形態の電子装置において、第1の実施形態における電子装置と異なる構成は、下面接地導体層4の形状である。その他の構成は、第1の実施形態における電子装置と同様である。
下面接地導体層4は、複数の側面信号導体層6に対応して複数の非形成領域4aを有している。図6(b)に示されているように、下面接地導体層4は、基体誘電体層11の下面における端部11cに形成された複数の非形成領域4aを有しており、複数の非形成領域4aは、複数の信号リード端子8に対応して設けられている。
本実施形態の端子構造体110において、下面接地導体層4が複数の側面信号導体層6に
対応して複数の非形成領域4aを有していることによって、側面信号導体層6における下面接地導体層4による寄生容量が低減されており、複数の上面信号導体層2における信号の伝送特性が向上されている。図7(a)に示されているように、本実施形態の端子構造体110において、下面接地導体層4が非形成領域4aを有していることによって、図7(
b)に比較例として示されているように、下面接地導体層40が非形成領域を有さない端子構造体に比べて、本実施形態における端子構造体110は、側面信号導体層6および下面接
地導体層4の距離が大きくなっており、複数の信号リード端子8における下面接地導体層4による寄生容量C64に関して低減されている。図7(a)および(b)において、複数の信号リード端子8における寄生容量C64およびC640が模式的に示されている。
本実施形態における電子部品収納用パッケージ100は、上述の端子構造体110と、端子構造体110を支持する容器体120とを含んでいることによって、収容される電子部品200およ
び外部の間における信号の伝送特性に関して向上されている。
本実施形態における電子装置は、上述の電子部品収納用パッケージ100と、電子部品収
納用パッケージ100に搭載された電子部品200とを含んでいることによって、信号の伝送特性に関して向上されている。
(第3の実施形態)
図8を参照して、本発明の第3の実施形態における電子装置について説明する。本実施形態の電子装置において、第2の実施形態における電子装置と異なる構成は、端子台1の下面に設けられた下側誘電体層13をさらに含んでいることである。その他の構成は、第2の実施形態における電子装置と同様である。
本実施形態における電子装置は、下側誘電体層13をさらに含んでいることによって、例えば下層誘電体層13の下面に接地導体層をさらに設けることが可能となり、接地電位の安定化が図られる。下側誘電体層13は、基体誘電体層11の下面に設けられており、下面接地導体層4の複数の非形成領域4aに対応して複数の非形成部13aを有している。
本実施形態の端子構造体110において、下側誘電体層13が下面接地導体層4の複数の非
形成領域4aに対応して複数の非形成部13aを有していることによって、側面信号導体層6における寄生容量が低減されており、上面信号導体層2における信号の伝送特性が向上されている。図9(a)に示されているように、本実施形態の端子構造体110において、
下側誘電体層13が非形成部13aを有していることによって、図9(b)に比較例として示されているように下側誘電体層130が非形成領域を有さない端子構造体に比べて、本実施
形態における端子構造体110は、例えば下側誘電体層13の下面に設けられた接地導体層と
側面信号導体層6との間における誘電率が低減されており、側面信号導体層6における寄生容量に関して低減されている。図9(a)および(b)において、側面信号導体層6における寄生容量が模式的に示されている。
(第4の実施形態)
図10(a)および(b)を参照して、本発明の第4の実施形態における電子装置について説明する。本実施形態の電子装置において、第1の実施形態における電子装置と異なる構成は、複数の側面信号導体層6の幅が複数の信号リード端子8の幅よりも大きいことである。その他の構成は、第1の実施形態における電子装置と同様である。
本実施形態の端子構造体110において、複数の側面信号導体層6の幅6wが複数の信号
リード端子8の幅8wよりも大きいことによって、側面信号導体層6において信号リード端子8よりも広い部分がインダクタンス成分となって、このインダクタンス成分が信号リード端子8における側面信号導体層6による寄生容量と整合されて、端子構造体110の高
周波特性が向上される。
本実施形態における構成は、上述の第2および第3の実施形態における電子装置においても適用され得る。
110 端子構造体
1 端子台
11 基体誘電体層
12 上側誘電体層
2 上面信号導体層
3 上面接地導体層
4 下面接地導体層
5 側面接地導体層
6 側面信号導体層
7 上端接地導体層
8 信号リード端子
9 接地リード端子

Claims (6)

  1. 誘電材料から成る端子台と、
    該端子台の上面における端部に形成された複数の上面信号導体層と、
    前記端子台の前記上面における前記端部に形成されており、前記複数の上面信号導体層のそれぞれを挟むように配置された複数の上面接地導体層と、
    前記端子台の下面に形成された下面接地導体層と、
    前記端子台の側面に形成されており、前記複数の上面接地導体層および前記下面接地導体層に電気的に接続されている複数の側面接地導体層と、
    前記端子台の前記側面に形成されており、前記複数の上面信号導体層に電気的に接続されている複数の側面信号導体層と備えており、
    前記複数の側面接地導体層が、前記端子台の前記側面の上端から下端にかけて形成されており、前記複数の側面信号導体層が、前記端子台の前記側面の前記上端から形成されており前記複数の側面接地導体層よりも短いことを特徴とする端子構造体。
  2. 前記下面接地導体層は、前記複数の側面信号導体層に対応して複数の非形成領域を有していることを特徴とする請求項1記載の端子構造体。
  3. 前記端子台の下面に設けられた誘電体層をさらに備えており、
    該誘電体層は、前記下面接地導体層の前記複数の非形成領域に対応して複数の非形成部を有していることを特徴とする請求項2記載の端子構造体。
  4. 前記複数の上面信号導体層に接合された複数の信号リード端子をさらに備えており、
    前記複数の側面信号導体層の幅が、前記複数の信号リード端子の幅よりも大きいことを特徴とする請求項1記載の端子構造体。
  5. 請求項1乃至請求項4のいずれかに記載された端子構造体と、
    該端子構造体を支持する容器体とを備えている電子部品収納用パッケージ。
  6. 請求項5に記載された電子部品収納用パッケージと、
    該電子部品収納用パッケージに搭載された電子部品とを備えている電子装置。
JP2011084617A 2011-04-06 2011-04-06 端子構造体、電子部品収納用パッケージおよび電子装置 Active JP5769474B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011084617A JP5769474B2 (ja) 2011-04-06 2011-04-06 端子構造体、電子部品収納用パッケージおよび電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011084617A JP5769474B2 (ja) 2011-04-06 2011-04-06 端子構造体、電子部品収納用パッケージおよび電子装置

Publications (2)

Publication Number Publication Date
JP2012222079A true JP2012222079A (ja) 2012-11-12
JP5769474B2 JP5769474B2 (ja) 2015-08-26

Family

ID=47273289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011084617A Active JP5769474B2 (ja) 2011-04-06 2011-04-06 端子構造体、電子部品収納用パッケージおよび電子装置

Country Status (1)

Country Link
JP (1) JP5769474B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014002921A1 (ja) * 2012-06-26 2014-01-03 京セラ株式会社 半導体素子収納用パッケージおよび半導体装置
WO2014192687A1 (ja) * 2013-05-29 2014-12-04 京セラ株式会社 素子収納用パッケージおよび実装構造体
WO2015030093A1 (ja) * 2013-08-28 2015-03-05 京セラ株式会社 素子収納用パッケージおよび実装構造体
WO2015064637A1 (ja) * 2013-10-30 2015-05-07 京セラ株式会社 回路基板、電子部品収納用パッケージおよび電子装置
WO2017131092A1 (ja) * 2016-01-27 2017-08-03 京セラ株式会社 配線基板、光半導体素子パッケージおよび光半導体装置
CN110337718A (zh) * 2017-02-23 2019-10-15 京瓷株式会社 绝缘基体、半导体封装以及半导体装置
JPWO2020218608A1 (ja) * 2019-04-25 2020-10-29
JP2021120985A (ja) * 2020-01-30 2021-08-19 京セラ株式会社 配線基体および電子装置
WO2024075816A1 (ja) * 2022-10-07 2024-04-11 京セラ株式会社 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04287950A (ja) * 1991-02-28 1992-10-13 Mitsubishi Electric Corp 半導体装置用パッケージ
JP2002043460A (ja) * 2000-07-26 2002-02-08 Sumitomo Metal Electronics Devices Inc 高周波用パッケージ
JP2004296577A (ja) * 2003-03-26 2004-10-21 Kyocera Corp 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2007006065A (ja) * 2005-06-23 2007-01-11 Ngk Spark Plug Co Ltd 高周波信号伝送用の基板と半導体素子用パッケージ
JP2009158511A (ja) * 2007-12-25 2009-07-16 Sumitomo Metal Electronics Devices Inc 入出力端子及び半導体素子収納用パッケージ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04287950A (ja) * 1991-02-28 1992-10-13 Mitsubishi Electric Corp 半導体装置用パッケージ
JP2002043460A (ja) * 2000-07-26 2002-02-08 Sumitomo Metal Electronics Devices Inc 高周波用パッケージ
JP2004296577A (ja) * 2003-03-26 2004-10-21 Kyocera Corp 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2007006065A (ja) * 2005-06-23 2007-01-11 Ngk Spark Plug Co Ltd 高周波信号伝送用の基板と半導体素子用パッケージ
JP2009158511A (ja) * 2007-12-25 2009-07-16 Sumitomo Metal Electronics Devices Inc 入出力端子及び半導体素子収納用パッケージ

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9585264B2 (en) 2012-06-26 2017-02-28 Kyocera Corporation Package for housing semiconductor element and semiconductor device
WO2014002921A1 (ja) * 2012-06-26 2014-01-03 京セラ株式会社 半導体素子収納用パッケージおよび半導体装置
WO2014192687A1 (ja) * 2013-05-29 2014-12-04 京セラ株式会社 素子収納用パッケージおよび実装構造体
JPWO2014192687A1 (ja) * 2013-05-29 2017-02-23 京セラ株式会社 素子収納用パッケージおよび実装構造体
WO2015030093A1 (ja) * 2013-08-28 2015-03-05 京セラ株式会社 素子収納用パッケージおよび実装構造体
JPWO2015030093A1 (ja) * 2013-08-28 2017-03-02 京セラ株式会社 素子収納用パッケージおよび実装構造体
US10051725B2 (en) 2013-10-30 2018-08-14 Kyocera Corporation Circuit board, electronic component housing package, and electronic device
WO2015064637A1 (ja) * 2013-10-30 2015-05-07 京セラ株式会社 回路基板、電子部品収納用パッケージおよび電子装置
CN105230136A (zh) * 2013-10-30 2016-01-06 京瓷株式会社 电路基板、电子部件收纳用封装件以及电子装置
JPWO2015064637A1 (ja) * 2013-10-30 2017-03-09 京セラ株式会社 回路基板、電子部品収納用パッケージおよび電子装置
CN108352363B (zh) * 2016-01-27 2022-01-21 京瓷株式会社 布线基板、光半导体元件封装体以及光半导体装置
JPWO2017131092A1 (ja) * 2016-01-27 2018-08-09 京セラ株式会社 配線基板、光半導体素子パッケージおよび光半導体装置
CN108352363A (zh) * 2016-01-27 2018-07-31 京瓷株式会社 布线基板、光半导体元件封装体以及光半导体装置
EP3410471A4 (en) * 2016-01-27 2019-09-25 KYOCERA Corporation WIRING SUBSTRATE, SECTION FOR OPTICAL SEMICONDUCTOR ELEMENT AND OPTICAL SEMICONDUCTOR ELEMENT
WO2017131092A1 (ja) * 2016-01-27 2017-08-03 京セラ株式会社 配線基板、光半導体素子パッケージおよび光半導体装置
US10512155B2 (en) 2016-01-27 2019-12-17 Kyocera Corporation Wiring board, optical semiconductor element package, and optical semiconductor device
US11901247B2 (en) 2017-02-23 2024-02-13 Kyocera Corporation Insulating component, semiconductor package, and semiconductor apparatus
CN110337718B (zh) * 2017-02-23 2023-06-16 京瓷株式会社 绝缘基体、半导体封装以及半导体装置
EP3588549A4 (en) * 2017-02-23 2020-12-02 KYOCERA Corporation INSULATING BEAM, SEMI-CONDUCTOR HOUSING AND SEMICONDUCTOR COMPONENT
JP2021064812A (ja) * 2017-02-23 2021-04-22 京セラ株式会社 絶縁基体、半導体パッケージおよび半導体装置
JP7350902B2 (ja) 2017-02-23 2023-09-26 京セラ株式会社 絶縁基体、半導体パッケージおよび半導体装置
CN110337718A (zh) * 2017-02-23 2019-10-15 京瓷株式会社 绝缘基体、半导体封装以及半导体装置
JP7007502B2 (ja) 2017-02-23 2022-01-24 京セラ株式会社 絶縁基体、半導体パッケージおよび半導体装置
JP2022046748A (ja) * 2017-02-23 2022-03-23 京セラ株式会社 絶縁基体、半導体パッケージおよび半導体装置
US11335613B2 (en) * 2017-02-23 2022-05-17 Kyocera Corporation Insulating component, semiconductor package, and semiconductor apparatus
US20220238400A1 (en) * 2017-02-23 2022-07-28 Kyocera Corporation Insulating component, semiconductor package, and semiconductor apparatus
JPWO2020218608A1 (ja) * 2019-04-25 2020-10-29
JP7244630B2 (ja) 2019-04-25 2023-03-22 京セラ株式会社 配線基板、電子部品用パッケージおよび電子装置
WO2020218608A1 (ja) * 2019-04-25 2020-10-29 京セラ株式会社 配線基板、電子部品用パッケージおよび電子装置
JP2021120985A (ja) * 2020-01-30 2021-08-19 京セラ株式会社 配線基体および電子装置
WO2024075816A1 (ja) * 2022-10-07 2024-04-11 京セラ株式会社 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール

Also Published As

Publication number Publication date
JP5769474B2 (ja) 2015-08-26

Similar Documents

Publication Publication Date Title
JP5769474B2 (ja) 端子構造体、電子部品収納用パッケージおよび電子装置
JP4844080B2 (ja) 印刷配線板及びその電源雑音抑制方法
US20130279134A1 (en) Printed wiring board, semiconductor package, and printed circuit board
KR101973419B1 (ko) 복합 전자 부품 및 그 실장 기판
KR20140027454A (ko) 전자부품
JP2015061258A (ja) Ebg構造体、半導体デバイスおよび回路基板
WO2015129731A1 (ja) 電子部品収納用パッケージおよび電子装置
JP2014093675A (ja) コイルアンテナ
US20150136464A1 (en) Electronic Device
JP5701806B2 (ja) Ebg構造体および半導体装置
JP5958454B2 (ja) 部品内蔵モジュール
JP6102770B2 (ja) 高周波モジュール
JP5969335B2 (ja) アンテナ基板およびアンテナモジュール
KR20150072846A (ko) 반도체 패키지 모듈
WO2015151810A1 (ja) チップ型電子部品
JP2010016196A (ja) 高周波パッケージ
JP4214470B2 (ja) Saw発振器
JP5955132B2 (ja) 圧電デバイス
JP5026323B2 (ja) 電子デバイス
JP5743827B2 (ja) 接続構造体および電子装置
JP5358472B2 (ja) 電子機器
JP6745743B2 (ja) 高周波整合回路
JP6734750B2 (ja) 高周波パッケージ
WO2014046133A1 (ja) 電子部品収納用パッケージおよび電子装置
JP6019610B2 (ja) Saw発振器および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150623

R150 Certificate of patent or registration of utility model

Ref document number: 5769474

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150