JP2015061258A - Ｅｂｇ構造体、半導体デバイスおよび回路基板 - Google Patents

Ｅｂｇ構造体、半導体デバイスおよび回路基板 Download PDF

Info

Publication number
JP2015061258A
JP2015061258A JP2013195112A JP2013195112A JP2015061258A JP 2015061258 A JP2015061258 A JP 2015061258A JP 2013195112 A JP2013195112 A JP 2013195112A JP 2013195112 A JP2013195112 A JP 2013195112A JP 2015061258 A JP2015061258 A JP 2015061258A
Authority
JP
Japan
Prior art keywords
metal patch
ebg structure
insulating layer
electrode surface
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013195112A
Other languages
English (en)
Other versions
JP6168943B2 (ja
Inventor
忠寛 佐々木
Tadahiro Sasaki
忠寛 佐々木
山田　浩
Hiroshi Yamada
浩 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013195112A priority Critical patent/JP6168943B2/ja
Priority to US14/460,694 priority patent/US9468089B2/en
Publication of JP2015061258A publication Critical patent/JP2015061258A/ja
Application granted granted Critical
Publication of JP6168943B2 publication Critical patent/JP6168943B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Aerials With Secondary Devices (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

【課題】低い周波数領域で優れた遮断特性を備えるＥＢＧ構造体を提供する。
【解決手段】実施形態のＥＢＧ構造体は、電極面と、電極面上に設けられる第１の絶縁層と、第１の絶縁層上に設けられる第１の金属パッチと、第１の絶縁層上に、第１の金属パッチに隣接して設けられる第２の金属パッチと、第１および第２の金属パッチ上に設けられる第２の絶縁層と、第２の絶縁層上に設けられ、第１の開口部と第２の開口部を有する配線層と、配線層上に設けられる第３の絶縁層と、電極面、および、第１の金属パッチに接続され、第１の開口部を貫通する第１のビアと、電極面、および、第２の金属パッチに接続され、第２の開口部を貫通する第２のビアと、を備える。
【選択図】図１

Description

本発明の実施形態は、ＥＢＧ構造体、半導体デバイスおよび回路基板に関する。
例えば、従来のデジタル・アナログ・ＲＦ混在回路を搭載する回路基板、ＳＯＣ（ｓｙｓｔｅｍ ｏｎ ｃｈｉｐ）、擬似ＳＯＣ等では、素子間の相互の電磁界干渉やＧＮＤ（グラウンド）、電源に伝播するノイズが誤動作を引き起こすという問題がある。この問題を回避するためには、素子間のスペースを大きく取る必要がある。このため、チップ面積や実装面積の縮小が困難であるという問題があった。
このスペースを削減させる手段として、例えば、ＧＮＤ、または、電源に伝播する、回路動作に有害な周波数領域のノイズを防ぐためのフィルタが使われる。この場合、遮断帯域という限られた周波数領域内のノイズレベルを落とすフィルタを利用する。フィルタは、例えば、インダクタチップとキャパシタ等の電子部品を用いて形成される。このため、例えば回路基板等に実装される電子部品の増加を招くことは避けられない。
そこで、チップ部品でフィルタを形成するより、回路基板等の縮小効果が高いことから、誘電体の基板内にＥＢＧ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｂａｎｄ Ｇａｐ）構造を設けることが考案されている。しかし、ＥＢＧ構造の場合、遮断帯域を低い周波数領域（６ＧＨｚ以下）に設定した場合、ＥＢＧ構造が大きくなり、回路基板等が小型化できないという問題が残っている。
特開２０１０−１３００９５号公報
本発明が解決しようとする課題は、低い周波数領域で優れた遮断特性を備えるＥＢＧ構造体およびこれを用いた半導体デバイスおよび回路基板を提供することにある。
実施形態のＥＢＧ構造体は、電極面と、前記電極面上に設けられる第１の絶縁層と、前記第１の絶縁層上に設けられる第１の金属パッチと、前記第１の絶縁層上に、前記第１の金属パッチに隣接して設けられる第２の金属パッチと、前記第１および第２の金属パッチ上に設けられる第２の絶縁層と、前記第２の絶縁層上に設けられ、第１の開口部と第２の開口部を有する配線層と、前記配線層上に設けられる第３の絶縁層と、前記電極面、および、前記第１の金属パッチに接続され、前記第１の開口部を貫通する第１のビアと、前記電極面、および、前記第２の金属パッチに接続され、前記第２の開口部を貫通する第２のビアと、を備える。
第１の実施形態のＥＢＧ構造体の模式断面図である。 第１の実施形態のＥＢＧ構造体の構成要素の模式上面図である。 第１の実施形態の金属パッチの別の形態を示す図である。 ＥＢＧ構造体の作用の説明図である。 第１の実施形態の効果を示す図である。 第１の実施形態の効果を示す図である。 第１の実施形態のシミュレーションに用いた構造の模式図である。 第２の実施形態のＥＢＧ構造体の構成要素の模式上面図である。 第２の実施形態の効果を示す図である。 比較形態のＥＢＧ構造体の模式断面図である。 比較形態のＥＢＧ構造体の構成要素の模式上面図である。 第３の実施形態のＥＢＧ構造体の配線層の模式上面図である。 第４の実施形態の回路基板の模式断面図である。 第５の実施形態の半導体デバイスの模式断面図である。
本明細書中、「半導体デバイス（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅ）」とは、ＳＯＣ（ｓｙｓｔｅｍ ｏｎ ｃｈｉｐ）を含む半導体チップのみならず、例えば、複数の半導体チップを樹脂で接着し、相互のチップ間を配線層で接続する半導体部品、いわゆる疑似ＳＯＣ（ｐｓｅｕｄｏ ｓｙｓｔｅｍ ｏｎ ｃｈｉｐ）も包含する概念である。
本明細書中、「半導体部品（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｃｏｍｐｏｎｅｎｔ）」とは、半導体デバイスが封止された半導体パッケージのみならず半導体デバイスが封止されていない状態のいわゆるベアチップも包含する概念である。
本明細書中、「電子部品（ｅｌｅｃｔｒｏｎｉｃ ｃｏｍｐｏｎｅｎｔ）」とは、半導体部品や、アンテナ、コンデンサまたは抵抗等の受動部品等、電子的に機能する部品全般を包含する概念とする。
本明細書中、「プリント配線板（ｐｒｉｎｔｅｄ ｗｉｒｉｎｇ ｂｏａｒｄ）」とは、導電体のプリント配線を形成した板であり、電子部品が実装されていない状態のもの、いわゆるベアボードを意味する。
本明細書中、「回路基板（ｃｉｒｃｕｉｔ ｂｏａｒｄ）」とは、プリント配線板に電子部品が実装された状態のものを意味する。
（第１の実施形態）
本実施形態のＥＢＧ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｂａｎｄ Ｇａｐ）構造体は、電極面と、電極面上に設けられる第１の絶縁層と、第１の絶縁層上に設けられる第１の金属パッチと、第１の絶縁層上に、第１の金属パッチに隣接して設けられる第２の金属パッチと、第１および第２の金属パッチ上に設けられる第２の絶縁層と、第２の絶縁層上に設けられ、第１の開口部と第２の開口部を有する配線層と、配線層上に設けられる第３の絶縁層と、電極面、および、第１の金属パッチに接続され、第１の開口部を貫通する第１のビアと、電極面、および、第２の金属パッチに接続され、第２の開口部を貫通する第２のビアと、を備える。
図１は、本実施形態のＥＢＧ構造体の模式断面図である。本実施形態のＥＢＧ構造体１００は、電極面１０、第１の絶縁層１２、第１〜第４の金属パッチ１４、１６、１８、２０、第２の絶縁層２２、配線層２４、第３の絶縁層２６、第１〜第４のビア３４、３６、３８、４０を備える。
図２は、本実施形態のＥＢＧ構造体の構成要素の模式上面図である。図２（ａ）が電極面、図２（ｂ）が金属パッチ、図２（ｃ）が配線層を示す。
電極面１０は、導電体である。電極面１０は、例えば、平板状である。導電体は、例えば、グラウンド面または電源面である。電極面１０は、いわゆるリファレンス面である。電極面１０は、例えば、アルミニウム（Ａｌ）、Ｃｕ（銅）または金（Ａｕ）等の金属である。
第１の絶縁層１２は、電極面１０上に設けられる。第１の絶縁層１２は、例えば、樹脂で形成される。
第１の金属パッチ１４、第２の金属パッチ１６、第３の金属パッチ１８、および、第４の金属パッチ２０は、第１の絶縁層１２上に設けられる。第１〜第４の金属パッチ１４、１６、１８、２０は、例えば、アルミニウム（Ａｌ）、Ｃｕ（銅）または金（Ａｕ）等で形成される。
第１の金属パッチ１４は、第１の空隙１４ａ、および、櫛状の第１の端部１４ｂを備える。第２の金属パッチ１６は、第２の空隙１６ａ、および、櫛状の第２の端部１６ｂを備える。第３の金属パッチ１８は、第３の空隙１８ａ、および、櫛状の第３の端部１８ｂを備える。第４の金属パッチ２０は、第４の空隙２０ａ、および、櫛状の第４の端部２０ｂを備える。
櫛状の第１の端部１４ｂと櫛状の第２の端部１６ｂが、互いに接触せず、離間した状態で交互にかみ合わされる配置となっている。第２の端部１６ｂと第３の端部１８ｂ、第３の端部１８ｂと第４の端部２０ｂも同様に配置される。
図３（ａ）、図３（ｂ）は、本実施形態の金属パッチの別の形態を示す図である。図３（ｂ）、図３（ｃ）の場合共に、金属パッチは切り欠きを備える。
すなわち、第１の金属パッチ１４は、第１の切り欠き１４ｃ、および、櫛状の第１の端部１４ｂを備える。第２の金属パッチ１６は、第２の切り欠き１６ｃ、および、櫛状の第２の端部１６ｂを備える。第３の金属パッチ１８は、第３の切り欠き１８ｃ、および、櫛状の第３の端部１８ｂを備える。第４の金属パッチ２０は、第４の切り欠き１８ａ、および、櫛状の第４の端部２０ｂを備える。
以下、金属パッチの図２（ｂ）の形態をタイプＡ、図３（ａ）の形態をタイプＢ、図３（ｃ）の形態をタイプＣと称する。
第２の絶縁層２２は、第１の金属パッチ１４、第２の金属パッチ１６、第３の金属パッチ１８、および、第４の金属パッチ２０上に設けられる。第２の絶縁層２２は、例えば、樹脂で形成される。
配線層２４は、第２の絶縁層２２上に設けられる。配線層２４は、例えば、第１〜第４の金属パッチ１４、１６、１８、２０の直上に設けられる。配線層２４は、例えば、第１〜第４の金属パッチ１４、１６、１８、２０の配列方向に伸長する。配線層２４は、信号線である。
配線層２４は、第１の開口部４４、第２の開口部４６、第３の開口部４８、および、第４の開口部５０を備える。配線層２４は、例えば、アルミニウム（Ａｌ）、Ｃｕ（銅）または金（Ａｕ）等で形成される。
第１のビア３４は、電極面１０および第１の金属パッチ１４に接続される。そして、第１のビア３４は、配線層２４の第１の開口部４４を貫通する。
第２のビア３６は、電極面１０および第２の金属パッチ１６に接続される。そして、第２のビア３６は、配線層２４の第２の開口部４６を貫通する。
第３のビア３８は、電極面１０および第３の金属パッチ１８に接続される。そして、第３のビア３８は、配線層２４の第３の開口部４８を貫通する。
第４のビア４０は、電極面１０および第４の金属パッチ２０に接続される。そして、第４のビア４０は、配線層２４の第４の開口部５０を貫通する。
以下、本実施形態の作用および効果について説明する。
図４は、ＥＢＧ構造体の作用の説明図である。図４（ａ）が、ＥＢＧ構造体の一例の模式斜視図、図４（ｂ）が図４（ａ）の構造の等価回路図である。
図４（ａ）に示すように、一例としてあげるＥＢＧ構造体は、電極面に接続される２本のビアと、２本のビアにそれぞれ接続される２個の金属パッチを備える。このＥＢＧ構造体は、いわゆるマッシュルーム構造を備える。金属パッチの直上には、信号線が走る。
図４（ｂ）の等価回路で示すように、ＥＢＧ構造体は寄生インダクタ成分Ｌと、寄生キャパシタ成分Ｃを備えるＬＣ並列共振回路である。ＥＢＧ構造体は、ストップバンドフィルタとして機能する。
寄生インダクタ成分Ｌは、主に金属パッチ間の距離、すなわち電気長で決まる。また、寄生キャパシタンス成分は、主に金属パッチ間の容量で決まる。そして、金属パッチ間の容量は、主に、対向する金属パッチの端部の長さ、いわゆるフリンジ長に依存する。
ストップバンドフィルタの遮断周波数を低くするためには、電気長およびフリンジ長を長くする必要がある。このため、例えば、ビアの長さを長くしたり、金属パッチを大きくしたりする必要が生じ、ＥＢＧ構造体のサイズが大きくなる。
本実施形態では、金属パッチに切り欠きまたは空隙を設けることにより、金属パッチのサイズを変えることなく、実効的な電気長を長くすることが可能となる。また、金属パッチに櫛状の端部を設け、隣接する金属パッチの櫛状の端部がかみ合わされるように配置することで、対向する金属パッチの端部の長さが長くなる。したがって、フリンジ長が長くなり、寄生キャパシタンスが大きくなる。いいかえれば、小さい金属パッチのサイズで、切り欠きまたは空隙、および、櫛状の端部がない金属パッチを用いる場合と、同様の遮断周波数を実現することができる。
図５は、本実施形態の効果を示す図である。金属パッチがタイプＡ、タイプＢ、タイプＣの場合の通過特性（Ｓ２１）を示す。通過特性（Ｓ２１）はシミュレーションによって求めている。
図５に示すように、いずれのタイプでも４ＧＨｚ近傍に遮断帯域を備えることが分かる。そして、タイプＢ、タイプＣのように切り欠きを設けるタイプが、遮断量が大きくなる。
金属パッチの形状を調整することで、遮断帯域、遮断量の調整が可能である。
図６は、本実施形態の効果を示す図である。図７は、シミュレーションに用いた構造の模式図である。図７（ａ）が本実施形態の構造、図７（ｂ）はビアが配線層の開口部を貫通せず、金属パッチで止まっている構造、図７（ｃ）は、配線層が金属パッチの直上になく、ビアが配線層の脇を通過する構造である。図７（ａ）、図７（ｂ）、図７（ｃ）の構造を、それぞれ、ケースＡ、ケースＢ、ケースＣとする。
図６に示すように、本実施形態のケースＡの場合、４ＧＨｚ近傍に遮断量の大きい遮断帯域を備える。したがって、優れた遮断効果が実現できる。
なお、第１〜第４の金属パッチ１４、１６、１８、２０について、切り欠き、または、空隙を設ける場合を例に、説明したが、切り欠き、または、空隙がない形状、例えば、第１〜第４の金属パッチ１４、１６、１８、２０を、四角形、円形、その他の形状とすることも可能である。この場合では、配線層をビアが貫通することによる遮断特性の向上効果を得ることができる。
以上、本実施形態によれば、低周波領域で優れた特性を示し、小型化可能なＥＢＧ構造体を実現することが可能となる。
（第２の実施形態）
本実施形態のＥＢＧ構造体は、電極面が、複数のスリットを有すること以外は第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、記述を省略する。
図８は、本実施形態のＥＢＧ構造体の構成要素の模式上面図である。図８（ａ）が電極面、図８（ｂ）が金属パッチ、図８（ｃ）が配線層を示す。
本実施形態のＥＢＧ構造体では、電極面１０に、複数のスリット５２が形成されている。スリット５２は、例えば、第１のビア３４と第２のビア３６との間、第２のビア３６と第３のビア３８との間、第３のビア３８と第４のビア４０との間に設けられる。
図９は、本実施形態の効果を示す図である。スリットが無い場合（スリット無）、スリットが小さい場合（スリット小）、スリットが大きい場合（スリット大）の場合の通過特性（Ｓ２１）を示す。通過特性（Ｓ２１）はシミュレーションによって求めている。
電極面１０にスリット５２を設け、そのスリット５２を大きくすることで、遮断周波数が下がり、かつ、遮断量が大きくなることが分かる。したがって、ＥＢＧ構造体のサイズを変えることなく、低周波帯域での遮断特性を向上させることが可能となる。
なお、遮断特性を安定させる観点から、複数のスリット５２は、周期的に設けられることが望ましい。
以下、本実施形態のＥＢＧ構造体の占有面積の縮小効果について説明する。
図１０は、比較形態のＥＢＧ構造体の模式断面図である。比較形態のＥＢＧ構造体９００は、電極面６０、第１の絶縁層６２、第１〜第４の金属パッチ６４、６６、６８、７０、第２の絶縁層７２、配線層７４、第３の絶縁層７６、第１〜第４のビア８４、８６、８８、９０を備える。
図１１は、比較形態のＥＢＧ構造体の構成要素の模式上面図である。図１１（ａ）が電極面、図１１（ｂ）が金属パッチ、図１１（ｃ）が配線層を示す。
比較形態のＥＢＧ構造体は、第１〜第４の金属パッチ６４、６６、６８、７０が切り欠き、または、櫛状の端部を備えない。また、第１〜第４のビア８４、８６、８８、９０は、第１〜第４の金属パッチ６４、６６、６８、７０の下層にしかなく、配線層７４を貫通しない。また、電極面５０には、スリットが形成されない。
本実施形態と比較形態のＥＢＧ構造で、４ＧＨｚの周波数で、遮断量が−４０ｄＢとなるようレイアウトの最適化を行い、占有面積を比較する。本実施形態の場合、占有面積は、２５ｍｍ２となる。比較形態の場合、占有面積は１４４ｍｍ２となる。したがって、本実施形態によれば、比較形態に比べ、５分の１以下の占有面積で同等の遮断特性を実現できる。
以上、本実施形態によれば、さらに、低周波領域で優れた特性を示し、小型化可能なＥＢＧ構造体を実現することが可能となる。
（第３の実施形態）
本実施形態のＥＢＧ構造体は、配線層が、金属パッチに対向する幅広部を有すること以外は第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、記述を省略する。
図１２は、本実施形態のＥＢＧ構造体の配線層の模式上面図である。配線層２４が、第１〜第４の金属パッチ１４、１６、１８、２０に対向する領域に幅広部５４が形成される。
本実施形態によれば、第１〜第４の金属パッチ１４、１６、１８、２０と配線層２４の対向する面積が増大し、配線層２４とＥＢＧ構造体との容量結合を増加させることができる。したがって、遮断量を大きくすることが可能となる。
以上、本実施形態によれば、さらに、低周波領域で優れた特性を示し、小型化可能なＥＢＧ構造体を実現することが可能となる。
（第４の実施形態）
本実施形態の回路基板は、第１ないし第３の実施形態に記載のＥＢＧ構造体を備える。第１ないし第３の実施形態と重複する内容については記述を省略する。
図１３は、本実施形態の回路基板の模式断面図である。回路基板２００は、第１ないし第３の実施形態に記載のＥＢＧ構造体を備える。
回路基板２００には、プリント配線板上に、複数の電子部品１０２ａ、１０２ｂ、１０２ｃ、１０２ｄが、例えばバンプ部１０４を介して実装される。電子部品１０２ａ、１０２ｂ、１０２ｃ、１０２ｄは、例えば、ロジックＬＳＩ、メモリ等の半導体部品あるいはコンデンサ、抵抗、コイル等の受動部品である。半導体部品は、ＳＯＣや疑似ＳＯＣであってもかまわない。
プリント配線板内にＥＢＧ構造体が形成される。ＥＢＧ構造体は、電極面１０、第１の絶縁層１２、第１〜第４の金属パッチ１４、１６、１８、２０、第２の絶縁層２２、配線層２４、第３の絶縁層２６、第１〜第４のビア３４、３６、３８、４０を備える。
複数の電子部品１０２ａ、１０２ｂ、１０２ｃ、１０２ｄと信号線である配線層２４は、例えば、ビア１０６を介して、電気的に接続される。複数の電子部品１０２ａ、１０２ｂ、１０２ｃ、１０２ｄと電極面１０が、図示しないビアで接続されてもかまわない。
本実施形態によれば、低周波領域で優れた特性を示し、小型化可能なＥＢＧ構造体を備えることで、低周波領域での動作が安定する回路基板を実現することが可能となる。
（第５の実施形態）
本実施形態の半導体デバイスは、第１ないし第３の実施形態に記載のＥＢＧ構造体を備える。第１ないし第３の実施形態と重複する内容については記述を省略する。
図１４は、本実施形態の半導体デバイスの模式断面図である。本実施形態の半導体デバイス３００は、複数の半導体チップを樹脂で接着し、相互のチップ間を配線層で接続する半導体部品、いわゆる疑似ＳＯＣ（ｐｓｅｕｄｏ ｓｙｓｔｅｍ ｏｎ ｃｈｉｐ）である。半導体デバイス３００は、第１ないし第３の実施形態に記載のＥＢＧ構造体を備える。
疑似ＳＯＣ３００は、複数の半導体チップ１１４ａ〜１１４ｅを備えている。半導体チップ１１４ａ〜１１４ｅは樹脂１１６で相互に接着されている。
半導体チップ１１４ａ〜１１４ｅ上には、半導体チップ１１４ａ〜１１４ｅ相互間を電気的に接続するための多層配線が設けられる。この多層配線層内に、ＥＢＧ構造体が、多層配線層の配線およびビアを用いて形成される。
ＥＢＧ構造体は、電極面１０、第１の絶縁層１２、第１〜第４の金属パッチ１４、１６、１８、２０、第２の絶縁層２２、配線層２４、第３の絶縁層２６、第１〜第４のビア３４、３６、３８、４０を備える。
半導体チップ１１４ａ〜１１４ｅと、配線層２４は、例えば、ビア１１８を介して電気的に接続される。また、半導体チップ１１４ａ〜１１４ｅと、電極面１０は、例えば、ビア１２０を介して電気的に接続される。
本実施形態によれば、低周波領域で優れた特性を示し、小型化可能なＥＢＧ構造体を備えることで、低周波領域での動作の安定する半導体デバイスを実現することが可能となる。
なお、実施形態では、金属パッチが４個の場合を例に説明したが、金属パッチは４個には限られず、２個以上であればかまわない。
また、実施形態では、半導体デバイスとして、疑似ＳＯＣを例に説明したが、疑似ＳＯＣに限らず、その他の半導体デバイスにも本実施形態を適用することは可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 電極面
１２ 第１の絶縁層
１４ 第１の金属パッチ
１４ａ 第１の空隙
１４ｂ 第１の端部
１４ｃ 第１の切り欠き
１６ 第２の金属パッチ
１６ａ 第２の空隙
１６ｂ 第２の端部
１６ｃ 第２の切り欠き
２２ 第２の絶縁層
２４ 配線層
２６ 第３の絶縁層
３４ 第１のビア
３６ 第２のビア
４４ 第１の開口部
４６ 第２の開口部
５２ スリット
５４ 幅広部
１００ ＥＢＧ構造体
２００ 回路基板
３００ 半導体デバイス

Claims (10)

  1. 電極面と、
    前記電極面上に設けられる第１の絶縁層と、
    前記第１の絶縁層上に設けられる第１の金属パッチと、
    前記第１の絶縁層上に、前記第１の金属パッチに隣接して設けられる第２の金属パッチと、
    前記第１および第２の金属パッチ上に設けられる第２の絶縁層と、
    前記第２の絶縁層上に設けられ、第１の開口部と第２の開口部を有する配線層と、
    前記配線層上に設けられる第３の絶縁層と、
    前記電極面、および、前記第１の金属パッチに接続され、前記第１の開口部を貫通する第１のビアと、
    前記電極面、および、前記第２の金属パッチに接続され、前記第２の開口部を貫通する第２のビアと、
    を備えることを特徴とするＥＢＧ構造体。
  2. 前記第１の金属パッチが、第１の切り欠きまたは第１の空隙、および、櫛状の第１の端部を有し、
    前記第２の金属パッチが、第２の切り欠きまたは第２の空隙、および、櫛状の第２の端部を有し、
    前記第１の端部と前記第２の端部が離間してかみ合わされることを特徴とする請求項1記載のＥＢＧ構造体。
  3. 前記電極面が、複数のスリットを有することを特徴とする請求項１または請求項２記載のＥＢＧ構造体。
  4. 前記配線層が、前記第１の金属パッチ、および、前記第２の金属パッチに対向する幅広部を有することを特徴とする請求項１ないし請求項３いずれか一項記載のＥＢＧ構造体。
  5. 前記配線層が、前記第１の金属パッチ、および、前記第２の金属パッチの直上に設けられることを特徴とする請求項１ないし請求項４いずれか一項記載のＥＢＧ構造体。
  6. 前記複数のスリットが周期的に設けられることを特徴とする請求項１ないし請求項５いずれか一項記載のＥＢＧ構造体。
  7. 前記電極面がグラウンド面、または、電源面であることを特徴とする請求項１ないし請求項６いずれか一項記載のＥＢＧ構造体。
  8. 前記配線層が、前記第１の金属パッチ、および、前記第２の金属パッチの配列方向に伸長することを特徴とする請求項１ないし請求項７いずれか一項記載のＥＢＧ構造体。
  9. 請求項１ないし請求項８いずれか一項記載のＥＢＧ構造体を備える半導体デバイス。
  10. 請求項１ないし請求項８いずれか一項記載のＥＢＧ構造体を備える回路基板。
JP2013195112A 2013-09-20 2013-09-20 Ｅｂｇ構造体、半導体デバイスおよび回路基板 Expired - Fee Related JP6168943B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013195112A JP6168943B2 (ja) 2013-09-20 2013-09-20 Ｅｂｇ構造体、半導体デバイスおよび回路基板
US14/460,694 US9468089B2 (en) 2013-09-20 2014-08-15 EBG structure, semiconductor device, and circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013195112A JP6168943B2 (ja) 2013-09-20 2013-09-20 Ｅｂｇ構造体、半導体デバイスおよび回路基板

Publications (2)

Publication Number Publication Date
JP2015061258A true JP2015061258A (ja) 2015-03-30
JP6168943B2 JP6168943B2 (ja) 2017-07-26

Family

ID=52690223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013195112A Expired - Fee Related JP6168943B2 (ja) 2013-09-20 2013-09-20 Ｅｂｇ構造体、半導体デバイスおよび回路基板

Country Status (2)

Country Link
US (1) US9468089B2 (ja)
JP (1) JP6168943B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9848504B2 (en) 2014-08-25 2017-12-19 Kabushiki Kaisha Toshiba Electronic device having a housing for suppression of electromagnetic noise
JP2019525472A (ja) * 2016-07-28 2019-09-05 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ メモリモジュールの電気的結合において電子バンドギャップ（ｅｂｇ）構造を提供する回路および方法
KR102107023B1 (ko) * 2018-11-02 2020-05-07 삼성전기주식회사 안테나 장치 및 안테나 모듈
WO2023054633A1 (ja) * 2021-09-29 2023-04-06 パナソニックＩｐマネジメント株式会社 多層デバイス

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6497649B2 (ja) * 2015-01-30 2019-04-10 国立大学法人 岡山大学 印刷配線板およびその製造方法
US10260961B2 (en) 2015-12-21 2019-04-16 Intel Corporation Integrated circuit packages with temperature sensor traces
US10178763B2 (en) * 2015-12-21 2019-01-08 Intel Corporation Warpage mitigation in printed circuit board assemblies
US10880994B2 (en) 2016-06-02 2020-12-29 Intel Corporation Top-side connector interface for processor packaging
US10542622B2 (en) * 2016-07-27 2020-01-21 National University Corporation Okayama University Printed wiring board
JP6611065B2 (ja) * 2016-07-27 2019-11-27 国立大学法人 岡山大学 印刷配線板
JP6744201B2 (ja) * 2016-11-28 2020-08-19 京セラ株式会社 印刷配線板
CN112803161B (zh) * 2021-03-30 2021-08-03 网络通信与安全紫金山实验室 一种用于表面波抑制的电磁带隙结构和贴片天线

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111304A (ja) * 2000-09-27 2002-04-12 Sharp Corp スリット装荷型フイルタ
JP2008277755A (ja) * 2007-04-30 2008-11-13 Samsung Electro Mech Co Ltd 電磁気バンドギャップ構造物及び印刷回路基板
JP2009004791A (ja) * 2007-06-22 2009-01-08 Samsung Electro Mech Co Ltd 電磁気バンドギャップ構造物及び印刷回路基板
WO2009082003A1 (ja) * 2007-12-26 2009-07-02 Nec Corporation 電磁バンドギャップ素子及びそれを用いたアンテナ並びにフィルタ
US20100108373A1 (en) * 2006-11-01 2010-05-06 Agency For Science, Technology And Research Double-stacked ebg structure
WO2011111311A1 (ja) * 2010-03-08 2011-09-15 日本電気株式会社 構造体、配線基板および配線基板の製造方法
JP2012129271A (ja) * 2010-12-14 2012-07-05 Nec Corp ノイズ抑制構造

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121913A (ja) 1991-10-24 1993-05-18 Shinko Electric Ind Co Ltd 高周波素子用パツケージ
JPH05144994A (ja) 1991-11-15 1993-06-11 Shinko Electric Ind Co Ltd 高周波素子用パツケージ
JPH05152455A (ja) 1991-11-27 1993-06-18 Shinko Electric Ind Co Ltd 高周波素子用パツケージ
JPH05166957A (ja) 1991-12-13 1993-07-02 Shinko Electric Ind Co Ltd 高周波素子用パッケージ
JPH06112352A (ja) 1992-09-29 1994-04-22 Shinko Electric Ind Co Ltd 高周波素子用パッケージ
JP3420913B2 (ja) 1997-06-13 2003-06-30 ミネソタ マイニング アンド マニュファクチャリング カンパニー 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス
JPH11163588A (ja) 1997-12-01 1999-06-18 Nippon Ceramic Co Ltd 電磁干渉抑制体の製造方法
JPH11214580A (ja) 1998-01-21 1999-08-06 Kyocera Corp 高周波素子収納用パッケージ
JP2002124592A (ja) 2000-10-16 2002-04-26 Sharp Corp 高周波装置
JP2003133462A (ja) 2001-10-29 2003-05-09 Shinko Electric Ind Co Ltd 高周波素子用パッケージ
JP3854570B2 (ja) 2002-11-15 2006-12-06 新光電気工業株式会社 高周波素子用パッケージ
JP4744949B2 (ja) 2005-06-24 2011-08-10 三菱電機株式会社 電波遮蔽装置
JP5012407B2 (ja) 2007-10-22 2012-08-29 日本電気株式会社 Ｅｂｇ材料を用いたコモンモード電流抑制フィルタ
JP4950104B2 (ja) 2008-03-11 2012-06-13 Ｎｅｃトーキン株式会社 Ｅｂｇ構造体の製造方法、ｅｂｇ構造体、ｅｂｇ構造シート及びアンテナ装置
JP5135178B2 (ja) 2008-11-25 2013-01-30 株式会社東芝 アンテナ装置および無線通信装置
JP5701806B2 (ja) 2012-03-29 2015-04-15 株式会社東芝 Ｅｂｇ構造体および半導体装置
JP5694251B2 (ja) 2012-07-27 2015-04-01 株式会社東芝 Ｅｂｇ構造体および回路基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111304A (ja) * 2000-09-27 2002-04-12 Sharp Corp スリット装荷型フイルタ
US20100108373A1 (en) * 2006-11-01 2010-05-06 Agency For Science, Technology And Research Double-stacked ebg structure
JP2008277755A (ja) * 2007-04-30 2008-11-13 Samsung Electro Mech Co Ltd 電磁気バンドギャップ構造物及び印刷回路基板
JP2009004791A (ja) * 2007-06-22 2009-01-08 Samsung Electro Mech Co Ltd 電磁気バンドギャップ構造物及び印刷回路基板
WO2009082003A1 (ja) * 2007-12-26 2009-07-02 Nec Corporation 電磁バンドギャップ素子及びそれを用いたアンテナ並びにフィルタ
WO2011111311A1 (ja) * 2010-03-08 2011-09-15 日本電気株式会社 構造体、配線基板および配線基板の製造方法
JP2012129271A (ja) * 2010-12-14 2012-07-05 Nec Corp ノイズ抑制構造

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9848504B2 (en) 2014-08-25 2017-12-19 Kabushiki Kaisha Toshiba Electronic device having a housing for suppression of electromagnetic noise
JP2019525472A (ja) * 2016-07-28 2019-09-05 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ メモリモジュールの電気的結合において電子バンドギャップ（ｅｂｇ）構造を提供する回路および方法
KR102107023B1 (ko) * 2018-11-02 2020-05-07 삼성전기주식회사 안테나 장치 및 안테나 모듈
WO2023054633A1 (ja) * 2021-09-29 2023-04-06 パナソニックＩｐマネジメント株式会社 多層デバイス

Also Published As

Publication number Publication date
US9468089B2 (en) 2016-10-11
JP6168943B2 (ja) 2017-07-26
US20150084167A1 (en) 2015-03-26

Similar Documents

Publication Publication Date Title
JP6168943B2 (ja) Ｅｂｇ構造体、半導体デバイスおよび回路基板
JP5931851B2 (ja) ノイズ抑制構造を有する回路基板
JP5550100B2 (ja) 電磁バンドギャップ素子及びそれを用いたアンテナ並びにフィルタ
JP5694251B2 (ja) Ｅｂｇ構造体および回路基板
US9648794B2 (en) Wiring board and electronic apparatus
US9099764B2 (en) Electronic circuit and electronic device
JP5852929B2 (ja) インターポーザ、プリント基板及び半導体装置
JP5670392B2 (ja) 回路基板
JP2015023473A (ja) アンテナ装置
CN107404300B (zh) 层叠型电子部件
US9019032B2 (en) EBG structure, semiconductor device, and printed circuit board
JP6102770B2 (ja) 高周波モジュール
JP5556162B2 (ja) 電子装置及びノイズ抑制方法
JP5951156B2 (ja) 表面実装高周波回路
JP6256575B2 (ja) 高周波モジュール
JP2008078184A (ja) 高周波チップ搭載用多層配線板および高周波回路モジュール
KR200454577Y1 (ko) 에어 갭 과전압 보호소자를 가지는 적층 칩형 ｌｃ 필터
JP5953967B2 (ja) 高周波モジュール
JP2011171900A (ja) 電磁バンドギャップ構造素子及び印刷回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170627

R151 Written notification of patent or utility model registration

Ref document number: 6168943

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees