JPH05121913A - 高周波素子用パツケージ - Google Patents
高周波素子用パツケージInfo
- Publication number
- JPH05121913A JPH05121913A JP3306839A JP30683991A JPH05121913A JP H05121913 A JPH05121913 A JP H05121913A JP 3306839 A JP3306839 A JP 3306839A JP 30683991 A JP30683991 A JP 30683991A JP H05121913 A JPH05121913 A JP H05121913A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic layer
- signal line
- package
- layer
- metal member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguides (AREA)
Abstract
(57)【要約】
【目的】 メタルウォールを貫通してメタルウォール内
外に連続して備えた信号線路を、高周波信号を反射損
失、導体損失少なく効率良く伝えることのできる高周波
素子用パッケージを得る。 【構成】 セラミック体３０の下段セラミック層３２上
面に備えた信号線路４０を、その全長に亙って段差なく
均一幅に幅広く形成する。セラミック体３０の上段セラ
ミック層３４で覆った信号線路部分４０ａ下方の下段セ
ラミック層３２下面とそれを接合したメタルウォールを
構成するメタル部材１４との間には、上段セラミック層
３４で覆った信号線路部分４０ａの特性インピーダンス
を、その信号線路部分に連なる下段セラミック層３２上
面に露出した信号線路部分４０ｂの持つ特性インピーダ
ンスにマッチングさせるための空洞部６０を設ける。
外に連続して備えた信号線路を、高周波信号を反射損
失、導体損失少なく効率良く伝えることのできる高周波
素子用パッケージを得る。 【構成】 セラミック体３０の下段セラミック層３２上
面に備えた信号線路４０を、その全長に亙って段差なく
均一幅に幅広く形成する。セラミック体３０の上段セラ
ミック層３４で覆った信号線路部分４０ａ下方の下段セ
ラミック層３２下面とそれを接合したメタルウォールを
構成するメタル部材１４との間には、上段セラミック層
３４で覆った信号線路部分４０ａの特性インピーダンス
を、その信号線路部分に連なる下段セラミック層３２上
面に露出した信号線路部分４０ｂの持つ特性インピーダ
ンスにマッチングさせるための空洞部６０を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、高周波用ＩＣチップ等
の高周波用素子を収納する、高周波素子用パッケージに
関する。
の高周波用素子を収納する、高周波素子用パッケージに
関する。
【０００２】
【従来の技術】上記パッケージとして、その周壁をシー
ルド効果のあるメタルウォールで形成したパッケージが
ある。
ルド効果のあるメタルウォールで形成したパッケージが
ある。
【０００３】このパッケージに、そのメタルウォールを
貫通して、メタルウォール内外に連なる信号線路を備え
る場合には、一般に、図１０に示したように、信号線路
４０を備えた下段セラミック層３２上面に細幅の上段セ
ラミック層３４を信号線路４０中途部を覆うようにして
積層して形成したセラミック体３０を、パッケージのメ
タルウォールを構成するメタル部材１２，１４間に気密
に接合するようにして備えている。
貫通して、メタルウォール内外に連なる信号線路を備え
る場合には、一般に、図１０に示したように、信号線路
４０を備えた下段セラミック層３２上面に細幅の上段セ
ラミック層３４を信号線路４０中途部を覆うようにして
積層して形成したセラミック体３０を、パッケージのメ
タルウォールを構成するメタル部材１２，１４間に気密
に接合するようにして備えている。
【０００４】このパッケージでは、その上段セラミック
層３４で覆った信号線路部分４０ａ上方とその下方と
に、誘電体の上段セラミック層３４と下段セラミック層
３２とを介して、グランドを構成するメタル部材１２，
１４をそれぞれ備えていて、その上段セラミック層３４
で覆った信号線路部分４０ａをストリップ線路に形成し
ている。
層３４で覆った信号線路部分４０ａ上方とその下方と
に、誘電体の上段セラミック層３４と下段セラミック層
３２とを介して、グランドを構成するメタル部材１２，
１４をそれぞれ備えていて、その上段セラミック層３４
で覆った信号線路部分４０ａをストリップ線路に形成し
ている。
【０００５】それと共に、その上段セラミック層３４で
覆った信号線路部分４０ａに連なる下段セラミック層３
２上面に露出した信号線路部分４０ｂ下方に、誘電体の
下段セラミック層３２を介して、グランドを構成するメ
タル部材１４を備えていて、その下段セラミック層３２
上面に露出した信号線路部分４０ｂをマイクロストリッ
プ線路に形成している。
覆った信号線路部分４０ａに連なる下段セラミック層３
２上面に露出した信号線路部分４０ｂ下方に、誘電体の
下段セラミック層３２を介して、グランドを構成するメ
タル部材１４を備えていて、その下段セラミック層３２
上面に露出した信号線路部分４０ｂをマイクロストリッ
プ線路に形成している。
【０００６】このパッケージにおいては、従来、図１１
に示したように、その上段セラミック層３４で覆った信
号線路部分（図で破線で示した部分）４０ａの幅を、そ
の信号線路部分４０ａに連なる下段セラミック層３２上
面に露出した信号線路部分４０ｂの幅より細幅に形成し
ている。
に示したように、その上段セラミック層３４で覆った信
号線路部分（図で破線で示した部分）４０ａの幅を、そ
の信号線路部分４０ａに連なる下段セラミック層３２上
面に露出した信号線路部分４０ｂの幅より細幅に形成し
ている。
【０００７】具体的には、例えば下段セラミック層３２
と上段セラミック層３４とをそれぞれ同一厚さに形成し
た場合には、その上段セラミック層３４で覆った信号線
路部分４０ａの幅を、その信号線路部分４０ａに連なる
下段セラミック層３２上面に露出した信号線路部分４０
ｂの幅の約１／２の幅に形成している。そして、その上
段セラミック層３４で覆った信号線路部分４０ａの特性
インピーダンスを、その信号線路部分４０ａに連なる下
段セラミック層３２上面に露出した信号線路部分４０ｂ
の持つ特性インピーダンスの５０Ω等にマッチングさせ
ている。
と上段セラミック層３４とをそれぞれ同一厚さに形成し
た場合には、その上段セラミック層３４で覆った信号線
路部分４０ａの幅を、その信号線路部分４０ａに連なる
下段セラミック層３２上面に露出した信号線路部分４０
ｂの幅の約１／２の幅に形成している。そして、その上
段セラミック層３４で覆った信号線路部分４０ａの特性
インピーダンスを、その信号線路部分４０ａに連なる下
段セラミック層３２上面に露出した信号線路部分４０ｂ
の持つ特性インピーダンスの５０Ω等にマッチングさせ
ている。
【０００８】より具体的には、上段セラミック層３４で
覆った信号線路部分４０ａとその信号線路部分４０ａに
連なる下段セラミック層３２上面に露出した信号線路部
分４０ｂとの境界部の信号線路４０中途部両側縁に、そ
の幅方向に大きな段差をそれぞれ持たせている。そし
て、上段セラミック層３４で覆った信号線路部分４０ａ
を、その信号線路部分４０ａに連なる下段セラミック層
３２上面に露出した信号線路部分４０ｂより細幅に形成
している。
覆った信号線路部分４０ａとその信号線路部分４０ａに
連なる下段セラミック層３２上面に露出した信号線路部
分４０ｂとの境界部の信号線路４０中途部両側縁に、そ
の幅方向に大きな段差をそれぞれ持たせている。そし
て、上段セラミック層３４で覆った信号線路部分４０ａ
を、その信号線路部分４０ａに連なる下段セラミック層
３２上面に露出した信号線路部分４０ｂより細幅に形成
している。
【０００９】
【発明が解決しようとする課題】しかしながら、上記パ
ッケージにおいては、上記のように、その信号線路４０
中途部両側縁に大きな段差がそれぞれあって、信号線路
４０に高周波信号を伝えた場合に、その高周波信号の多
くが信号線路４０中途部両側縁の段差のある部分で反射
してしまった。
ッケージにおいては、上記のように、その信号線路４０
中途部両側縁に大きな段差がそれぞれあって、信号線路
４０に高周波信号を伝えた場合に、その高周波信号の多
くが信号線路４０中途部両側縁の段差のある部分で反射
してしまった。
【００１０】そのため、上記パッケージでは、その信号
線路４０を高周波信号を伝えた場合に、信号線路４０中
途部の段差のある部分での高周波信号の反射損失が大き
くて、信号線路４０を高周波信号を伝送損失少なく効率
良く伝えることができなかった。
線路４０を高周波信号を伝えた場合に、信号線路４０中
途部の段差のある部分での高周波信号の反射損失が大き
くて、信号線路４０を高周波信号を伝送損失少なく効率
良く伝えることができなかった。
【００１１】また、上記パッケージの信号線路４０は、
導体抵抗率の高いタングステン、モリブデン等のメタラ
イズ等の厚膜から形成していて、その上段セラミック層
３４で覆った細幅に形成した信号線路部分４０ａの導体
抵抗値が高かった。
導体抵抗率の高いタングステン、モリブデン等のメタラ
イズ等の厚膜から形成していて、その上段セラミック層
３４で覆った細幅に形成した信号線路部分４０ａの導体
抵抗値が高かった。
【００１２】そのため、上記パッケージでは、その信号
線路４０を高周波信号を伝えた場合に、その細幅に形成
した信号線路部分４０ａを高周波信号が伝わる際の導体
損失が大きくて、信号線路４０を高周波信号を伝送損失
少なく効率良く伝えることができなかった。
線路４０を高周波信号を伝えた場合に、その細幅に形成
した信号線路部分４０ａを高周波信号が伝わる際の導体
損失が大きくて、信号線路４０を高周波信号を伝送損失
少なく効率良く伝えることができなかった。
【００１３】これらのことは、信号線路４０を１０ＧＨ
ｚ以上の超高周波信号を伝えた場合に顕著であった。
ｚ以上の超高周波信号を伝えた場合に顕著であった。
【００１４】本発明は、このような課題に鑑みてなされ
たもので、メタルウォールを貫通してメタルウォール内
外に連続して備えた信号線路を高周波信号を反射損失、
導体損失少なく効率良く伝えることのできる、高周波素
子用パッケージ（以下、パッケージという）を提供する
ことを目的としている。
たもので、メタルウォールを貫通してメタルウォール内
外に連続して備えた信号線路を高周波信号を反射損失、
導体損失少なく効率良く伝えることのできる、高周波素
子用パッケージ（以下、パッケージという）を提供する
ことを目的としている。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、本発明のパッケージは、パッケージのメタルウォー
ルを構成するメタル部材間に、信号線路を備えた下段セ
ラミック層上面に上段セラミック層を前記信号線路中途
部を覆うようにして積層して形成したセラミック体を接
合してなる高周波素子用パッケージにおいて、前記信号
線路をその全長に亙って均一幅に形成すると共に、前記
上段セラミック層で覆った信号線路部分下方の下段セラ
ミック層下面とそれを接合した前記メタル部材との間
に、前記上段セラミック層で覆った信号線路部分の特性
インピーダンスを、その信号線路部分に連なる前記下段
セラミック層上面に露出した信号線路部分の持つ特性イ
ンピーダンスにマッチングさせるための空洞部を設けた
ことを特徴としている。
に、本発明のパッケージは、パッケージのメタルウォー
ルを構成するメタル部材間に、信号線路を備えた下段セ
ラミック層上面に上段セラミック層を前記信号線路中途
部を覆うようにして積層して形成したセラミック体を接
合してなる高周波素子用パッケージにおいて、前記信号
線路をその全長に亙って均一幅に形成すると共に、前記
上段セラミック層で覆った信号線路部分下方の下段セラ
ミック層下面とそれを接合した前記メタル部材との間
に、前記上段セラミック層で覆った信号線路部分の特性
インピーダンスを、その信号線路部分に連なる前記下段
セラミック層上面に露出した信号線路部分の持つ特性イ
ンピーダンスにマッチングさせるための空洞部を設けた
ことを特徴としている。
【００１６】本発明のパッケージにおいては、空洞部
を、下段セラミック層下面をメタル部材にろう付け接合
するために下段セラミック層下面に備えたメタライズ層
を所定幅削除して設けるか、又は、空洞部を、下段セラ
ミック層下面をメタル部材にろう付け接合するために下
段セラミック層下面に備えたメタライズ層と、その直上
の下段セラミック層下面とを、それぞれ連続して所定幅
削除して設けるか、又は、空洞部を、下段セラミック層
下面をメタル部材にろう付け接合するために下段セラミ
ック層下面に備えたメタライズ層と、その直下のメタル
部材とを、それぞれ連続して所定幅削除して設けること
を好適としている。
を、下段セラミック層下面をメタル部材にろう付け接合
するために下段セラミック層下面に備えたメタライズ層
を所定幅削除して設けるか、又は、空洞部を、下段セラ
ミック層下面をメタル部材にろう付け接合するために下
段セラミック層下面に備えたメタライズ層と、その直上
の下段セラミック層下面とを、それぞれ連続して所定幅
削除して設けるか、又は、空洞部を、下段セラミック層
下面をメタル部材にろう付け接合するために下段セラミ
ック層下面に備えたメタライズ層と、その直下のメタル
部材とを、それぞれ連続して所定幅削除して設けること
を好適としている。
【００１７】
【作用】上記構成のパッケージにおいては、信号線路を
その全長に亙ってその幅方向に段差のない均一幅に形成
している。
その全長に亙ってその幅方向に段差のない均一幅に形成
している。
【００１８】従って、その信号線路を超高周波信号等の
高周波信号を反射損失少なく伝えることができる。
高周波信号を反射損失少なく伝えることができる。
【００１９】また、導体抵抗率の高いメタライズ等から
なる信号線路中途部を細幅に形成せずに、信号線路をそ
の全長に亙って均一幅に幅広く形成していて、信号線路
の導体抵抗値をその全長に亙って低く抑えている。
なる信号線路中途部を細幅に形成せずに、信号線路をそ
の全長に亙って均一幅に幅広く形成していて、信号線路
の導体抵抗値をその全長に亙って低く抑えている。
【００２０】従って、その信号線路を高周波信号を導体
損失少なく伝えることができる。
損失少なく伝えることができる。
【００２１】また、上段セラミック層で覆った信号線路
部分下方の下段セラミック層下面とそれを接合したメタ
ル部材との間に、下段セラミック層の誘電率調整用の空
洞部を設けている。そして、上段セラミック層で覆った
マイクロストリップ線路を形成している信号線路部分の
特性インピーダンスを、その信号線路部分に連なる下段
セラミック層上面に露出したストリップ線路を形成して
いる信号線路部分の持つ特性インピーダンスにマッチン
グさせている。即ち、上記マイクロストリップ線路とス
トリップ線路とを順次連続して接続してなる信号線路の
特性インピーダンスを、その全長に亙って一定値の５０
Ω等にマッチングさせている。
部分下方の下段セラミック層下面とそれを接合したメタ
ル部材との間に、下段セラミック層の誘電率調整用の空
洞部を設けている。そして、上段セラミック層で覆った
マイクロストリップ線路を形成している信号線路部分の
特性インピーダンスを、その信号線路部分に連なる下段
セラミック層上面に露出したストリップ線路を形成して
いる信号線路部分の持つ特性インピーダンスにマッチン
グさせている。即ち、上記マイクロストリップ線路とス
トリップ線路とを順次連続して接続してなる信号線路の
特性インピーダンスを、その全長に亙って一定値の５０
Ω等にマッチングさせている。
【００２２】従って、その信号線路を高周波信号を伝送
損失少なく効率良く伝えることができる。
損失少なく効率良く伝えることができる。
【００２３】
【実施例】次に、本発明の実施例を図面に従い説明す
る。図１ないし図９はそれぞれ本発明のパッケージの好
適な実施例を示し、図１と図２はそれらのパッケージの
斜視図、図３は図２のパッケージのセラミック体の斜視
図、図４はそのセラミック体周辺の拡大断面図、図５は
そのセラミック体の一部拡大平面図、図６はそのセラミ
ック体周辺の拡大断面図、図７はそのセラミック体の一
部拡大平面図、図８はそのセラミック体周辺の拡大断面
図、図９はそのセラミック体の一部拡大平面図である。
以下、これらの図中のパッケージを説明する。
る。図１ないし図９はそれぞれ本発明のパッケージの好
適な実施例を示し、図１と図２はそれらのパッケージの
斜視図、図３は図２のパッケージのセラミック体の斜視
図、図４はそのセラミック体周辺の拡大断面図、図５は
そのセラミック体の一部拡大平面図、図６はそのセラミ
ック体周辺の拡大断面図、図７はそのセラミック体の一
部拡大平面図、図８はそのセラミック体周辺の拡大断面
図、図９はそのセラミック体の一部拡大平面図である。
以下、これらの図中のパッケージを説明する。
【００２４】図において、１２と１４とは、それぞれパ
ッケージのメタルウォールを構成しているメタル部材で
ある。
ッケージのメタルウォールを構成しているメタル部材で
ある。
【００２５】３０は、タングステン、モリブデン等のメ
タライズからなる信号線路４０を備えた下段セラミック
層３２上面に細幅の上段セラミック層３４を信号線路４
０中途部を覆うようにして積層して形成したセラミック
体である。
タライズからなる信号線路４０を備えた下段セラミック
層３２上面に細幅の上段セラミック層３４を信号線路４
０中途部を覆うようにして積層して形成したセラミック
体である。
【００２６】セラミック体３０は、前記メタル部材１
２，１４間に気密に接合している。
２，１４間に気密に接合している。
【００２７】具体的には、セラミック体３０の上段セラ
ミック層３４上面と下段セラミック層３２下面とに、ろ
う材に濡れやすいニッケルめっきを施したタングステ
ン、モリブデン等のメタライズ層５２，５０をそれぞれ
備えている。そして、それらのメタライズ層５２，５０
を介して、セラミック体３０の上段セラミック層３４上
面と下段セラミック層３２下面とを、それらに対向する
メタル部材１２，１４にそれぞれ気密にろう付け接合し
ている。
ミック層３４上面と下段セラミック層３２下面とに、ろ
う材に濡れやすいニッケルめっきを施したタングステ
ン、モリブデン等のメタライズ層５２，５０をそれぞれ
備えている。そして、それらのメタライズ層５２，５０
を介して、セラミック体３０の上段セラミック層３４上
面と下段セラミック層３２下面とを、それらに対向する
メタル部材１２，１４にそれぞれ気密にろう付け接合し
ている。
【００２８】より具体的には、図１に示したパッケージ
にあっては、セラミック体３０を、方形枠体状に形成し
ている。そして、その方形枠体状に形成したセラミック
体３０を、メタル部材１４に該当する半導体チップ搭載
用のメタルベース１４ａとメタル部材１２に該当するキ
ャップ封着用のメタルシールリング１２ａとの間に、セ
ラミック体３０上下面にそれぞれ備えたメタライズ層５
２，５０を介して、それらを順次積層した状態に気密に
ろう付け接合している。
にあっては、セラミック体３０を、方形枠体状に形成し
ている。そして、その方形枠体状に形成したセラミック
体３０を、メタル部材１４に該当する半導体チップ搭載
用のメタルベース１４ａとメタル部材１２に該当するキ
ャップ封着用のメタルシールリング１２ａとの間に、セ
ラミック体３０上下面にそれぞれ備えたメタライズ層５
２，５０を介して、それらを順次積層した状態に気密に
ろう付け接合している。
【００２９】また、図２に示したパッケージにあって
は、セラミック体３０を、図３に示したような、短尺な
端子状に形成している。そして、その端子状に形成した
セラミック体３０を、メタル部材１４に該当する半導体
チップ搭載用のメタルベース１４ａ周囲に一連に起立さ
せて備えたメタルフレーム１４ｂに透設したコの字状の
溝１４ｃに、セラミック体３０周囲に一連に連続して備
えたメタライズ層５０，５２，５４を介して、気密にろ
う付け接合している。メタルフレーム１４ｂ上端面と該
上端面に露出したメタライズ層５２を備えたセラミック
体３０上面には、メタル部材１２に該当するキャップ封
着用のメタルシールリング１２ａを一連に気密にろう付
け接合している。そして、端子状をしたセラミック体３
０を、メタル部材１２に該当するメタルシールリング１
２ａとメタル部材１４に該当する溝１４ｃ底面に露出し
たメタルベース１４ａとの間に気密に接合している。
は、セラミック体３０を、図３に示したような、短尺な
端子状に形成している。そして、その端子状に形成した
セラミック体３０を、メタル部材１４に該当する半導体
チップ搭載用のメタルベース１４ａ周囲に一連に起立さ
せて備えたメタルフレーム１４ｂに透設したコの字状の
溝１４ｃに、セラミック体３０周囲に一連に連続して備
えたメタライズ層５０，５２，５４を介して、気密にろ
う付け接合している。メタルフレーム１４ｂ上端面と該
上端面に露出したメタライズ層５２を備えたセラミック
体３０上面には、メタル部材１２に該当するキャップ封
着用のメタルシールリング１２ａを一連に気密にろう付
け接合している。そして、端子状をしたセラミック体３
０を、メタル部材１２に該当するメタルシールリング１
２ａとメタル部材１４に該当する溝１４ｃ底面に露出し
たメタルベース１４ａとの間に気密に接合している。
【００３０】上述それぞれのパッケージにおいて、以上
の構成は、従来のパッケージと同様であるが、図のパッ
ケージでは、図５、図７、図９にそれぞれ示したよう
に、そのセラミック体３０に備えた導体抵抗率の高いメ
タライズからなる信号線路４０を、その全長に亙ってそ
の幅方向に段差なく均一幅に幅広く形成している。
の構成は、従来のパッケージと同様であるが、図のパッ
ケージでは、図５、図７、図９にそれぞれ示したよう
に、そのセラミック体３０に備えた導体抵抗率の高いメ
タライズからなる信号線路４０を、その全長に亙ってそ
の幅方向に段差なく均一幅に幅広く形成している。
【００３１】具体的には、上段セラミック層３４で覆っ
た信号線路部分４０ａの幅を、その信号線路部分４０ａ
に連なる下段セラミック層３２上面に露出した信号線路
部分４０ｂと同じ幅に幅広く形成している。
た信号線路部分４０ａの幅を、その信号線路部分４０ａ
に連なる下段セラミック層３２上面に露出した信号線路
部分４０ｂと同じ幅に幅広く形成している。
【００３２】それと共に、それらのセラミック体３０の
上段セラミック層３４で覆った信号線路部分４０ａ下方
の下段セラミック層３２下面とそれを接合したメタル部
材１４に該当するメタルベース１４ａとの間に、下段セ
ラミック層３２の誘電率調整用の空洞部６０，６２，６
４を設けている。そして、上段セラミック層３４で覆っ
た信号線路部分４０ａの特性インピーダンスを、その信
号線路部分４０ａに連なる下段セラミック層３２上面に
露出した信号線路部分４０ｂの持つ特性インピーダンス
の５０Ω等にマッチングさせている。
上段セラミック層３４で覆った信号線路部分４０ａ下方
の下段セラミック層３２下面とそれを接合したメタル部
材１４に該当するメタルベース１４ａとの間に、下段セ
ラミック層３２の誘電率調整用の空洞部６０，６２，６
４を設けている。そして、上段セラミック層３４で覆っ
た信号線路部分４０ａの特性インピーダンスを、その信
号線路部分４０ａに連なる下段セラミック層３２上面に
露出した信号線路部分４０ｂの持つ特性インピーダンス
の５０Ω等にマッチングさせている。
【００３３】具体的には、図４と図５に示したパッケー
ジにあっては、下段セラミック層３２下面をメタル部材
１４に該当するメタルベース１４ａにろう付け接合する
ために下段セラミック層３２下面に備えたタングステ
ン、モリブデン等からなるメタライズ層５０のうちの、
上段セラミック層３４で覆った信号線路部分４０ａ下方
にあたるメタライズ層５０部分を所定幅削除して、下段
セラミック層３２下面とそれを接合したメタルベース１
４ａとの間に、メタライズ層５０の厚み分の深さを持つ
底浅の空洞部６０を設けている。
ジにあっては、下段セラミック層３２下面をメタル部材
１４に該当するメタルベース１４ａにろう付け接合する
ために下段セラミック層３２下面に備えたタングステ
ン、モリブデン等からなるメタライズ層５０のうちの、
上段セラミック層３４で覆った信号線路部分４０ａ下方
にあたるメタライズ層５０部分を所定幅削除して、下段
セラミック層３２下面とそれを接合したメタルベース１
４ａとの間に、メタライズ層５０の厚み分の深さを持つ
底浅の空洞部６０を設けている。
【００３４】また、図６と図７に示したパッケージにあ
っては、下段セラミック層３２下面に備えたメタライズ
層５０のうちの、上段セラミック層３４で覆った信号線
路部分４０ａ下方にあたるメタライズ層５０部分と、そ
のメタライズ層５０部分直上の下段セラミック層３２下
面部分とを、それぞれ連続して所定幅削除して、下段セ
ラミック層３２下面とそれを接合したメタル部材１４に
該当するメタルベース１４ａとの間に、所定深さを持つ
空洞部６２を設けている。
っては、下段セラミック層３２下面に備えたメタライズ
層５０のうちの、上段セラミック層３４で覆った信号線
路部分４０ａ下方にあたるメタライズ層５０部分と、そ
のメタライズ層５０部分直上の下段セラミック層３２下
面部分とを、それぞれ連続して所定幅削除して、下段セ
ラミック層３２下面とそれを接合したメタル部材１４に
該当するメタルベース１４ａとの間に、所定深さを持つ
空洞部６２を設けている。
【００３５】また、図８と図９に示したパッケージにあ
っては、下段セラミック層３２下面に備えたメタライズ
層５０のうちの、上段セラミック層３４で覆った信号線
路部分４０ａ下方にあたるメタライズ層５０部分と、そ
のメタライズ層５０部分直下のメタル部材１４に該当す
るメタルベース１４ａ上面部分とを、それぞれ連続して
所定幅削除して、下段セラミック層３２下面とそれを接
合したメタルベース１４ａとの間に、所定深さを持つ空
洞部６４を設けている。
っては、下段セラミック層３２下面に備えたメタライズ
層５０のうちの、上段セラミック層３４で覆った信号線
路部分４０ａ下方にあたるメタライズ層５０部分と、そ
のメタライズ層５０部分直下のメタル部材１４に該当す
るメタルベース１４ａ上面部分とを、それぞれ連続して
所定幅削除して、下段セラミック層３２下面とそれを接
合したメタルベース１４ａとの間に、所定深さを持つ空
洞部６４を設けている。
【００３６】これらのパッケージでは、下段セラミック
層３２下面とそれを接合したメタル部材１４に該当する
メタルベース１４ａとの間に設けた空洞部６０，６２，
６４を、下段セラミック層３２下面に備えたメタライズ
層５０中途部を削除したり、又はそれに加えてその削除
したメタライズ層５０部分直上の下段セラミック層３２
下面中途部や上記削除したメタライズ層５０部分直下の
メタルベース１４ａ上面中途部を削除したりして設けて
いて、それらの空洞部６０，６２，６４周囲を、メタラ
イズ層５０や下段セラミック層３２やメタルベース１４
ａや下段セラミック層３２下面をメタライズ層５０を介
してメタルベース１４ａに気密に接合しているろう材で
隙間なく気密に囲んでいる。そして、上記空洞部６０，
６２，６４を設けたために、パッケージのメタルウォー
ルの気密性が損なわれることを防止している。
層３２下面とそれを接合したメタル部材１４に該当する
メタルベース１４ａとの間に設けた空洞部６０，６２，
６４を、下段セラミック層３２下面に備えたメタライズ
層５０中途部を削除したり、又はそれに加えてその削除
したメタライズ層５０部分直上の下段セラミック層３２
下面中途部や上記削除したメタライズ層５０部分直下の
メタルベース１４ａ上面中途部を削除したりして設けて
いて、それらの空洞部６０，６２，６４周囲を、メタラ
イズ層５０や下段セラミック層３２やメタルベース１４
ａや下段セラミック層３２下面をメタライズ層５０を介
してメタルベース１４ａに気密に接合しているろう材で
隙間なく気密に囲んでいる。そして、上記空洞部６０，
６２，６４を設けたために、パッケージのメタルウォー
ルの気密性が損なわれることを防止している。
【００３７】図１ないし図９に示したパッケージは、そ
れぞれ以上のように構成している。
れぞれ以上のように構成している。
【００３８】これらのパッケージでは、いずれも信号線
路４０をその全長に亙って段差なく均一幅に幅広く形成
していると共に、信号線路４０の特性インピーダンスを
その全長に亙って一定値の５０Ω等にマッチングさせて
いて、その信号線路４０を１０ＧＨｚ以上の超高周波信
号等の高周波信号を反射損失、導体損失、伝送損失少な
く効率良く伝えることができる。
路４０をその全長に亙って段差なく均一幅に幅広く形成
していると共に、信号線路４０の特性インピーダンスを
その全長に亙って一定値の５０Ω等にマッチングさせて
いて、その信号線路４０を１０ＧＨｚ以上の超高周波信
号等の高周波信号を反射損失、導体損失、伝送損失少な
く効率良く伝えることができる。
【００３９】
【発明の効果】以上説明したように、本発明のパッケー
ジによれば、そのメタルウォールを貫通してメタルウォ
ール内外に連続して備える信号線路をその全長に亙って
段差なく均一幅に形成して、その信号線路を高周波信号
を反射損失少なく効率良く伝えることができる。
ジによれば、そのメタルウォールを貫通してメタルウォ
ール内外に連続して備える信号線路をその全長に亙って
段差なく均一幅に形成して、その信号線路を高周波信号
を反射損失少なく効率良く伝えることができる。
【００４０】また、そのメタルウォールを貫通してメタ
ルウォール内外に連続して備える導体抵抗率の高いメタ
ライズ等からなる信号線路をその全長に亙って均一幅に
幅広く形成して、その信号線路の導体抵抗値を低く抑え
ることができる。そして、その信号線路を高周波信号を
導体損失少なく伝えることができる。
ルウォール内外に連続して備える導体抵抗率の高いメタ
ライズ等からなる信号線路をその全長に亙って均一幅に
幅広く形成して、その信号線路の導体抵抗値を低く抑え
ることができる。そして、その信号線路を高周波信号を
導体損失少なく伝えることができる。
【００４１】また、そのメタルウォールを貫通してメタ
ルウォール内外に連続して備える信号線路の特性インピ
ーダンスをその全長に亙って一定値の５０Ω等にマッチ
ングさせて、その信号線路を１０ＧＨｚ以上の超高周波
信号等の高周波信号を伝送損失少なく伝えることができ
る。
ルウォール内外に連続して備える信号線路の特性インピ
ーダンスをその全長に亙って一定値の５０Ω等にマッチ
ングさせて、その信号線路を１０ＧＨｚ以上の超高周波
信号等の高周波信号を伝送損失少なく伝えることができ
る。
【図１】本発明のパッケージの斜視図である。
【図２】本発明のパッケージの斜視図である。
【図３】図２のパッケージのセラミック体の斜視図であ
る。
る。
【図４】本発明のパッケージのセラミック体周辺の拡大
断面図である。
断面図である。
【図５】図４のパッケージのセラミック体の一部拡大平
面図である。
面図である。
【図６】本発明のパッケージのセラミック体周辺の拡大
断面図である。
断面図である。
【図７】図６のパッケージのセラミック体の一部拡大平
面図である。
面図である。
【図８】本発明のパッケージのセラミック体周辺の拡大
断面図である。
断面図である。
【図９】図８のパッケージのセラミック体の一部拡大平
面図である。
面図である。
【図１０】従来のパッケージのセラミック体周辺の拡大
断面図である。
断面図である。
【図１１】図１０のパッケージのセラミック体の一部拡
大平面図である。
大平面図である。
１２ メタル部材 １２ａ メタルシールリング １４ メタル部材 １４ａ メタルベース １４ｂ メタルフレーム ３０ セラミック体 ３２ 下段セラミック層 ３４ 上段セラミック層 ４０ 信号線路 ５０、５２、５４ メタライズ層 ６０、６２、６４ 空洞部
Claims (4)
- 【請求項１】 パッケージのメタルウォールを構成する
メタル部材間に、信号線路を備えた下段セラミック層上
面に上段セラミック層を前記信号線路中途部を覆うよう
にして積層して形成したセラミック体を接合してなる高
周波素子用パッケージにおいて、前記信号線路をその全
長に亙って均一幅に形成すると共に、前記上段セラミッ
ク層で覆った信号線路部分下方の下段セラミック層下面
とそれを接合した前記メタル部材との間に、前記上段セ
ラミック層で覆った信号線路部分の特性インピーダンス
を、その信号線路部分に連なる前記下段セラミック層上
面に露出した信号線路部分の持つ特性インピーダンスに
マッチングさせるための空洞部を設けたことを特徴とす
る高周波素子用パッケージ。 - 【請求項２】 空洞部を、下段セラミック層下面をメタ
ル部材にろう付け接合するために下段セラミック層下面
に備えたメタライズ層を所定幅削除して設けた請求項１
記載の高周波素子用パッケージ。 - 【請求項３】 空洞部を、下段セラミック層下面をメタ
ル部材にろう付け接合するために下段セラミック層下面
に備えたメタライズ層と、その直上の下段セラミック層
下面とを、それぞれ連続して所定幅削除して設けた請求
項１記載の高周波素子用パッケージ。 - 【請求項４】 空洞部を、下段セラミック層下面をメタ
ル部材にろう付け接合するために下段セラミック層下面
に備えたメタライズ層と、その直下のメタル部材とを、
それぞれ連続して所定幅削除して設けた請求項１記載の
高周波素子用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3306839A JPH05121913A (ja) | 1991-10-24 | 1991-10-24 | 高周波素子用パツケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3306839A JPH05121913A (ja) | 1991-10-24 | 1991-10-24 | 高周波素子用パツケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121913A true JPH05121913A (ja) | 1993-05-18 |
Family
ID=17961881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3306839A Pending JPH05121913A (ja) | 1991-10-24 | 1991-10-24 | 高周波素子用パツケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121913A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266417A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 半導体パッケージ |
| JP2011044483A (ja) * | 2009-08-19 | 2011-03-03 | Kyocera Corp | 素子収納用パッケージ、並びに実装構造体 |
| CN103887269A (zh) * | 2012-11-27 | 2014-06-25 | 三菱电机株式会社 | 高频装置 |
| US9468089B2 (en) | 2013-09-20 | 2016-10-11 | Kabushiki Kaisha Toshiba | EBG structure, semiconductor device, and circuit board |
| US9698482B2 (en) | 2013-07-19 | 2017-07-04 | Kabushiki Kaisha Toshiba | Antenna device |
| US9848504B2 (en) | 2014-08-25 | 2017-12-19 | Kabushiki Kaisha Toshiba | Electronic device having a housing for suppression of electromagnetic noise |
| JP2021027118A (ja) * | 2019-08-02 | 2021-02-22 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
-
1991
- 1991-10-24 JP JP3306839A patent/JPH05121913A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266417A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 半導体パッケージ |
| JP2011044483A (ja) * | 2009-08-19 | 2011-03-03 | Kyocera Corp | 素子収納用パッケージ、並びに実装構造体 |
| CN103887269A (zh) * | 2012-11-27 | 2014-06-25 | 三菱电机株式会社 | 高频装置 |
| CN103887269B (zh) * | 2012-11-27 | 2017-01-04 | 三菱电机株式会社 | 高频装置 |
| US9698482B2 (en) | 2013-07-19 | 2017-07-04 | Kabushiki Kaisha Toshiba | Antenna device |
| US9468089B2 (en) | 2013-09-20 | 2016-10-11 | Kabushiki Kaisha Toshiba | EBG structure, semiconductor device, and circuit board |
| US9848504B2 (en) | 2014-08-25 | 2017-12-19 | Kabushiki Kaisha Toshiba | Electronic device having a housing for suppression of electromagnetic noise |
| JP2021027118A (ja) * | 2019-08-02 | 2021-02-22 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| US11935848B2 (en) | 2019-08-02 | 2024-03-19 | Sumitomo Electric Device Innovations, Inc. | Package for a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3500268B2 (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
| US4038488A (en) | Multilayer ceramic multi-chip, dual in-line packaging assembly | |
| US5451818A (en) | Millimeter wave ceramic package | |
| JPS6325710B2 (ja) | ||
| JP2605502B2 (ja) | パッケージ | |
| US5602421A (en) | Microwave monolithic integrated circuit package with improved RF ports | |
| US4672151A (en) | Package for a microwave semiconductor device | |
| JP3493301B2 (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| JP3209183B2 (ja) | 高周波信号用集積回路パッケージ及びその製造方法 | |
| US3801938A (en) | Package for microwave semiconductor device | |
| JPH05121913A (ja) | 高周波素子用パツケージ | |
| JP3439969B2 (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| JP2003152124A (ja) | 高周波用パッケージ | |
| JP2603310B2 (ja) | 高周波集積回路用パッケージ | |
| JP2511136Y2 (ja) | 電子部品用メタルパッケ―ジ | |
| JP3771853B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JPH05166957A (ja) | 高周波素子用パッケージ | |
| JPH05152455A (ja) | 高周波素子用パツケージ | |
| JPH05226496A (ja) | 電子部品用パッケージ | |
| JPH11312751A (ja) | 高周波回路用パッケージ | |
| JP3297607B2 (ja) | 高周波回路用パッケージ | |
| JP2002190541A (ja) | 高周波回路用パッケージ | |
| JP3553349B2 (ja) | 高周波用の半導体パッケージと半導体装置 | |
| JP2003273276A (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP2002057239A (ja) | 入出力端子および半導体素子収納用パッケージ |