JP2007266417A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2007266417A
JP2007266417A JP2006091162A JP2006091162A JP2007266417A JP 2007266417 A JP2007266417 A JP 2007266417A JP 2006091162 A JP2006091162 A JP 2006091162A JP 2006091162 A JP2006091162 A JP 2006091162A JP 2007266417 A JP2007266417 A JP 2007266417A
Authority
JP
Japan
Prior art keywords
frequency signal
signal line
base substrate
semiconductor package
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006091162A
Other languages
English (en)
Other versions
JP4817924B2 (ja
JP2007266417A5 (ja
Inventor
Bunro Yamamoto
文朗 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006091162A priority Critical patent/JP4817924B2/ja
Priority to US11/535,311 priority patent/US20070230145A1/en
Publication of JP2007266417A publication Critical patent/JP2007266417A/ja
Priority to US12/353,100 priority patent/US7838990B2/en
Publication of JP2007266417A5 publication Critical patent/JP2007266417A5/ja
Application granted granted Critical
Publication of JP4817924B2 publication Critical patent/JP4817924B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0056—Casings specially adapted for microwave applications
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Abstract

【課題】良好な高周波特性を維持し、挿入損失の増加を防止することができる半導体パッケージを提供する。
【解決手段】半導体パッケージ１Ａにおいて、半導体素子Ｓが設置されたベース基板２と、ベース基板２に設けられ半導体素子Ｓを覆い、ベース基板２側の端部に開口部４を有する覆い部材５と、開口部４を塞ぐようにベース基板２上に設けられ、第１表面６ａの覆い部材５の内部に位置する領域に第１高周波信号線７ａを有し、第１表面６ａの反対面である第２表面に第１高周波信号線７ａに電気的に接続する第２高周波信号線７ｂを有する接栓基板６とを備え、ベース基板２は、第２高周波信号線７ｂから離間するように形成されている。
【選択図】図１

Description

本発明は、半導体パッケージに関し、特に、半導体素子を気密封止する半導体パッケージに関する。
高周波半導体素子等の半導体素子を有する半導体パッケージは、様々な高周波機器に用いられている（例えば、特許文献１参照）。この半導体パッケージは、半導体素子が設置されたベース基板と、ベース基板上に設けられ半導体素子を囲む枠体と、枠体上に設けられた蓋体と、枠体に貫通させてベース基板上に設けられた接栓基板とを備えており、半導体素子を気密封止するパッケージ（気密封止パッケージ）である。
例えば、図７に示すように、接栓基板１０１はベース基板１０２上に設けられている。この接栓基板１０１は、誘電体により形成されており、枠体であるフレーム１０３に形成された開口部１０４を塞ぐ基板である。接栓基板１０１は、開口部１０４を塞ぐための凸部１０５を有しており、この接栓基板１０１の表面には、凸部１０５を貫通する高周波信号線１０６が設けられている。接栓基板１０１の周面には、Ｗペーストを塗布し焼結することにより形成された外枠１０１ａが設けられている。この外枠１０１ａとフレーム１０３とがＡｇを用いてろう付けされ、気密封止パッケージが形成されている。
高周波信号線１０６の貫通部分が三導体部（ストリップ線路部）１０６ａとして機能し、その他の部分がマイクロストリップ線路部として機能する。なお、高周波信号線１０６の三導体部１０６ａは、マイクロストリップ線路部とのインピーダンス整合を取るため、マイクロストリップ線路部に比べ細く形成されている（図７参照）。
特開２００１−３５９４８号公報
しかしながら、現在、半導体パッケージの高電力化が進んでおり、高周波信号線１０６の幅が狭くなると、高周波信号の挿入損失が増加してしまい、さらに、その許容電流が低くなるため、高周波信号線１０６の三導体部１０６ａが溶融してしまうことがある。
本発明は、上記に鑑みてなされたものであり、その目的は、高電力化による高周波信号線の溶融を抑え、高周波信号の挿入損失の増加を防止することができる半導体パッケージを提供することである。
本発明の実施の形態に係る特徴は、半導体パッケージにおいて、半導体素子が設置されたベース基板と、ベース基板に設けられ半導体素子を覆い、ベース基板側の端部に開口部を有する覆い部材と、開口部を塞ぐようにベース基板上に設けられ、第１表面の覆い部材の内部に位置する領域に第１高周波信号線を有し、第１表面の反対面である第２表面に第１高周波信号線に電気的に接続する第２高周波信号線を有する接栓基板とを備え、ベース基板は、第２高周波信号線から離間するように形成されていることである。
本発明によれば、高電力化による高周波信号線の溶融を抑え、高周波信号の挿入損失の増加を防止することができる半導体パッケージを提供することができる。
（第１の実施の形態）
本発明の第１の実施の形態について図１ないし図４を参照して説明する。
図１ないし図３に示すように、本発明の第１の実施の形態に係る半導体パッケージ１Ａは、ベース基板２と、そのベース基板２上に設けられ複数の半導体素子Ｓを有する半導体搭載部３と、ベース基板２に設けられ各半導体素子Ｓを覆い、ベース基板２側の端部に開口部４を有する覆い部材５と、開口部４を塞ぐようにベース基板２上に設けられ、第１表面６ａの覆い部材５の内部に位置する領域に第１高周波信号線７ａを有し、第１表面の反対面である第２表面６ｂ（図３参照）に第１高周波信号線７ａに電気的に接続する第２高周波信号線７ｂを有する接栓基板６とを備えている。
半導体搭載部３は、各半導体素子Ｓと、それらの半導体素子Ｓを支持するマウント部３ａと、そのマウント部３ａ上に各半導体素子Ｓの両側にそれぞれ位置付けられて設けられた２つの整合コンデンサ３ｂとから構成されている。これらの整合コンデンサ３ｂは、ワイヤボンディング等により各半導体素子Ｓに電気的に接続されている。
覆い部材５は、枠状に形成されベース基板２上に設けられた枠体であるフレーム５ａと、そのフレーム５ａ上に設けられた蓋体である蓋部材５ｂとから構成されている。この覆い部材５は、その内部に半導体搭載部３を収容して気密封止する。フレーム５ａには、２つの開口部４が対向させて設けられている。これらの開口部４はベース基板２側の端部に位置付けられている。
接栓基板６は、所定の誘電率を有する誘電体により板状に形成された基板であり、フレーム５ａの開口部４を塞ぐ部材として機能する。この接栓基板６の第１表面６ａには、第１高周波信号線７ａがフレーム５ａ内に位置付けられて設けられており、さらに、第３高周波信号線７ｃがフレーム５ａ外に位置付けられて設けられている。また、接栓基板６の第２表面６ｂ（図３参照）である裏面には、第２高周波信号線７ｂが設けられている。
第１高周波信号線７ａ、第２高周波信号線７ｂ及び第３高周波信号線７ｃは、高周波信号が通過する伝送線路である。これらの第１高周波信号線７ａ、第２高周波信号線７ｂ及び第３高周波信号線７ｃは、接栓基板６にそれぞれ設けられた複数のスルーホール配線８により接続されている。
第１高周波信号線７ａは、接栓基板６におけるフレーム５ａの内部の内端部から対向する外部の外端部に向かってフレーム５ａに接触しないようにその手前まで設けられている。この第１高周波信号線７ａは整合コンデンサ３ｂに電気的に接続されている。また、第３高周波信号線７ｃは、フレーム５ａの近傍から接栓基板６の外端部まで設けられている。第２高周波信号線７ｂは、各スルーホール配線８を介して第１高周波信号線７ａと第３高周波信号線７ｃとを電気的に接続している。これらの第１高周波信号線７ａ、第２高周波信号線７ｂ及び第３高周波信号線７ｃは、例えばＷ厚膜又はＣｕ厚膜、Ｎｉメッキ及びＡｕメッキ等により形成されている。また、各スルーホール配線８は、気密封止のためブラインドスルーホールとなるように形成されている。
第３高周波信号線７ｃには、第３高周波信号線７ｃを半導体パッケージ１Ａの外部に引き出すリード線９が設けられている。このリード線９は、第３高周波信号線７ｃに電気的に接続されている。
ベース基板２は、板状に形成された基板であり、接栓基板６の第２表面６ｂである裏面を支持している。このベース基板２は、例えば銅等の放熱性が高い材料により、第２高周波信号線７ｂから離間するように形成されている。すなわち、ベース基板２には、その第２高周波信号線７ｂに対向し第２高周波信号線７ｂから離間する凹部２ａが設けられている。これにより、接栓基板６がベース基板２上に設けられた場合、ベース基板２が第２高周波信号線７ｂに接触することが防止される。
凹部２ａは、第２高周波信号線７ｂに対向する領域を含み第２高周波信号線７ｂより大きい領域のベース基板２の一部分を取り除くように形成されている。この凹部２ａにより、第２高周波信号線７ｂとベース基板２との間には、空間が設けられている。この空間は空気により満たされており、空気層が形成されている。
以上説明したように、本発明の第１の実施の形態によれば、接栓基板６の第２表面６ｂに第２高周波信号線７ｂを設け、その第２表面６ｂ上の第２高周波信号線７ｂから離間するようにベース基板２を形成することにより、フレーム５ａの下方を通過する第２高周波信号線７ｂはマイクロストリップ線路部として機能する。このとき、第２高周波信号線７ｂの下方の空気層が誘電体となるので（ε１＞ε２）、第１高周波信号線７ａ及び第３高周波信号線７ｃと第２高周波信号線７ｂとのインピーダンス整合を取るためには、第２高周波信号線７ｂの幅Ｗ２を第１高周波信号線７ａ及び第３高周波信号線７ｃの幅Ｗ１に比べて広くする必要がある。これにより、第２高周波信号線７ｂの許容電流は増加することになり、高電力化による第２高周波信号線７ｂの溶融が抑えられるので、高周波信号の挿入損失の増加を防止することができる。
さらに、第２高周波信号線７ｂに対向する部分のベース基板２の厚さが薄くなるので、リード線９を通過する際の高周波信号の回り込みの発生を抑えることが可能になり、高周波特性を向上させることができる。このとき、ベース基板２は部分的に薄くなるだけであり、ベース基板２が全体的に薄くなることは防止されるので、ベース基板２の機械的な強度を維持することができる。
また、ベース基板２は、第２高周波信号線７ｂに対向し第２高周波信号線７ｂから離間する凹部２ａを有していることから、簡単な構成により、フレーム５ａの下方を通過する第２高周波信号線７ｂをマイクロストリップ線路部として構成することができ、さらに、ベース基板２を第２高周波信号線７ｂから離間するように容易に形成することができる。
ここで、図２に示すように、第１高周波信号線７ａの幅をＷ１とし、第２高周波信号線７ｂの幅をＷ２とし、凹部２ａの幅をＷ３とし、図３に示すように、接栓基板６の誘電率をε１とし、空気の誘電率をε２とし、接栓基板６の厚さをｔ１とし、凹部２ａの深さ、すなわち空気層の厚さをｔ２とした場合、特性インピーダンスを５０Ωに設定して半導体パッケージ１Ａを設計すると、図４に示す実施例のように、各種の設計値が求められる。なお、図４に示す比較例では、図７に示す従来の半導体パッケージを用いる。
図４に示すように、実施例では、高周波信号線（第２の高周波信号線７ｂ）の幅Ｗ２は０．６４４ｍｍであり、比較例では、高周波信号線（三導体部１０６ａ：図７参照）の幅は０．１４８ｍｍである。さらに、実施例では、地導体の幅は凹部２ａの幅Ｗ３となり、３．０ｍｍであり、比較例では、地導体の幅は無限大（ベース基板１０２の幅：図７参照）となる。このように半導体パッケージ１Ａによれば、ストリップ線路の線路幅より格段に幅広に高周波信号線を設計することが可能になるので、接栓部の許容電流を大きくすることができ、加えて、第３高周波信号線７ｃの幅がＷ１以上Ｗ２以下の範囲で設計可能になるので、リード線９の取付け強度を増加させることができる。さらに、空気層の厚さｔ２の分だけ地導体の幅を短くすることが可能になり、良好な高周波特性を得ることができる。
（第２の実施の形態）
本発明の第２の実施の形態について図５及び図６を参照して説明する。
第２の実施の形態では、第１の実施の形態と異なる部分について説明する。なお、第１の実施の形態で説明した部分と同一部分は同一符号で示し、その説明は省略する。
図５及び図６に示すように、本発明の第２の実施の形態に係る半導体パッケージ１Ｂが備えるベース基板２には、第１の実施の形態に係る凹部２ａに代えて、第２高周波信号線７ｂから離間する切欠部２ｂが設けられている。これにより、接栓基板６がベース基板２上に設けられた場合、ベース基板２が第２高周波信号線７ｂに接触することが防止される。
切欠部２ｂは、第２高周波信号線７ｂに対向する領域を含み第２高周波信号線７ｂより大きい領域を有するベース基板２の一部分を切り欠くように形成されている。この切欠部２ｂにより、第２高周波信号線７ｂに対向する位置にベース基板２が存在しなくなる。
以上説明したように、本発明の第２の実施の形態によれば、第１の実施の形態と同様な効果を得ることができる。さらに、切欠部２ｂをベース基板２に設けることによって、第２高周波信号線７ｂに対向する位置にベース基板２が存在しなくなるので、第１の実施の形態に比べ、リード線９を通過する際の高周波信号の回り込みの発生をより確実に抑えることができる。また、リード線９を第２高周波信号線７ｂに直接接続することも可能になり、この場合には、第３高周波信号線７ｃを不要とすることができる。
また、ベース基板２は、第２高周波信号線７ｂから離間する切欠部２ｂを有していることから、簡単な構成により、フレーム５ａの下方を通過する第２高周波信号線７ｂをマイクロストリップ線路部として構成することができ、さらに、ベース基板２を第２高周波信号線７ｂから離間するように容易に形成することができる。
（他の実施の形態）
なお、本発明は、前述の実施の形態に限るものではなく、その要旨を逸脱しない範囲において種々変更可能である。
例えば、前述の実施の形態においては、各種の数値を挙げているが、それらの数値は例示であり、限定されるものではない。
また、前述の実施の形態においては、スルーホール配線８により接栓基板６の第１表面６ａ上の第３高周波信号線７ｃに第２高周波信号線７ｂを電気的に接続し、第３高周波信号線７ｃにリード線９を接続しているが、これに限るものではなく、例えば、第３高周波信号線７ｃを設けずに、第２高周波信号線７ｂにリード線９を接続するようにしてもよい。
本発明の第１の実施の形態に係る半導体パッケージの概略構成を分解して示す分解斜視図である。 図１に示す半導体パッケージの一部を示す平面図である。 図２のＡ−Ａ線断面図である。 特性インピーダンスを５０Ωに設定した場合の半導体パッケージの各種設計値を示す説明図である。 本発明の第２の実施の形態に係る半導体パッケージの概略構成を分解して示す分解斜視図である。 図４に示す半導体パッケージの一部を示す断面図である。 先行技術に係る半導体パッケージの一部を示す斜視図である。
符号の説明
１Ａ，１Ｂ…半導体パッケージ、２…ベース基板、４…開口部、５…覆い部材、６…接栓基板、６ａ…第１表面、６ｂ…第２表面、７ａ…第１高周波信号線、７ｂ…第２高周波信号線、Ｓ…半導体素子


Claims (3)

  1. 半導体素子が設置されたベース基板と、
    前記ベース基板に設けられ前記半導体素子を覆い、前記ベース基板側の端部に開口部を有する覆い部材と、
    前記開口部を塞ぐように前記ベース基板上に設けられ、第１表面の前記覆い部材の内部に位置する領域に第１高周波信号線を有し、前記第１表面の反対面である第２表面に前記第１高周波信号線に電気的に接続する第２高周波信号線を有する接栓基板と、
    を備え、
    前記ベース基板は、前記第２高周波信号線から離間するように形成されていることを特徴とする半導体パッケージ。
  2. 前記ベース基板は、前記第２高周波信号線に対向し前記第２高周波信号線から離間する凹部を有していることを特徴とする請求項１記載の半導体パッケージ。
  3. 前記ベース基板は、前記第２高周波信号線から離間する切欠部を有していることを特徴とする請求項１記載の半導体パッケージ。



JP2006091162A 2006-03-29 2006-03-29 半導体パッケージ Expired - Fee Related JP4817924B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006091162A JP4817924B2 (ja) 2006-03-29 2006-03-29 半導体パッケージ
US11/535,311 US20070230145A1 (en) 2006-03-29 2006-09-26 Semiconductor package
US12/353,100 US7838990B2 (en) 2006-03-29 2009-01-13 High-frequency hermetically-sealed circuit package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006091162A JP4817924B2 (ja) 2006-03-29 2006-03-29 半導体パッケージ

Publications (3)

Publication Number Publication Date
JP2007266417A true JP2007266417A (ja) 2007-10-11
JP2007266417A5 JP2007266417A5 (ja) 2009-04-16
JP4817924B2 JP4817924B2 (ja) 2011-11-16

Family

ID=38558611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006091162A Expired - Fee Related JP4817924B2 (ja) 2006-03-29 2006-03-29 半導体パッケージ

Country Status (2)

Country Link
US (2) US20070230145A1 (ja)
JP (1) JP4817924B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099934A (ja) * 2007-03-28 2009-05-07 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP2015195237A (ja) * 2014-03-31 2015-11-05 住友電工デバイス・イノベーション株式会社 電子部品搭載用パッケージ
JP2017152560A (ja) * 2016-02-25 2017-08-31 京セラ株式会社 半導体素子パッケージおよび半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009138168A1 (de) * 2008-05-15 2009-11-19 Adc Gmbh Leiterplatte für elektrischen verbinder und elektrischer verbinder
JP4982596B2 (ja) * 2009-09-08 2012-07-25 株式会社東芝 モジュールの接続構造
JP6412900B2 (ja) * 2016-06-23 2018-10-24 株式会社東芝 高周波半導体用パッケージ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63115228U (ja) * 1987-01-22 1988-07-25
JPH0390503U (ja) * 1989-12-29 1991-09-13
JPH05121913A (ja) * 1991-10-24 1993-05-18 Shinko Electric Ind Co Ltd 高周波素子用パツケージ
JPH1174396A (ja) * 1997-08-28 1999-03-16 Kyocera Corp 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP2001035948A (ja) * 1999-07-23 2001-02-09 Hitachi Ltd 高周波半導体素子
JP2001144222A (ja) * 1999-08-31 2001-05-25 Sumitomo Metal Electronics Devices Inc 高周波パッケージ
JP2003249596A (ja) * 2002-02-22 2003-09-05 Kyocera Corp 入出力端子および半導体素子収納用パッケージ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3784884A (en) * 1972-11-03 1974-01-08 Motorola Inc Low parasitic microwave package
US4150393A (en) * 1975-09-29 1979-04-17 Motorola, Inc. High frequency semiconductor package
JPS596513B2 (ja) * 1978-12-28 1984-02-13 富士通株式会社 マイクロ波装置モジユ−ル
JPS60210853A (ja) * 1984-03-06 1985-10-23 Fujitsu Ltd 半導体装置
US4626805A (en) * 1985-04-26 1986-12-02 Tektronix, Inc. Surface mountable microwave IC package
US5406120A (en) * 1992-10-20 1995-04-11 Jones; Robert M. Hermetically sealed semiconductor ceramic package
US6441697B1 (en) * 1999-01-27 2002-08-27 Kyocera America, Inc. Ultra-low-loss feedthrough for microwave circuit package
JP3328235B2 (ja) * 1999-08-17 2002-09-24 山形日本電気株式会社 半導体装置用セラミックパッケージ
JP2001156196A (ja) * 1999-09-17 2001-06-08 Toshiba Corp 高周波パッケージおよびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63115228U (ja) * 1987-01-22 1988-07-25
JPH0390503U (ja) * 1989-12-29 1991-09-13
JPH05121913A (ja) * 1991-10-24 1993-05-18 Shinko Electric Ind Co Ltd 高周波素子用パツケージ
JPH1174396A (ja) * 1997-08-28 1999-03-16 Kyocera Corp 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP2001035948A (ja) * 1999-07-23 2001-02-09 Hitachi Ltd 高周波半導体素子
JP2001144222A (ja) * 1999-08-31 2001-05-25 Sumitomo Metal Electronics Devices Inc 高周波パッケージ
JP2003249596A (ja) * 2002-02-22 2003-09-05 Kyocera Corp 入出力端子および半導体素子収納用パッケージ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099934A (ja) * 2007-03-28 2009-05-07 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP2015195237A (ja) * 2014-03-31 2015-11-05 住友電工デバイス・イノベーション株式会社 電子部品搭載用パッケージ
JP2017152560A (ja) * 2016-02-25 2017-08-31 京セラ株式会社 半導体素子パッケージおよび半導体装置

Also Published As

Publication number Publication date
US20090127675A1 (en) 2009-05-21
JP4817924B2 (ja) 2011-11-16
US7838990B2 (en) 2010-11-23
US20070230145A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
US10849257B2 (en) Module
US9177881B2 (en) High-frequency semiconductor package and high-frequency semiconductor device
US8242588B2 (en) Lead frame based ceramic air cavity package
JP4527646B2 (ja) 電子装置
JP4125570B2 (ja) 電子装置
JP4817924B2 (ja) 半導体パッケージ
KR100966681B1 (ko) 반도체 장치, 리드 프레임 및 그 마이크로폰 패키지
WO2017090651A1 (ja) 電子部品搭載用パッケージおよび電子装置
WO2013015216A1 (ja) 半導体素子収納用パッケージ、これを備えた半導体装置および電子装置
US10777493B2 (en) Semiconductor device mounting board and semiconductor package
JP2008244289A (ja) 電磁シールド構造
WO2017145331A1 (ja) 半導体パッケージ、及びモジュール
KR20140100904A (ko) 반도체 장치
JP2007013450A (ja) 導波管伝送線路変換装置
JP4903738B2 (ja) 電子部品収納用パッケージおよび電子装置
WO2023053762A1 (ja) モジュール
JP6671567B1 (ja) 光モジュール
CN215326927U (zh) Mems传感器及其封装结构
JP4127652B2 (ja) 光モジュール
JP6579396B2 (ja) 半導体装置、及び基板
JP4563980B2 (ja) 表面実装型パッケージ及び半導体装置
JP2007103391A (ja) 半導体増幅器
JP4388284B2 (ja) 高周波回路用パッケージ及びその実装構造
WO2020049732A1 (ja) 気密パッケージ
JPS63258054A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees