WO2013015216A1 - 半導体素子収納用パッケージ、これを備えた半導体装置および電子装置 - Google Patents

半導体素子収納用パッケージ、これを備えた半導体装置および電子装置 Download PDF

Info

Publication number
WO2013015216A1
WO2013015216A1 PCT/JP2012/068436 JP2012068436W WO2013015216A1 WO 2013015216 A1 WO2013015216 A1 WO 2013015216A1 JP 2012068436 W JP2012068436 W JP 2012068436W WO 2013015216 A1 WO2013015216 A1 WO 2013015216A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor element
frame
package
wiring conductor
insulating member
Prior art date
Application number
PCT/JP2012/068436
Other languages
English (en)
French (fr)
Inventor
真広 辻野
宮原　学
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to JP2013525705A priority Critical patent/JP5537736B2/ja
Priority to US14/006,527 priority patent/US8952518B2/en
Priority to CN201280005707.0A priority patent/CN103329260B/zh
Priority to EP12817380.4A priority patent/EP2738798B1/en
Publication of WO2013015216A1 publication Critical patent/WO2013015216A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09172—Notches between edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

　本発明の一態様の半導体素子収納用パッケージは、上面に半導体素子を載置する搭載領域を有する基体と、搭載領域を囲むように基体の上面に設けられた枠状部および枠状部の内側から枠状部の外側までを貫通する開口部を有する枠体と、開口部に設けられ、枠体の内側から枠体の外側にまで延在された平板状の絶縁部材と、絶縁部材の上面に設けられ、枠体の内側から枠体の外側にまで延在された複数の配線導体と、絶縁部材の上面であって枠体の外側に設けられ、複数の配線導体を取り囲む連続した金属膜と、を備えている。

Description

半導体素子収納用パッケージ、これを備えた半導体装置および電子装置
　本発明は、半導体素子を収納する半導体素子収納用パッケージならびにこれを備えた半導体装置および電子装置に関する。このような電子装置は各種電子機器の一部品として用いられる。
　半導体素子を収納するパッケージとして、半導体素子が載置される基板、および半導体素子と外部の電気回路基板とを電気的に接続する入出力端子を備えたものが知られている（例えば、特開２００３－２１８２５８号公報、特開２０１０－１９９２７７号公報）。このようなパッケージにおいて、入出力端子の上面には複数のメタライズ配線層が形成されている。それぞれのメタライズ配線層には、これらのメタライズ配線層と外部の電気回路基板とを電気的に接続するリード端子が接続されている。
　近年、パッケージの小型化が求められている。また、パッケージの高性能化のため、入出力端子に接続されるリード端子の数が増加する傾向にある。パッケージを小型化した場合、あるいは、入出力端子に接続されるリード端子の数が増加した場合、隣り合うリード端子の間隔が狭くなるため、これらのリード端子の間で電気的な短絡が生じる可能性がある。
　本発明は、リード端子を用いなくてもよい半導体素子収納用パッケージを提供することを目的とする。
　本発明の一態様にかかる半導体素子収納用パッケージは、上面に半導体素子を載置する搭載領域を有する基体と、前記搭載領域を囲むように前記基体の上面に設けられた枠状部および前記枠状部の内側から前記枠状部の外側までを貫通する開口部を有する枠体と、前記開口部に設けられ、前記枠体の内側から前記枠体の外側にまで延在された平板状の絶縁部材と、を備えている。さらに、半導体素子収納用パッケージは、前記絶縁部材の上面に設けられ、前記枠体の内側から前記枠体の外側にまで延在された複数の配線導体と、前記絶縁部材の上面であって前記枠体の外側に設けられ、前記複数の配線導体を取り囲む連続した金属膜とを備えている。
　本発明の一態様にかかる半導体装置は、前記半導体素子収納用パッケージと、前記搭載領域に載置された半導体素子と、前記枠体に接合された、前記半導体素子を覆う金属からなる蓋体とを備えている。
　本発明の一態様にかかる電子装置は、前記半導体装置と、前記半導体装置が搭載された搭載基板と、前記搭載基板上に搭載された電子部品と、前記配線導体と異なる第２の配線導体を有し、前記第２の配線導体が前記配線導体に電気的に接続された樹脂基板とを備えている。
本発明の第１の実施形態にかかる半導体素子収納用パッケージ、半導体装置および電子装置を示す分解斜視図である。 半導体素子収納用パッケージおよび半導体装置の拡大斜視図である。 図３（ａ）は、図２に示す半導体素子収納用パッケージおよび半導体装置におけるＸ－Ｘ断面での接合部材の近傍を示す拡大断面図である。図３（ｂ）は、図３（ａ）における領域Ａを拡大した拡大断面図である。 図２に示す半導体素子収納用パッケージおよび半導体装置の平面図である。 図５（ａ）は、図１に示す半導体素子収納用パッケージにおける樹脂基板の上面側を示す斜視図である。（ｂ）は、図５（ａ）に示す樹脂基板の下面側を示す斜視図である。 図６（ａ）は、図１に示す半導体素子収納用パッケージにおける絶縁部材、配線導体および金属膜を示す斜視図である。図６（ｂ）は、図６（ａ）の第１の変形例を示す斜視図である。 図７（ａ）は、図６（ａ）の第２の変形例を示す斜視図である。図７（ｂ）は、図７（ａ）における領域Ｃを拡大した拡大斜視図である。 図８（ａ）は、図６（ａ）の第３の変形例を示す斜視図である。図８（ｂ）は、図６（ａ）の第４の変形例を示す斜視図である。
　以下、各実施形態にかかる半導体素子収納用パッケージ、これを備えた半導体装置および電子装置について、図面を用いて詳細に説明する。
　図１～４に示すように、本実施形態の半導体素子収納用パッケージ１は、上面に半導体素子３を搭載する搭載領域を有する基体５と、搭載領域を囲むように基体５の上面に設けられた枠状部および枠状部の内側から枠状部の外側までを貫通する開口部を有する枠体７とを備えている。さらに、半導体素子収納用パッケージ１は、開口部に設けられ、枠体７の内側から枠体７の外側にまで延在された平板状の絶縁部材９と、絶縁部材９の上面に設けられ、枠体７の内側から枠体７の外側にまで延在された複数の配線導体としての第１の配線導体１１（以下、配線導体１１ともいう）と、絶縁部材９の上面であって枠体７の外側に設けられ、複数の配線導体１１を取り囲む連続した第１の金属膜３５（以下、金属膜３５ともいう）とを備えている。
　半導体装置１０１は、半導体素子収納用パッケージ１と、搭載領域に搭載された半導体素子３と、枠体７に接合された、半導体素子３を封止するための金属からなる蓋体２３とを備えている。また、本実施形態の電子装置１０２は、半導体装置１０１と、半導体装置１０１が載置された載置基板３３と、載置基板３３上に搭載された電子部品２９と、電子部品２９と半導体装置１０１の複数の配線導体１１を電気的に接続した樹脂基板１９と、を備えている。
　入出力端子１３を構成する第１の配線導体１１を第３の配線導体２７に電気的に接続する配線として、リード端子を用いた場合と比較して、複数の第２の配線導体１７を有する樹脂基板１９（フレキシブル基板）を用いた場合、第２の配線導体１７の間での電気的な短絡が生じる可能性を低減することができる。複数の第２の配線導体１７を有する樹脂基板１９を用いた場合、半導体装置１０１の製造時あるいは使用時において、第２の配線導体１７の弾性変形に伴う力に加えて樹脂部材１５の弾性変形に伴う力が第１の配線導体１１との接合箇所に加わるからであるとともに、複数の第２の配線導体１７の間隔が樹脂基板１９によって固定されているためである。
　半導体素子収納用パッケージ１は、第１の配線導体１１の一方の端部を囲むように入出力端子１３の上面に配設された、入出力端子１３を樹脂基板１９に接合する接合部材２１を有している。接合部材２１が、第１の配線導体１１の一方の端部を囲むように入出力端子１３の上面に配設されていることから、樹脂基板１９が弾性変形したことによる力を、接合部材２１と樹脂基板１９との接合面で分散して、樹脂基板１９から入出力端子１３や第１の配線導体１１へと伝わることを抑制できる。そのため、第１の配線導体１１に大きな力が加わる可能性を小さくできる。結果として、第２の配線導体１７の第１の配線導体１１への接合性を良好なものにできる。
　基体５は、四角板形状であって、上面に半導体素子３を搭載するための搭載領域を有している。本実施形態における基体５は、四角板形状の部分と、この四角板形状の部分の四隅にそれぞれ側方に引き出されてネジ止め孔３１が形成された部分とを有する形状となっている。このネジ止め孔３１によって半導体素子収納用パッケージ１を載置基板３３にネジ止めすることにより、半導体素子収納用パッケージ１を載置基板３３に固定することができる。なお、本実施形態において搭載領域とは、基体５を平面視した場合に半導体素子３と重なり合う領域を意味している。
　本実施形態の搭載領域は、基体５の上面の中央部に形成されているが、半導体素子３が搭載される領域を搭載領域としていることから、例えば、基体５の上面の端部に搭載領域が形成されていてもよい。また、本実施形態の搭載領域は、基体５が一つの搭載領域を有しているが、基体５が複数の搭載領域を有し、それぞれの搭載領域に半導体素子３が搭載されていてもよい。
　基体５上の搭載領域には半導体素子３が設けられている。入出力端子１３などを介して半導体素子３と外部電気回路との間で信号の入出力を行うことができる。このように、基体５の上面には半導体素子３が配設されることから、基体５としては、少なくとも半導体素子３が配設される部分には高い絶縁性を有していることが求められる。基体５は、複数の絶縁性部材を積層することにより作製される。そして、この基体５の搭載領域に半導体素子３が搭載される。絶縁性部材としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミック材料、あるいはガラスセラミック材料を用いることができる。
　ここで、基体５の作製方法について説明する。まず、ガラス粉末またはセラミック粉末を含有する原料粉末、有機溶剤並びにバインダを混ぜることにより混合部材を作製する。この混合部材をシート状に成形することにより複数のセラミックグリーンシートを作製する。複数のセラミックグリーンシートを積層することにより複数の積層体を作製する。複数の積層体をそれぞれ約１６００度の温度で一体焼成することにより基体５が作製される。なお、基体５としては、複数の絶縁性部材が積層された構成に限られるものではない。一つの絶縁性部材により基体５が構成されていてもよい。
　また、半導体素子３が直接に基体５の上面に実装されても良いが、本実施形態の半導体素子収納用パッケージ１のように、基体５は、例えば、インゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって作製された、鉄、銅、ニッケル、クロム、コバルトまたはタングステンのような金属材料、あるいはこれらの金属材料のいずれかを含む合金等からなり、基体５の搭載領域上に配設された、半導体素子３を搭載するための搭載基板２５を備えて、この搭載基板２５上に半導体素子３が搭載されていても良い。搭載基板２５としては基体５との絶縁性を保つために、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミック材料、あるいはガラスセラミック材料を用いることができる。
　半導体素子収納用パッケージ１は、基体５の上面であって搭載領域を囲むように設けられた枠体７を備えている。枠体７としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミック材料、あるいはガラスセラミック材料を用いることができる。また、枠体７は、例えば、鉄、銅、ニッケル、クロム、コバルトまたはタングステンのような金属材料、あるいはこれらの金属材料のいずれかを含む合金を用いることができる。枠体７は、インゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって作製することができる。また、枠体７は、一つの部材からなっていてもよいが、複数の部材の積層構造であってもよい。枠体７は、基体５に接合材を介して接続されている。接合材としては、例えば銀ロウ等のロウ材を用いることができる。
　半導体素子収納用パッケージ１における枠体７の開口部には、入出力端子１３が挿入固定されている。入出力端子１３は、絶縁部材９と、絶縁部材９の上面に配設された複数の第１の配線導体１１を有している。複数の第１の配線導体１１は、それぞれ一方の端部が枠体７の外側に位置するように枠体７で囲まれた領域の内側から外側にかけて位置している。複数の配線導体１１は、枠体７で囲まれた領域の内側と枠体７で囲まれた領域の外側とを電気的に接続することができる。これら複数の第１の配線導体１１は、互いに電気的に短絡することの無いように所定の間隔をあけて配設されている。複数の第１の配線導体１１の間隔としては０．３～１．５ｍｍ程度である。
　絶縁部材９は、四角板形状であって上面に複数の第１の配線導体１１が配設されている。絶縁部材９の例示的な大きさとしては、平面視した場合の一辺が１～２０ｍｍ程度であって、厚みが０．５～２ｍｍ程度である四角板形状の部材を用いることができる。絶縁部材９としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミック材料、あるいはガラスセラミック材料を用いることができる。
　第１の配線導体１１としては、例えば、タングステン、モリブデン、ニッケル、銅、銀または金のような金属材料、あるいはこれらの金属材料のいずれかを含む合金を用いることができる。第１の配線導体１１は、第２の配線導体１７などを介して外部電気回路と半導体素子３とを電気的に接続することができる。第１の配線導体１１は、第１の配線導体１１の一部が絶縁部材９に埋設されていてもよい。
　枠体７が金属材料からなる場合、枠体７と第１の配線導体１１との絶縁性を確保するため、枠体７の開口部内において第１の配線導体１１と枠体７の間に絶縁性の部材１０が配設されている。
　枠体７の外側に位置する第１の配線導体１１の一方の端部は、入出力端子１３の上面に配設された接合部材２１によって囲まれている。言い換えれば、第１の配線導体１１における枠体７の外側に位置する部分は、枠体７および接合部材２１によって囲まれている。このように第１の配線導体１１の一方の端部が接合部材２１によって囲まれていることから、樹脂基板１９が弾性変形した場合であっても、第１の配線導体１１の第２の配線導体１７への接合箇所に大きな力が加わることを抑制できる。
　接合部材２１は、入出力端子１３を樹脂基板１９に接合するための部材である。接合部材２１としては、例えばシリコーン樹脂、アクリル樹脂またはエポキシ樹脂のような樹脂材料、半田のような金属材料を用いることができる。例示的な半田としては、ＳｎＡｇＣｕ半田、ＳｎＺｎＢｉ半田、ＳｎＣｕ半田、ＳｎＡｇＩｎＢｉ半田が挙げられる。
　接合部材２１として半田のような金属材料を用いる場合には、入出力端子１３の接合部材２１への接合性を高めるため、絶縁部材９の上面であって平面視した場合に接合部材２１と重なり合うように、絶縁部材９と接合部材２１との間に第１の金属膜３５を配設する。第１の金属膜３５は、例えば、金属材料をメタライジングすることによって形成できる。また、接合部材２１として半田のような金属材料を用いる場合、接合部材２１と第１の配線導体１１との間での電気的な短絡を防ぐため、第１の金属膜３５と第１の配線導体１１との間に０．３～１．５ｍｍの隙間を空ける。
　また、第１の金属膜３５は、第１の金属膜３５をグランド配線に電気的に接続してもよい。第１の金属膜３５または半田によって、複数の第１の配線導体１１のそれぞれの一方の端部が囲まれていることから、第１の金属膜３５がグランド配線に電気的に接続されている場合には、複数の第１の配線導体１１のそれぞれの一方の端部からの入出力信号の電磁的な漏れを小さくできる。そのため、入出力信号の減衰を抑制できる。また、半導体素子収納用パッケージ１を用いた電子装置１０２においては、入出力信号が外部に漏れることによる載置基板３３上に搭載された電子部品２９への電磁的な影響を小さくできる。
　なお、ここでいう「グランド」とは、いわゆるアース電位としての外部の基準電位に電気的に接続されていることを意味しており、基準電位としては必ずしも電位が０Ｖである必要はない。
　図４，６（ａ）に示すように、半導体素子収納用パッケージ１において、絶縁部材９の上面に配設された第１の金属膜３５が、平面視した場合に、絶縁部材９の外周縁よりも内側に位置している。言い換えれば、絶縁部材９の外周縁と絶縁部材９の上面に配設された第１の金属膜３５との間には隙間が存在している。
　図６（ｂ）に示すように、絶縁部材９の上面に配設された第１の金属膜３５が、平面視した場合に、絶縁部材９の外周縁にまで配設されていても良い。第１の金属膜３５が、絶縁部材９の外周縁にまで設けられることで、第１の配線導体１１に流れる入出力信号の電磁的な漏れを効果的に小さくすることができる。さらに、樹脂基板１９が弾性変形したとしても、第１の金属膜３５が、平面視した場合に、絶縁部材９の外周縁にまで配設されていることから、樹脂基板１９が絶縁部材９の上面や端部に接触することはなく、樹脂基板１９が絶縁部材９に接触することによって生じる、樹脂基板１９や第２の配線導体１７への傷や第２の配線導体１７の断線を抑制することができるとともに、入出力端子１３と第２の配線導体１７との絶縁性を確保することができる。また、図６（ｂ）に示すように、絶縁部材９の上面に配設された第１の金属膜３５が絶縁部材９の外周縁にまで配設されている場合には、絶縁部材９の側面に第２の金属膜３７が配設されて、絶縁部材９の上面に配設された第１の金属膜３５と絶縁部材９の側面に配設された第２の金属膜３７とが連続していることが好ましい。入出力信号の電磁的な漏れを第１の金属膜３５および第２の金属膜３７の両方で効果的に小さくすることができるとともに、第１の金属膜３５および第２の金属膜３７と接合部材２１を介した、絶縁部材９と絶縁基板１９との接合性を向上させることができる。
　図７に示すように、絶縁部材９の側面に第２の金属膜３７が配設されている場合には、上面および側面に開口する溝部４５（キャスタレーション）を有して、この溝部の内面にも第２の金属膜３７が配設されていることが好ましい。第１および第２の金属膜３５，３７の絶縁部材９への接合性をさらに良好なものとすることができ、また、第１および第２の金属膜３５，３７と接合部材２１である半田との接合性をさらに高めることができる。
　図８（ａ）に示すように、第１の金属膜３５の一部３５Ａは、複数の第１の配線導体１１の間にまで設けられていても良い。一部３５Ａは、枠体７の外側に露出する複数の第１の配線導体１１のそれぞれを取り囲むように設けることで、枠体７の外側に露出する第１の配線導体１１を取り囲む領域を大きくすることができ、第１の配線導体１１に流れる入出力信号の電磁的な漏れを効果的に小さくすることができるとともに、第１の金属膜３５を基準電位とする場合には、第１の配線導体１１と第１の金属膜３５との電磁界結合を有効に確保することができる。
　図８（ｂ）に示すように、第１の金属膜３５の一部３５Ａは、枠体７の外側に露出する複数の第１の配線導体１１を二つずつまとめて取り囲むようにしてもよい。二つずつまとめて取り囲まれた一対の第１の配線導体１１は、例えば差動線路として機能し、第１の金属膜３５を基準電位とする場合には、第１の金属膜３５は、一対の第１の配線導体１１との電磁界結合を有効に確保しつつ、一対の第１の配線導体１１に対する外部からの電磁界的な影響を抑制することができる。
　接合部材２１の樹脂基板１９への接合面積が、第２の配線導体１７の第１の配線導体１１への接合面積よりも大きいことが好ましい。既に示したように、樹脂基板１９が弾性変形した場合であっても、この弾性変形に伴って生じる力を接合部材２１と樹脂基板１９との接合箇所で分散して、樹脂基板１９から入出力端子１３へと伝わることを抑制できる。接合部材２１と樹脂基板１９との接合面積が大きく、接合部材２１と樹脂基板１９との接合箇所における力の分散が大きい事によって、樹脂基板１９から入出力端子１３へと伝わる力をより小さくできる。接合部材２１の樹脂基板１９への接合面積が、第２の配線導体１７の第１の配線導体１１への接合面積よりも大きいことによって、接合部材２１と樹脂基板１９との接合箇所で十分に上記の力を分散することが可能となる。
　接合部材２１は、図４に示すように、第１の配線導体１１の長手方向の先に位置する部分における長手方向の幅Ｌ１が、第１の配線導体１１の短手方向の先に位置する部分における短手方向の幅Ｌ２よりも大きいことが好ましい。樹脂基板１９が弾性変形した場合、接合部材２１には、第１の配線導体１１の短手方向の先に位置する部分よりも第１の配線導体１１の長手方向の先に位置する部分に大きな力が加わり易い。図４に示すように、接合部材２１が配設されている場合には、入出力端子１３を過度に大きくする、あるいは、接合部材２１を過度に用いることなく、接合部材２１を介しての樹脂基板１９と入出力端子１３との接合性を良好なものとすることができる。
　接合部材２１は、図３に示すように、絶縁部材９の上面に垂直で、かつ第１の配線導体１１の長手方向に直交する断面において、側面が凹状の曲線形状であることが好ましい。上記の断面における側面が凹状の曲線形状である、いわゆる「くびれ」形状であることによって、接合部材２１が弾性変形しやすくなる。そのため、樹脂基板１９の弾性変形に伴う力を接合部材２１において分散しやすくすることができる。
　また、側面が凹状の曲線形状である場合には、接合部材２１と入出力端子１３との接合面積、および接合部材２１と樹脂基板１９との接合面積をそれぞれ大きくすることができる。そのため、接合部材２１と入出力端子１３との接合性、および接合部材２１と樹脂基板１９との接合性をそれぞれ高めることができる。
　樹脂基板１９は、接合部材２１を介して入出力端子１３に接合される。樹脂基板１９は、シート状または板状の樹脂部材１５に樹脂部材１５の下面に引き出された端部が第１の配線導体１１に接続された第２の配線導体１７が配設された構成を有している。具体的には、樹脂基板１９としては、ポリイミドのような樹脂フィルムや液晶ポリマーで形成されたベースフィルムからなる樹脂部材１５に第２の配線導体１７として接続配線が形成された可撓性を有する、いわゆるＦＰＣ（Flexible-Printed-Circuit）基板を用いることができる。すなわち、樹脂基板１９は、折り曲げたり、折り畳んだりすることができる。
　また、接合部材２１として半田のような金属材料を用いる場合には、図５に示すように、第１の配線導体１１に接続される第２の配線導体１７の端部を囲むように樹脂部材１５の下面に配設された第３の金属膜３９を配設することが好ましい。これにより、樹脂基板１９の接合部材２１への接合性を高めることができる。図５においては、接合部材２１は第３の金属層３９における領域Ｂに接合される。
　また、半田に対して濡れ性の良好な金属膜が樹脂部材１５の下面に配設されている場合には、接合部材２１が樹脂部材１５の下面の想定外の箇所に濡れ広がることを抑制できる。そのため、接合部材２１が第２の配線導体１７の端部に接触するような事態を防ぐことができる。
　接合部材２１の樹脂基板１９への接合面積が、接合部材２１の入出力端子１３への接合面積よりも大きいことが好ましい。樹脂基板１９が弾性変形した場合、この変形に伴う力は、接合部材２１と入出力端子１３との接合面よりも接合部材２１と樹脂基板１９との接合面に大きく加わり易い。半導体素子収納用パッケージ１は、相対的に大きな力が加わり易い接合部材２１と樹脂基板１９との接合面の面積が接合部材２１と入出力端子１３との接合面の面積よりも大きい。そのため、安定して接合部材２１を介して樹脂基板１９を入出力端子１３に接合することができる。これにより、第２の配線導体１７の第１の配線導体１１への接合性を良好なものにできる。
　本実施形態にかかる半導体装置１０１は、上記の形態に代表されるパッケージ１と、載置領域に載置された半導体素子３と、枠体７に接合された、半導体素子３を封止するための金属からなる蓋体２３とを備えている。また、本実施形態の電子装置１０２は、上記の半導体装置１０１と、半導体装置１０１が載置された載置基板３３と、載置基板３３上に配設されて第２の配線導体１７に接続された第３の配線導体２７と、載置基板３３上の樹脂基板１９と上下に重なり合う位置に搭載された電子部品２９とを備えている。
　半導体素子収納用パッケージ１は、基体５の有するネジ止め孔３１において、載置基板３３にネジ止め固定されている。半導体装置１０１は、基板の搭載領域に半導体素子３が搭載されている。また、半導体素子３は、枠体７で囲まれた第１の配線導体１１にボンディングワイヤ４３によって接続されている。この半導体素子３に樹脂基板１９の第２の配線導体１７などを介して外部信号を入力することにより、半導体素子３から所望の出力を得ることができる。半導体素子３としては、例えば、ＬＤ素子に代表される、光ファイバに対して光を出射する発光素子、ＰＤ素子に代表される、光ファイバに対して光を受光する受光素子が挙げられる。
　蓋体２３は、枠体７と接合され、半導体素子３を封止するように設けられている。蓋体２３は、枠体７の上面に接合されている。そして、基体５、枠体７および蓋体２３で囲まれた空間において半導体素子３を封止している。このように半導体素子３を封止することによって、長期間の半導体素子収納用パッケージ１の使用による半導体素子３の劣化を抑制することができる。蓋体２３としては、例えば、鉄、銅、ニッケル、クロム、コバルトまたはタングステンのような金属材料、あるいはこれらの金属材料からなる合金を用いることができる。また、枠体７と蓋体２３は、例えばシーム溶接法によって接合することができる。また、枠体７と蓋体２３は、例えば、金－錫ロウを用いて接合してもよい。
　電子装置１０２は、載置基板３３上に配設されて第２の配線導体１７に接続された第３の配線導体２７を有している。具体的には、第２の接続導体が上面に配設された絶縁板４１が載置基板３３上に配設されている。第３の配線導体２７は第２の配線導体１７に接続されており、第２の配線導体１７および第３の配線導体２７などを介して半導体素子３と外部電気回路との間で信号の入出力を行うことができる。
　絶縁板４１としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミック材料、あるいはガラスセラミック材料や樹脂材料を用いることができる。また、第３の配線導体２７としては、第１の配線導体１１と同様に、導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料、あるいはこれらの金属材料のいずれかを含む合金を第３の配線導体２７として用いることができる。または、絶縁基板４１の代替として、載置基板３３に形成された電気配線と電気的に接続された接続ピンが載置基板３３の上面に設けられてもよい。そして、接続ピンは、樹脂基板１９に設けられた、絶縁基板１９の配線導体と電気的に導通された貫通孔に挿入されるとともに、半田等の導電性部材で接合固定されることにより、載置基板３３と電気的な接続が行われる。
　また、載置基板３３上には電子部品２９が搭載されている。このとき、樹脂基板１９と上下に重なり合う位置に電子部品２９を搭載することによって、電子装置１０２を小型化することができる。また、グランド配線に電気的に接続された第３の金属膜３９が樹脂部材１５の下面に配設されている場合には、第２の配線導体１７を通る入出力信号による電磁的な影響を小さくできる。具体的には、第３の金属膜３９が樹脂部材１５の下面に配設された場合、第２の配線導体１７と電子部品２９との間にグランド電極として機能する第３の金属膜３９が位置することになるので、第２の配線導体１７を通る入出力信号による電磁的な影響を小さくできる。
　以上、本発明の一実施形態の半導体素子収納用パッケージ１、これを備えた半導体装置１０１および電子装置１０２について説明してきたが、本発明は上述の実施形態に限定されるものではない。すなわち、本発明の要旨を逸脱しない範囲内であれば種々の変更や実施の形態の組み合わせを施すことは何等差し支えない。

Claims (6)

  1. 　上面に半導体素子を搭載する搭載領域を有する基体と、
    前記搭載領域を囲むように前記基体の上面に設けられた枠状部および前記枠状部の内側から前記枠状部の外側までを貫通する開口部を有する枠体と、
    前記開口部に設けられ、前記枠体の内側から前記枠体の外側にまで延在された平板状の絶縁部材と、
    前記絶縁部材の上面に設けられ、前記枠体の内側から前記枠体の外側にまで延在された複数の配線導体と、
    前記絶縁部材の上面であって前記枠体の外側に設けられ、前記複数の配線導体を取り囲む連続した金属膜と、
    を備えたことを特徴とする半導体素子収納用パッケージ。
  2. 　請求項１に記載の半導体素子収納用パッケージであって、
    前記金属膜は、前記絶縁部材の上面から前記絶縁部材の側面にかけて設けられていることを特徴とする半導体素子収納用パッケージ。
  3. 　請求項１または請求項２に記載の半導体素子収納用パッケージであって、
    前記金属膜の一部は、前記複数の配線導体の間にまで設けられていることを特徴とする半導体素子収納用パッケージ。
  4. 　請求項１ないし請求項３のいずれかに記載の半導体素子収納用パッケージであって、
    前記絶縁部材は、前記絶縁部材の上面および前記絶縁部材の側面にかけて開口した溝部が設けられていることを特徴とする半導体素子収納用パッケージ。
  5. 　請求項１ないし請求項４のいずれかに記載の半導体素子収納用パッケージと、
    前記搭載領域に搭載された半導体素子と、
    前記枠体に接合された、前記半導体素子を覆う金属からなる蓋体とを備えたことを特徴とする半導体装置。
  6. 　請求項５に記載の半導体装置と、
    前記半導体装置が搭載された搭載基板と、
    前記搭載基板上に搭載された電子部品と、
    前記配線導体と異なる第２の配線導体を有し、前記第２の配線導体が前記配線導体に電気的に接続された樹脂基板とを備えたことを特徴とする電子装置。
     
PCT/JP2012/068436 2011-07-26 2012-07-20 半導体素子収納用パッケージ、これを備えた半導体装置および電子装置 WO2013015216A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013525705A JP5537736B2 (ja) 2011-07-26 2012-07-20 半導体素子収納用パッケージ、これを備えた半導体装置および電子装置
US14/006,527 US8952518B2 (en) 2011-07-26 2012-07-20 Semiconductor device housing package, and semiconductor apparatus and electronic apparatus including the same
CN201280005707.0A CN103329260B (zh) 2011-07-26 2012-07-20 半导体元件收纳用封装体、具备其的半导体装置及电子装置
EP12817380.4A EP2738798B1 (en) 2011-07-26 2012-07-20 Package for accommodating semiconductor element, semiconductor device provided with same, and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-163426 2011-07-26
JP2011163426 2011-07-26

Publications (1)

Publication Number Publication Date
WO2013015216A1 true WO2013015216A1 (ja) 2013-01-31

Family

ID=47601063

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/068436 WO2013015216A1 (ja) 2011-07-26 2012-07-20 半導体素子収納用パッケージ、これを備えた半導体装置および電子装置

Country Status (5)

Country Link
US (1) US8952518B2 (ja)
EP (1) EP2738798B1 (ja)
JP (1) JP5537736B2 (ja)
CN (1) CN103329260B (ja)
WO (1) WO2013015216A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6082114B2 (ja) * 2013-07-26 2017-02-15 京セラ株式会社 素子収納用パッケージおよび実装構造体

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5570609B2 (ja) * 2010-09-28 2014-08-13 京セラ株式会社 素子収納用パッケージ、およびこれを用いた電子装置
US9603274B2 (en) * 2012-10-30 2017-03-21 Kyocera Corporation Container for housing electronic component and electronic device
WO2015137489A1 (ja) * 2014-03-13 2015-09-17 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JP5943985B2 (ja) * 2014-10-30 2016-07-05 三菱電機株式会社 電子制御装置
CN107534023B (zh) * 2015-05-20 2020-11-06 京瓷株式会社 半导体元件封装件、半导体装置以及安装构造体
US11335613B2 (en) * 2017-02-23 2022-05-17 Kyocera Corporation Insulating component, semiconductor package, and semiconductor apparatus
JP6967910B2 (ja) * 2017-08-09 2021-11-17 新光電気工業株式会社 電子部品用パッケージ及び電子部品装置
US10453310B2 (en) * 2017-09-29 2019-10-22 Konami Gaming, Inc. Gaming system and methods of operating gaming machines to provide skill-based wagering games to players
DE102019104792A1 (de) * 2018-03-01 2019-09-05 Nichia Corporation Lichtemittierendes modul
JP1643134S (ja) * 2019-03-15 2019-10-07
JP7279527B2 (ja) * 2019-05-31 2023-05-23 株式会社オートネットワーク技術研究所 配線部材
WO2024067218A1 (zh) * 2022-09-27 2024-04-04 青岛海信激光显示股份有限公司 投影设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63216366A (ja) * 1987-03-05 1988-09-08 Fujitsu Ltd 集積回路用パツケ−ジ
JP2009010149A (ja) * 2007-06-28 2009-01-15 Kyocera Corp 接続端子及びこれを用いたパッケージ並びに電子装置
WO2009057691A1 (ja) * 2007-10-30 2009-05-07 Kyocera Corporation 接続端子及びこれを用いたパッケージ並びに電子装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04180401A (ja) * 1990-11-15 1992-06-26 Hitachi Ltd 高周波伝送線路
JPH11238838A (ja) * 1998-02-19 1999-08-31 Kyocera Corp 混成集積回路装置
JP3642739B2 (ja) * 2001-02-20 2005-04-27 京セラ株式会社 半導体素子収納用パッケージ
FR2824953B1 (fr) * 2001-05-18 2004-07-16 St Microelectronics Sa Boitier semi-conducteur optique a lentille incorporee et blindage
US6847115B2 (en) * 2001-09-06 2005-01-25 Silicon Bandwidth Inc. Packaged semiconductor device for radio frequency shielding
JP2003188300A (ja) * 2001-12-17 2003-07-04 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2003218258A (ja) * 2002-01-21 2003-07-31 Kyocera Corp 光半導体素子収納用パッケージおよび光半導体装置
JP5241562B2 (ja) 2009-02-25 2013-07-17 京セラ株式会社 接続装置、フレキシブル基板付き半導体素子収納用パッケージ、およびフレキシブル基板付き半導体装置
WO2012098799A1 (ja) * 2011-01-20 2012-07-26 京セラ株式会社 半導体素子収納用パッケージ、およびこれを備えた半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63216366A (ja) * 1987-03-05 1988-09-08 Fujitsu Ltd 集積回路用パツケ−ジ
JP2009010149A (ja) * 2007-06-28 2009-01-15 Kyocera Corp 接続端子及びこれを用いたパッケージ並びに電子装置
WO2009057691A1 (ja) * 2007-10-30 2009-05-07 Kyocera Corporation 接続端子及びこれを用いたパッケージ並びに電子装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2738798A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6082114B2 (ja) * 2013-07-26 2017-02-15 京セラ株式会社 素子収納用パッケージおよび実装構造体
JPWO2015012405A1 (ja) * 2013-07-26 2017-03-02 京セラ株式会社 素子収納用パッケージおよび実装構造体

Also Published As

Publication number Publication date
EP2738798B1 (en) 2021-07-14
EP2738798A4 (en) 2015-06-03
JPWO2013015216A1 (ja) 2015-02-23
EP2738798A1 (en) 2014-06-04
US20140008780A1 (en) 2014-01-09
CN103329260A (zh) 2013-09-25
US8952518B2 (en) 2015-02-10
JP5537736B2 (ja) 2014-07-02
CN103329260B (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
JP5537736B2 (ja) 半導体素子収納用パッケージ、これを備えた半導体装置および電子装置
CN106171049B (zh) 电子设备
JPWO2018164158A1 (ja) 高周波モジュール
CN107534023B (zh) 半导体元件封装件、半导体装置以及安装构造体
WO2018101382A1 (ja) 高周波モジュール
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
JP5518260B2 (ja) 素子収納用パッケージ、半導体装置用部品および半導体装置
JP2004235353A (ja) 半導体装置およびそれを用いたディスプレイ装置
US11166372B2 (en) Electronic device
CN110140205B (zh) 半导体装置
JP7063695B2 (ja) 光モジュール
US20230291086A1 (en) Transmission line and electronic device
JP2016115736A (ja) 半導体素子パッケージおよび半導体装置
JP2012094701A (ja) 半導体素子収納用パッケージおよびこれを備えたモジュール
JP2015015513A (ja) Ｆｐｃ基板及びその接続方法、ならびに電子部品収納用パッケージ
US10154597B2 (en) Component mount board
JP2019186379A (ja) 光モジュール
JP2022088061A (ja) 光モジュール
WO2013042627A1 (ja) 電子部品載置用基板、電子部品収納用パッケージおよび電子装置
JP2013093494A (ja) 電子部品収納用パッケージおよび電子装置
JP2013012592A (ja) 素子収納用パッケージおよびこれを備えたモジュール
US20220077556A1 (en) Transmission line and electronic device
JP2017183684A (ja) 半導体素子実装用基板および半導体装置
JP2014160697A (ja) 素子収納用パッケージ、並びに実装構造体
JP2014007368A (ja) 電子部品収納用パッケージおよび電子装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280005707.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12817380

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013525705

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14006527

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2012817380

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE