JP2014160697A - 素子収納用パッケージ、並びに実装構造体 - Google Patents

Abstract

【課題】基板から入出力端子に加わる熱応力を分散しやすい構造し、電気特性を良好に維持できる素子収納用パッケージ、並びにその実装構造体を提供する。
【解決手段】素子収納用パッケージは、貫通孔に設けられ、枠体の内外に延在される矩形状の第１誘電体層７と、第１誘電体層７上に設けられた第２誘電体層８と、第２誘電体層８上に第１誘電体層７が延在された延在方向Ｄに沿って形成された信号線路９と、第２誘電体層８上であって信号線路９の延在方向Ｄに延びた両端部を露出するように設けられた第３誘電体層１０と、を有する入出力端子１１と、第２誘電体層８上であって枠体外に位置する信号線路９上に設けられたリード端子１２と、を備えている。また、第２誘電体層８は、平面視して第３誘電体層１０と重ならない箇所であって、且つ上面のうち延在方向Ｄに直交する両端のそれぞれに、延在方向Ｄに沿って連続した溝Ｃが設けられている。
【選択図】図２

Description

本発明は、素子収納用パッケージ、並びにその素子収納用パッケージを用いる実装構造体に関する。

従来から、高周波信号で作動する半導体素子を収納するための素子収納用パッケージが知られている（下記、特許文献１、２参照）。素子収納用パッケージは、基板と、基板上に設けられた枠体と、枠体を貫通し枠体の内外を電気的に接続する入出力端子と、枠体外に位置する入出力端子の一部に接続されたリード端子とを備えている。なお、入出力端子には、枠体の内外に延在するように、リード端子と電気的に接続される信号線路が設けられている。

特開２００４−３１９６５０号公報 特開２００４−３４９５６８号公報

ところで、入出力端子は、基板および枠体と熱膨張係数差があり、素子収納用パッケージ内に実装される半導体素子の発熱量によっては、入出力端子が枠体の貫通孔にはまった状態で基板に反りが発生すると、入出力端子に対して基板から熱応力が加わることがある。そして、基板から加わる熱応力によっては、入出力端子にかけが発生して、信号線路に所望する電気信号が流れない虞が生じる。

本発明は、上記に鑑みてなされたものであって、基板から入出力端子に加わる熱応力を分散しやすい構造とすることで、電気特性を良好に維持することが可能な素子収納用パッケージ、並びにその素子収納用パッケージを用いる実装構造体を提供することを目的とする。

本発明の一実施形態に係る素子収納用パッケージは、上面に素子の実装領域を有する基板と、前記基板上であって前記実装領域の外周に沿って設けられ、一部に貫通孔を有する枠体と、前記貫通孔に設けられ、前記枠体の内外に延在される矩形状の第１誘電体層と、前記第１誘電体層上に設けられた第２誘電体層と、前記第２誘電体層上に前記第１誘電体層が延在された延在方向に沿って形成された信号線路と、前記第２誘電体層上であって前記信号線路の前記延在方向に延びた両端部を露出するように設けられた第３誘電体層と、を有する入出力端子と、前記第２誘電体層上であって前記枠体外に位置する前記信号線路上に設けられたリード端子と、を備え、前記第２誘電体層は、平面視して前記第３誘電体層と重ならない箇所であって、且つ上面のうち前記延在方向に直交する両端のそれぞれに、前記延在方向に沿って連続した溝が設けられていることを特徴とする。

また、本発明の一実施形態に係る実装構造体は、前記素子収納用パッケージと、前記素子収納用パッケージの前記実装領域に、前記枠体の内側の前記信号線路と電気的に接続された素子と、前記素子収納用パッケージ上に前記素子を覆うように設けられた蓋体と、を備えている。

本発明によれば、電気特性を良好に維持することが可能な素子収納用パッケージ、並びにその素子収納用パッケージを用いる実装構造体を提供することができる。

本実施形態に係る実装構造体の概観斜視図である。 本実施形態に係る素子収納用パッケージの入出力端子の概観斜視図である。 本実施形態に係る素子収納用パッケージの入出力端子の概観斜視図である。 本実施形態に係る素子収納用パッケージの入出力端子の側面図である。 本実施形態に係る素子収納用パッケージの入出力端子の正面図であって、リード端子が取り付けられる側から見た図である。 本実施形態に係る素子収納用パッケージの入出力端子の透過概観斜視図である。 本実施形態に係る素子収納用パッケージの入出力端子の平面図である。 一変形例に係る素子収納用パッケージの入出力端子の概観斜視図である。

以下に添付図面を参照して、本発明に係る素子収納用パッケージおよび実装構造体の実施形態を説明する。なお、本発明は以下の実施形態に限定されないものである。

＜実装構造体の構成＞
図１は、本実施形態に係る実装構造体を示す概観斜視図であって、蓋体を取り外した状態を示している。図２は、図１の素子収納用パッケージの入出力端子の概観斜視図であって、リード端子が接続された状態を示している。図３は、図１の素子収納用パッケージの入出力端子の概観斜視図であって、リード端子が接続されていない状態を示している。図４は、素子収納用パッケージの入出力端子の側面図であって、第２誘電体層の側面を示している。図５は、素子収納用パッケージの入出力端子の正面図であって、リード端子が接続されていない状態である。図６は、素子収納用パッケージの入出力端子の透過概観斜視図であって、信号線路が入出力端子内を通っている状態を示している。図７は、素子収納用パッケージの入出力端子の平面図であって、溝を示している。

実装構造体１は、テレビ等の家電機器、携帯電話またはコンピュータ機器等の電子機器に用いるものである。特に、マイクロ波、ミリ波等の高周波で用いられる電子機器の高周波用電子部品に用いられる。実装構造体１は、素子収納用パッケージ２と、素子収納用パッケージ２の実装領域Ｒに設けられた素子３と、素子収納用パッケージ２上に素子３を覆うように設けられた蓋体４と、を備えている。素子収納用パッケージ２は、例えば、半導体素子、光半導体素子、トランジスタ、ダイオードまたはサイリスタ等の能動素子、あるいは抵抗器、コンデンサ、太陽電池、圧電素子、水晶振動子またはセラミック発振子等の受動素子からなる素子３を実装するものである。なお、素子３は、能動素子または受動素子のいずれか一つ、あるいはこれらを複数組み合わせたものである。また、素子３は、基板５上に台座等を介して実装したものであってもよい。

素子収納用パッケージ２は、上面に素子３の実装領域Ｒを有する基板５と、基板５上であって実装領域Ｒの外周に沿って設けられ、一部に貫通孔Ｈを有する枠体６と、貫通孔Ｈに設けられ、枠体６の内外に延在される矩形状の第１誘電体層７と、第１誘電体層７上に設けられた第２誘電体層８と、第２誘電体層８上に第１誘電体層７が延在された延在方向Ｄに沿って形成された信号線路９と、第２誘電体層８上であって信号線路９の延在方向Ｄに延びた両端部を露出するように設けられた第３誘電体層１０と、を有する入出力端子１１と、第２誘電体層８上であって枠体６外に位置する信号線路９上に設けられたリード端子１２と、を備えている。また、第２誘電体層８は、平面視して第３誘電体層１０と重な
らない箇所であって、且つ上面のうち延在方向Ｄに直交する両端のそれぞれに、延在方向Ｄに沿って連続した溝Ｃが設けられている。なお、溝Ｃは、第２誘電体層８の上面から第２誘電体層８の側面にかけて切欠いたものも含まれる。

基板５は、平面視したとき四角形状に形成された部材である。基板５は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。基板５は、熱伝導率を良好にして、実装領域Ｒに実装した素子３から発生する熱を効率良く基板５を介して外部に放散させる機能を備えている。なお、基板５の熱伝導率は、例えば、１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。基板５の熱膨張係数は、例えば３×１０^−６／Ｋ以上２８×１０^−６／Ｋ以下に設定されている。

また、基板５は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形状に製作される。なお、基板５の一辺の長さは、例えば、３ｍｍ以上５０ｍｍ以下に設定されている。また、基板５の厚みは、例えば、０．３ｍｍ以上５ｍｍ以下に設定されている。

また、基板５の表面は、酸化腐食の防止または実装領域Ｒに素子３を半田付けしやすくするために、電気めっき法または無電解めっき法を用いて、ニッケルまたは金等の鍍金層が形成されている。基板５の実装領域Ｒは、基板５の上面に枠体６を接続したときに、枠体６と接続されない領域である。なお、本実施形態では、基板５の形状を四角形状としているが、素子３を実装することが可能であれば、四角形状に限られず、多角形状または楕円形状等であってもよい。

枠体６は、基板５の実装領域Ｒの外周に沿って接続され、実装領域Ｒに実装する素子３を外部から保護するための部材である。また、枠体６は、側面の一部に入出力端子１１を設ける貫通孔Ｈが形成されている。貫通孔Ｈは、矩形状であって、入出力端子１１を嵌め合わせることが可能な大きさに設定されている。枠体６は、ろう材を介して基板５にろう付けされる。なお、ろう材は、例えば、銀、銅、金、アルミ二ウムまたはマグネシウム等からなり、ニッケル、カドミウムまたは燐等の添加物を含有させてもよい。

また、枠体６は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。枠体６は、実装領域Ｒに素子３が実装されている状態で、素子３から発生する熱を効率良く枠体６の外部に発散させる機能を備えている。なお、枠体６の熱伝導率は、例えば、１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。枠体６の熱膨張係数は、例えば３×１０^−６／Ｋ以上２８×１０^−６／Ｋ以下に設定されている。

枠体６上には、実装領域Ｒに素子３が実装された状態で、蓋体４が設けられる。蓋体４は、基板２と枠体６とで囲まれる空間を封止する機能を備えている。蓋体４は、素子収納用パッケージ２上に素子３を覆うように設けられる。蓋体４は、例えばろう材を介して枠体６上にろう付けされたり、シーム溶接等によって接合されたりする。なお、蓋体４は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。蓋体４を金属材料から構成することで、枠体６内を電磁シールドすることができるとともに、実装構造体１を気密に封止することができる。なお、枠体６の一部に、光透過性レンズや光ファイバー等を別途設けて、光信号を電気信号に変換可能な構造とし、光通信装置等に用いられる実装構造体１としてもよい。

ここで、入出力端子１１について説明する。貫通孔Ｈに設けられる入出力端子１１は、
枠体６の内外に延在される矩形状の第１誘電体層７と、第１誘電体層７上に設けられた第２誘電体層８と、第２誘電体層８上に第１誘電体層７が延在された延在方向Ｄに沿って形成された信号線路９と、第２誘電体層８上であって信号線路９の延在方向Ｄに延びた両端部を露出するように設けられた第３誘電体層１０と、を有している。また、入出力端子１１は、第１誘電体層７の下面、第１誘電体層７の側面、第３誘電体層１０と重なる第２誘電体層８の側面、第３誘電体層１０の側面、および第３誘電体層１０の上面にグランド層１３が形成されている。ここでは、信号線路９とグランド層１３がペアで、高周波伝送線路として機能する。

信号線路９は、所定の電気信号を伝達する機能を備えている。信号線路９は、例えば、マイクロストリップ線路またはコプレーナ線路として用いる。信号線路９は、例えば、銅、銀、金、アルミニウム、ニッケル、モリブデン、タングステン、マンガンまたはクロム等の金属材料からなる。信号線路９の線路幅は、信号線路９に伝わる信号の波長の４分の１以下であって、例えば、０．０５ｍｍ以上０．５ｍｍ以下に設定されている。また、信号線路９の線路長は、例えば１ｍｍ以上１０ｍｍ以下に設定されている。

第１誘電体層７、第２誘電体層８および第３誘電体層１０は、絶縁性の基板であって、例えば、酸化アルミニウム、窒化アルミニウムまたは窒化珪素等の無機材料、あるいはエポキシ樹脂、ポリイミド樹脂またはエチレン樹脂等の有機材料、あるいはアルミナまたはムライト等のセラミック材料、あるいはガラスセラミック材料等から成る。または、これらの材料のうち複数の材料を混合した複合系材料から成る。なお、第１誘電体層７、第２誘電体層８および第３誘電体層１０のそれぞれの厚みは、信号線路９に伝わる信号の波長の２分の１以下であって、例えば、０．１ｍｍ以上１．０ｍｍ以下に設定されている。また、第１誘電体層７、第２誘電体層８または第３誘電体層１０は、矩形状であって、例えば一辺の長さが１ｍｍ以上１０ｍｍ以下に設定されている。第１誘電体層７、第２誘電体層８および第３誘電体層１０の熱膨張係数は、例えば４×１０^−６／Ｋ以上１０×１０^−６／Ｋ以下に設定されている。

また、第１誘電体層７、第２誘電体層８および第３誘電体層１０には、多数のフィラーが含有されていても構わない。第１誘電体層７、第２誘電体層８および第３誘電体層１０が有機材料からなる場合、第１誘電体層７、第２誘電体層８および第３誘電体層１０にフィラーが含有されていることによって、第１誘電体層７、第２誘電体層８および第３誘電体層１０の硬化前の粘度を調整することができ、第１誘電体層７、第２誘電体層８および第３誘電体層１０の厚み寸法を所望の値に近づけることができる。フィラーは、球状であって、フィラーの径は、例えば、０．０５μｍ以上６μｍ以下に設定されており、熱膨張率は、例えば−５ｐｐｍ／℃以上５ｐｐｍ／℃以下である。なお、フィラーは、例えば、酸化珪素、炭化珪素、酸化アルミニウム、窒化アルミニウムまたは水酸化アルミニウム等から成る。

また、第１誘電体層７、第２誘電体層８および第３誘電体層１０に含有されるフィラーの比誘電率は、第１誘電体層７、第２誘電体層８および第３誘電体層１０を構成する材料の比誘電率よりも小さく設定することができる。このように、第１誘電体層７、第２誘電体層８および第３誘電体層１０の比誘電率よりも小さい低誘電率のフィラーとすることで、入出力端子１１全体を更に低誘電率化することができ、信号線路９に伝送される信号の伝送効率を向上させることができる。

また、フィラーは、絶縁性のフィラーとすることができる。フィラーを絶縁性とすることで、信号線路９に伝わる信号の特性インピーダンスへの影響を低減することができる。

第１誘電体層７は、矩形状の板体であって、基板５上に接続される。そして、第２誘電
体層８は、第１誘電体層７上に設けられる。さらに、第３誘電体層１０は、第２誘電体層８上に信号線路９の延在方向に延びた両端部を露出している。そこで、第２誘電体層８は、平面視して第３誘電体層１０と重ならない箇所であって、且つ上面のうち延在方向Ｄに直交する両端のそれぞれに、延在方向Ｄに沿って連続した溝Ｃが設けられている。

溝Ｃは、第２誘電体層８の一部を切り欠いたものである。溝Ｃは、平面視して第３誘電体層１０と重ならない箇所であって、延在方向Ｄに直交する第２誘電体層８の両端のそれぞれに形成されている。溝Ｃは、第１誘電体層７の四隅上にそれぞれ設けられている。溝Ｃは、それぞれが矩形状に形成されている。溝Ｃそれぞれの大きさは、延在方向Ｄに沿った長さが０．５ｍｍ以上９ｍｍ以下であって、延在方向Ｄに直交する方向の長さが０．５ｍｍ以上５ｍｍ以下に設定されている。また、溝Ｃの上下方向の大きさは、第２誘電体層８の厚みに相当する。

溝Ｃは、延在方向Ｄに沿って、第１誘電体層７の端面から第３誘電体層１０の端面にまで連続して形成されている。溝Ｃの延在方向Ｄに直交する幅は、延在方向Ｄに沿って一定となるように形成されている。ここで一定とは、当該幅の誤差が０．１５ｍｍ以下のものも含まれる。素子収納用パッケージ２の製造工程で加えられる熱や、素子３の発熱量によって基板５が反ろうとして、基板５から入出力端子１１に向かって熱応力が加わることになるが、基板５から入出力端子１１に加わる熱応力は、基板５と接する箇所であって入出力端子１１の端や角に集中しやすい。そこで、第１誘電体層７は、基板５の上面と接する面積が大きいので、第１誘電体層７の下面において基板５との接合強度を確保するとともに熱応力を集中させないために、基板５の上面と接する箇所を少なくせず、その代わりに、第１誘電体層７の上面の四隅上に位置する第２誘電体層８に溝Ｃを設ける。基板５と第１誘電体層７との接合面積は維持することで、基板５との接合強度を確保することができるとともに熱応力をこれまでどおり分散させることができ、さらに、第２誘電体層８の体積を減らすことで、入出力端子１１とその周囲の基板５や枠体６との熱膨張係数差に伴う応力を低減させることができる。また、第２誘電体層８に溝Ｃが設けられていることで、素子３から基板５、第１誘電体層７、第２誘電体層８を介して、第１誘電体層８と信号線路９とリード端子１２との接合部に伝達される熱量を小さくすることができ、第１誘電体層８と信号線路９とリード端子１２との熱膨張係数差によって生じる熱応力を小さくすることができる。その結果、第１誘電体層８と信号線路９とリード端子１２との接合部にクラックが生じたり、剥がれたり、断線したりする虞を抑制することができる。また、入出力端子１１は、上記の作用効果を奏しながら溝Ｃによって信号線路９と基板５、グランド層１３との静電容量やインダクタンスを任意に設定することができ、信号線路９とグランド層１３との間で所望の特性インピーダンスとすることができる。

また、グランド層１３は、第１誘電体層７の下面に形成されている。そして、グランド層１３は、第１誘電体層７の下面から第１誘電体層７の側面を介して第３誘電体層１０と重なった箇所にある第２誘電体層８の側面にまで形成されている。さらに、グランド層１３は、第２誘電体層８の側面から第３誘電体層１０の側面を介して第３誘電体層１０の上面にまで形成されている。このように、グランド層１３は、図２または図３に示すように、第１誘電体層７、第２誘電体層８および第３誘電体層１０の外表面に形成されている。グランド層１３は、共通の電位、例えばアース電位にする機能を備えている。グランド層１３は、アース電位とした場合、信号線路９の高周波信号に基づいて発生する電界を遮蔽することができる。このように、枠体６や蓋体４に電界遮蔽効果をもたせることで、信号線路９や外部から発生する電界に起因して素子３の電気特性が変化するのを抑制することができる。なお、グランド層１３は、例えば、銅、銀、金、アルミニウム、ニッケル、タングステン、モリブデン、マンガンまたはクロム等の金属材料からなる。グランド層１３は、平面視して信号線路９と重なる領域に形成されている。枠体６は、金属材料からなり、グランド層１３と枠体６とは電気的に接続されている。

リード端子１２は、枠体６外に位置する信号線路９の一端に接続される。リード端子１２は、外部の電子機器等と素子３とを電気的に接続するための部材である。リード端子１２は、ろう材や半田等の導電性部材を介して、信号線路９と電気的に接続される。なお、リード端子１２は、導電材料からなり、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。

リード端子１２は、矩形状であって、一辺の長さが例えば２ｍｍ以上２０ｍｍ以下に設定されている。また、リード端子１２は、上下方向の厚みが例えば０．１ｍｍ以上１ｍｍ以下に設定されている。なお、リード端子１２の枠体６から遠ざかる一端は上下に折れ曲がって、外部の基板に接続しやすい形状になっていても構わない。そして、リード端子１２を外部の基板に対して、平坦に実装することができる。そして、素子収納用パッケージ２は、外部の基板に対して固定する面積を増やしつつ、外部の基板に対して傾斜しないように接続することができる。その結果、素子収納用パッケージ２は、外部の基板に対して安定して強固に接続することができる。

素子収納用パッケージ２に、素子３を半田等のバンプを介して実装することで、実装構造体１を構成することができる。ＩＣまたはＬＳＩ等の半導体素子を実装する場合、半導体素子としては、例えば、シリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウムまたは炭化珪素等を用いることができる。なお、素子３は、ワイヤを介して枠体６内の信号線路９と電気的に接続されている。

本実施形態に係る実装構造体１および素子収納用パッケージ２は、第２誘電体層８には、平面視して第３誘電体層１０と重ならない箇所であって、且つ上面のうち延在方向Ｄに直交する両端のそれぞれに、延在方向Ｄに沿って連続した溝Ｃが設けられていることで、基板５と入出力端子１１との接合強度を確保しつつ、入出力端子１１に生じる熱応力を低減することができるという作用効果を奏する。その結果、入出力端子１１に生じる熱応力を低減できる構造とすることで、気密性や電気特性を良好に維持することが可能な素子収納用パッケージ２、並びにその素子収納用パッケージ２を用いる実装構造体１を提供することができる。

＜実装構造体の製造方法＞
ここで、図１に示す実装構造体１の製造方法を説明する。まず、基板５、枠体６のそれぞれを準備する。基板５、枠体６のそれぞれは、溶融した金属材料を型枠に鋳込んだ固化させたインゴットに対して、金属加工法を用いることで、所定形状に製作される。

次に、入出力端子１１を準備する。ここでは、第１誘電体層７、第２誘電体層８および第３誘電体層１０の材料が、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体またはムライト質焼結体等の場合の、入出力端子１１の作製方法について説明する。

入出力端子１１は、第１誘電体層７、第２誘電体層８および第３誘電体層１０に対応するセラミックグリーンシートをそれぞれ準備する。セラミックグリーンシートは、泥漿状となったセラミック材料を所定形状に成型することで作製することができる。次に、セラミックグリーンシートに、例えばスクリーン印刷法を用いて、モリブデンやマンガンを含有した有機溶剤を塗布した金属ペーストからなる信号線路９やグランド層１３を形成する。そして、入出力端子１１は、複数のセラミックグリーンシートを積層したものを焼成することで作製することができる。さらに、入出力端子１１は、基板５や枠体６に対して、接合面となるメタライズパターンにろう材を用いて接続することができる。

そして、準備した枠体６の貫通孔Ｈに、入出力端子１１をろう材を介して嵌めて接続する。このようにして、素子収納用パッケージ２を作製することができる。次に、素子収納用パッケージ２に半田を介して素子３を実装し、枠体６上に蓋体４をシーム溶接で設けることで、実装構造体１を作製することができる。

本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。以下、本実施形態の変形例について説明する。なお、本実施形態の変形例に係る実装構造体および素子収納用パッケージのうち、本実施形態に係る実装構造体１および素子収納用パッケージ２と同様な部分については、同一の符号を付して適宜説明を省略する。

＜変形例＞
図８は、一変形例に係る素子収納用パッケージの入出力端子の概観斜視図である。図８は、図３と比較して、溝Ｃにまでグランド層１３の一部が形成されている点が異なる。図８に示すように、入出力端子１１は、グランド層１３の一部１３ａが、第１誘電体層７の側面から溝Ｃの上面にかけて形成されていても構わない。

グランド層１３の一部１３ａは、溝Ｃ上に延在方向Ｄに沿って連続して形成されている。また、グランド層１３の一部１３ａは、延在方向Ｄに直交する溝Ｃの端部から信号線路９に向かって、例えば０．１ｍｍ以上５ｍｍ以下の幅で形成されている。グランド層１３の一部１３ａが形成されていることで、延在方向Ｄに直交する方向において信号線路９とグランド層１３との間の距離を短くすることができ、信号線路９に流れる電気信号にノイズが乗るのを抑制することができるとともに、延在方向Ｄに沿った信号線路９の両端部から外部媒体への電界分布を抑制することができる。

また、溝Ｃの縁にグランド層１３の一部１３ａが形成されていることで、第１誘電体層７の側面にグランド層１３を設けるときや、半田などの濡れ性の有る導電材料が第１誘電体層７の側面にかけて漏れ広がるときに、予め、一部１３ａが形成されていることで、一部１３ａがメタライズ層としても機能し、グランド層１３が意図せずに溝Ｃまで形成されることによって生じる電気特性の変動を抑制できるとともに、漏れ広がる半田を一部１３ａ上に留めることができる。その結果、溝Ｃに設けられるメタライズ層を所望の形状に維持することができるととともに、溝Ｃにおける半田漏れの発生を、事前にどこまで漏れ広がるかを調整しておくことができる。仮に、一部１３ａが存在しない場合は、第１誘電体層７の側面に設けられるグランド層１３から溝Ｃに延びて設けられるメタライズ層や、漏れ広がる半田によって、延在方向Ｄに直交する方向における信号線路９とグランド層１３との間の距離が変化し、信号線路９の特性インピーダンスをくるわせて、所望する電気特性が得られない虞が生じる。そこで、予め、溝Ｃにグランド層１３の一部１３ａを形成しておくことで、溝Ｃに設けられるメタライズ層を所望の形状に維持することができるととともに、半田が漏れ広がるのを一部１３ａ上のみに留めることができ、延在方向Ｄに直交する方向における信号線路９とグランド層１３との間の距離が変化するのを抑制することができる。

１ 実装構造体
２ 素子収納用パッケージ
３ 素子
４ 蓋体
５ 基板
６ 枠体
７ 第１誘電体層
８ 第２誘電体層
９ 信号線路
１０ 第３誘電体層
１１ 入出力端子
１２ リード端子
１３ グランド層
Ｒ 実装領域
Ｈ 貫通孔
Ｃ 溝
Ｄ 延在方向

Claims (4)

1. 上面に素子の実装領域を有する基板と、
   前記基板上であって前記実装領域の外周に沿って設けられ、一部に貫通孔を有する枠体と、
   前記貫通孔に設けられ、前記枠体の内外に延在される矩形状の第１誘電体層と、前記第１誘電体層上に設けられた第２誘電体層と、前記第２誘電体層上に前記第１誘電体層が延在された延在方向に沿って形成された信号線路と、前記第２誘電体層上であって前記信号線路の前記延在方向に延びた両端部を露出するように設けられた第３誘電体層と、を有する入出力端子と、
   前記第２誘電体層上であって前記枠体外に位置する前記信号線路上に設けられたリード端子と、を備え、
   前記第２誘電体層は、平面視して前記第３誘電体層と重ならない箇所であって、且つ上面のうち前記延在方向に直交する両端のそれぞれに、前記延在方向に沿って連続した溝が設けられていることを特徴とする素子収納用パッケージ。
2. 請求項１に記載の素子収納用パッケージであって、
   前記入出力端子は、前記第１誘電体層の下面、前記第１誘電体層の前記延在方向に直交する両側面、前記第２誘電体層の前記第３誘電体層と重なる箇所における前記延在方向に直交する両側面、前記第３誘電体層の前記延在方向に直交する両側面、および前記第３誘電体層の上面に連続したグランド層が形成されていることを特徴とする素子収納用パッケージ。
3. 請求項２に記載の素子収納用パッケージであって、
   前記グランド層は、前記第１誘電体層の側面から前記溝の上面にかけて形成されていることを特徴とする素子収納用パッケージ。
4. 請求項１乃至請求項３のいずれかに記載の素子収納用パッケージと、
   前記素子収納用パッケージの前記実装領域に、前記枠体の内側の前記信号線路と電気的に接続された素子と、
   前記素子収納用パッケージ上に前記素子を覆うように設けられた蓋体と、を備えたことを特徴とする実装構造体。
   

Images