WO2015029880A1 - 素子収納用パッケージおよび実装構造体 - Google Patents

素子収納用パッケージおよび実装構造体 Download PDF

Info

Publication number
WO2015029880A1
WO2015029880A1 PCT/JP2014/071923 JP2014071923W WO2015029880A1 WO 2015029880 A1 WO2015029880 A1 WO 2015029880A1 JP 2014071923 W JP2014071923 W JP 2014071923W WO 2015029880 A1 WO2015029880 A1 WO 2015029880A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
input
ground terminal
frame
output terminal
Prior art date
Application number
PCT/JP2014/071923
Other languages
English (en)
French (fr)
Inventor
芳規 川頭
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Publication of WO2015029880A1 publication Critical patent/WO2015029880A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to an element storage package capable of mounting an element and a mounting structure on which the element is mounted.
  • an element storage package capable of mounting an element such as a semiconductor element, a light emitting diode, a piezoelectric element, a crystal resonator, a laser diode, or a photodiode has been developed (for example, JP, 2001-168238, A).
  • an element storage package proposed in Japanese Patent Application Laid-Open No. 2001-168238 includes a substrate, a frame body provided on the substrate, and an input / output terminal provided at a part of the frame body.
  • a structure has been proposed in which lead terminals for electrically connecting the inside of the frame and the outside of the frame are attached to the upper surface of the frame.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide an element storage package and a mounting structure capable of improving frequency characteristics in a high frequency band.
  • One end on the side close to the frame of the ground terminal is formed wider than the other end on the side far from the frame of the ground terminal.
  • the ground terminal is provided from the area where the wide part overlaps the input / output terminal to the area where it does not overlap the input / output terminal. In the area not overlapping the input / output terminal, the distance to the signal terminal is short at one end and the other end Long on the side.
  • a mounting structure includes an element storage package and an element mounted in a mounting area of the element storage package.
  • FIG. 3 is an enlarged plan view in which a part A of FIG. 2 is enlarged.
  • FIG. 7 is an enlarged plan view in which part B of FIG. 6 is enlarged. It is a disassembled perspective view of the package for element storage which concerns on one Embodiment of this invention. It is the expansion perspective view which expanded a part C of FIG.
  • the mounting structure 1 includes an element storage package 2 and an element 3 provided in a mounting region R of the element storage package 2.
  • the element storage package 2 includes, for example, an active element such as a semiconductor element, a transistor, a laser diode, a photodiode, or a thyristor, or a passive element such as a resistor, a capacitor, a solar cell, a piezoelectric element, a crystal oscillator, or a ceramic oscillator. It is used to mount one or a plurality of elements 3.
  • the element storage package 2 is suitable for mounting and functioning an element corresponding to high withstand voltage, high current, high power, high speed and high frequency, and a semiconductor element is mounted as an example of the element 3 To do.
  • the element storage package 2 includes a substrate 4 having a mounting region R for mounting the element 3 on the upper surface, a frame-shaped portion 51 surrounding the mounting region R on the substrate 4, and a part of the frame-shaped portion 51 on the inside and A frame 5 having a penetrating portion 52 penetrating the outside and an input / output terminal 6 provided in the penetrating portion 52 for electrically connecting the inside of the frame 5 and the outside of the frame 5 are provided.
  • the input / output terminal 6 includes a plurality of signal terminals 7 arranged along one direction and a ground terminal 8 sandwiched between the plurality of signal terminals 7 and arranged along one direction.
  • the one direction means a direction along the penetration direction of the penetration portion 52.
  • the signal terminal 7 and the ground terminal 8 are provided on the input / output terminal 6.
  • the element 3 is mounted on the pedestal 3a as shown in FIG.
  • the pedestal 3 a is provided in the mounting region R inside the element storage package 2.
  • the pedestal 3a mounts the element 3 and can adjust the height position of the element 3.
  • the pedestal 3a is made of an insulating material, and electrical wiring that is electrically connected to the element 3 is formed on the upper surface of the pedestal 3a.
  • substrate 4 is a rectangular metal plate, for example, consists of metal materials, such as copper, iron, tungsten, molybdenum, nickel, or cobalt, or the alloy containing these metal materials.
  • the thermal conductivity of the substrate 4 is set to, for example, 15 W / (m ⁇ K) or more and 450 W / (m ⁇ K) or less.
  • the thermal expansion coefficient of the substrate 4 is set to, for example, 3 ⁇ 10 ⁇ 6 / K or more and 28 ⁇ 10 ⁇ 6 / K or less.
  • a metal layer such as nickel or gold is formed on the surface of the substrate 4 by using an electroplating method or an electroless plating method in order to prevent oxidative corrosion.
  • the thickness of the metal layer is set to, for example, 0.5 ⁇ m or more and 9 ⁇ m or less.
  • the frame body 5 is provided on the substrate 4.
  • the frame 5 has a frame-shaped part 51 that surrounds the mounting region R of the substrate 4, and a penetrating part 52 that penetrates the inside and outside of a part of the frame-shaped part 51.
  • a through portion 52 is provided on one side of the four sides of the frame-like portion 51.
  • the input / output terminal 6 is provided in the through portion 52.
  • the frame 5 is joined to the substrate 4 by a brazing material such as a silver-copper brazing material.
  • the frame-shaped part 51 is notched in the upper part of two side surfaces among four sides.
  • the frame-like portion 51 is formed with a through portion 52 in which the input / output terminal 6 is provided at the lower portion of one side surface among the four sides.
  • the frame-like portion 51 is formed with a through hole H in which a light transmissive member is provided on one side surface among four sides.
  • the frame body 5 is manufactured in a predetermined shape by using a conventionally known metal processing method such as rolling or punching for an ingot obtained by casting a molten metal material into a mold and solidifying it.
  • a conventionally known metal processing method such as rolling or punching for an ingot obtained by casting a molten metal material into a mold and solidifying it.
  • the length of one side of the frame 5 when viewed in plan is set to, for example, 5 mm or more and 50 mm or less.
  • the frame body 5 is set to have a vertical thickness of, for example, 5 mm or more and 20 mm or less.
  • the frame 5 has a frame width set to, for example, 0.5 mm or more and 3 mm or less when viewed in plan.
  • the input / output terminal 6 has a structure in which a plurality of dielectric layers are stacked.
  • the input / output terminal 6 includes a plurality of wiring conductors S formed electrically continuously from an upper surface located in the frame body 5 to an upper surface located outside the frame body 5, and an upper surface located in the frame body 5.
  • a plurality of ground layers G formed electrically continuously up to the upper surface located outside the frame body 5 are formed.
  • the wiring conductor S is connected to the signal terminal 7.
  • the ground layer G is connected to the ground terminal 8.
  • the dielectric layer is an insulating material, such as an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, an aluminum nitride sintered body, a silicon nitride sintered body, or a glass ceramic. Made of ceramic material.
  • the dielectric constant of the dielectric layer is, for example, not less than 4.7 and not more than 9.9.
  • the ground layer G is made of a conductive material, for example, a metal material such as copper, iron, tungsten, molybdenum, nickel, or cobalt, or an alloy containing these metal materials.
  • the wiring conductor S is electrically insulated from the ground layer G.
  • the input / output terminal 6 is made of, for example, an aluminum oxide sintered body, an organic binder, a plasticizer, a solvent, or the like is added to and mixed with raw material powders such as aluminum oxide, silicon oxide, magnesium oxide, and calcium oxide. A mixture is obtained. And a green sheet can be prepared by forming a mixture in a sheet form.
  • the signal terminal 7 and the ground terminal 8 are for electrically connecting an external electronic device and the element 3 to each other.
  • the signal terminal 7 and the ground terminal 8 are made of a conductive material, for example, a metal material such as copper, iron, tungsten, molybdenum, nickel or cobalt, or an alloy containing these metal materials.
  • the signal terminal 7 is an elongated plate.
  • the signal terminal 7 is set to a length of, for example, 1 mm or more and 20 mm or less along one direction in which the signal terminal 7 extends. Further, the signal terminal 7 is set to have a width of, for example, 0.2 mm or more and 2 mm or less in a direction orthogonal to one direction in which the signal terminal 7 is extended.
  • the distance between the signal terminals 7 is set to, for example, 0.4 mm or more and 2 mm or less in a direction orthogonal to one direction in which the signal terminals 7 are extended.
  • the ground terminal 8 is a long and narrow plate, and is formed with a wide width at one end and a narrow width at the other end.
  • the ground terminal 8 is formed such that the front end side away from the frame body 5 is thin and the rear end side is wide. That is, the ground terminal 8 is formed such that one end of the ground terminal 8 near the frame 5 is wider than the other end of the ground terminal 8 far from the frame 5.
  • the wide wide portion 8a on the rear end side of the ground terminal 8 is located from a region overlapping with the input / output terminal 6 to a region not overlapping with the input / output terminal 6 in plan view as shown in FIG. .
  • the wide portion 8a of the ground terminal 8 is set to have a width of, for example, 0.6 mm or more and 6 mm or less in a direction orthogonal to one direction in which the signal terminal 7 extends.
  • the narrow portion 8b other than the wide portion 8a of the ground terminal 8 is set to, for example, 0.2 mm or more and 2 mm or less.
  • the distance between the signal terminal 7 and the ground terminal 8 is set to, for example, 0.8 mm or more and 8 mm or less in a direction orthogonal to one direction in which both terminals are extended in plan view.
  • the distance between the signal terminal 7 and the ground terminal 8 in the wide portion 8a is set to 0.1 mm or more and 1 mm or less. If the distance between the signal terminal 7 and the ground terminal 8 in the wide portion 8a is 0.1 mm or more, it is possible to reduce a situation where both terminals are short-circuited. Both terminals are connected to the input / output terminal 6 through a brazing material, but the brazing material does not spread out from one terminal to the other adjacent terminal, so that both terminals are short-circuited.
  • a distance of at least 0.1 mm or more is provided so that they are not short-circuited due to deformation caused when an external force acts on the signal terminal 7 or the ground terminal 8. Further, if the distance between the signal terminal 7 and the ground terminal 8 in the wide portion 8a is 1 mm or less, the electrical characteristics between the two terminals can be improved. If both terminals have a distance of 1 mm or less, the electric field distribution generated around the signal terminal 7 can be satisfactorily coupled to the ground terminal 8. As a result, the capacitance generated between the signal terminal 7 and the ground terminal 8 can be suppressed from changing according to the frequency of the high-frequency signal transmitted through the signal terminal 7, and the signal terminal 7 and the ground terminal 8 can be prevented from changing.
  • a wiring board 9 provided with a wiring pattern electrically connected to the signal terminal 7 and the ground terminal 8 is connected to the lower surfaces of the signal terminal 7 and the ground terminal 8.
  • the end face of the wiring board 9 and the side face of the input / output terminal 6 are opposed to each other.
  • a gap g is provided at a location where the wiring board 9 and the input / output terminal 6 face each other.
  • the gap g is a gap, and air is present in the atmosphere.
  • the gap g is set to, for example, 0.1 mm or more and 1 mm or less along one direction in which the signal terminal 7 extends.
  • the gap g is set to, for example, 5 mm or more and 50 mm or less in a direction orthogonal to the one direction in which the signal terminal 7 is extended.
  • the gap g is set to be shorter than the distance between the signal terminals 7.
  • the wide terminal portion 8a of the ground terminal 8 is located in a region where the ground terminal 8 overlaps the gap g in plan view.
  • the wide portion 8 a of the ground terminal 8 is provided from a region overlapping with the input / output terminal 6 to a region not overlapping. That is, the ground terminal 8 is set so that the wide portion 8a is located in the gap g where the area interposed between the ground terminal 8 and the signal terminal 7 becomes air in the atmosphere.
  • the ground terminal 8 is set so that the portion overlapping the wiring board 9 is a narrow portion 8b of the ground terminal 8 and a portion where the width of the ground terminal 8 gradually increases. Further, the end of the wiring board 9 on the input / output terminal 6 side is arranged so as to overlap with a part of the wide portion 8a of the ground terminal 8 in plan view.
  • the ground terminal 8 can reduce the sudden fluctuation of the characteristic impedance of the signal terminal 7 from the input / output terminal 6 to the wiring board 9.
  • the resonance that occurs in the signal terminal 7 can be suppressed.
  • the ground terminal 8 can form a meniscus by a joining member such as solder at a location where the width gradually increases, so that the bonding property with the wiring board 9 can be improved and the input / output terminals 6 of the wiring board 9 can be improved.
  • the stress generated in the joint located at the end on the side can be relaxed.
  • the mounting structure 1 and the element storage package 2 extend the signal terminal 7 in a region that does not overlap the input / output terminal 6 of the ground terminal 8 in plan view.
  • the distance to the signal terminal 7 in a direction perpendicular to the one direction along the direction is short on the rear end side of the ground terminal 8 and longer on the front end side.
  • the characteristic impedance between the input / output terminal 6 and the wiring board 9 is different from that of the input / output terminal 6 and the wiring board 9. It is necessary to match the impedance. Between the input / output terminal 6 and the wiring board 9 is a place where different members are connected to each other, and a place where the gap g is provided. Therefore, a place where the difference between the characteristic impedance of both and the characteristic impedance between the two is large. become.
  • the capacitance between the signal terminal 7 and the ground terminal 8 increases as the dielectric constant between the two increases, or increases as the distance between the two decreases.
  • the lower surfaces of the signal terminal 7 and the ground terminal 8 are air in the region overlapping the signal terminal 7 and the ground terminal 8, the lower surfaces of the signal terminal 7 and the ground terminal 8 are Compared with the case where it overlaps with a part of the wiring substrate 9, the dielectric constant is small. Therefore, if there are no fluctuations in various parameters that lead to the characteristic impedance and only the dielectric constant becomes small, the characteristic impedance becomes large.
  • the ground terminal 8 when the lower surfaces of the signal terminal 7 and the ground terminal 8 are air, the ground terminal 8 is provided with a wide portion 8a, whereby the signal terminal 7 and the ground terminal are provided. 8 can be shortened, and even if the surrounding dielectric constant is small, by reducing the distance between the two, the capacitance can be increased and the increase in characteristic impedance can be suppressed. .
  • the end surface of the wiring substrate 9 is arranged with the side surface of the input / output terminal 6 being spaced apart.
  • the wiring substrate 9 is thermally expanded, stress from the side surface of the input / output terminal 6 is applied to the end surface of the wiring substrate 9, and the wiring substrate 9 may be easily peeled off from the input / output terminal 6.
  • a gap g is provided between the end face of the wiring board 9 and the side face of the input / output terminal 6 so that the input / output terminal 6 is connected to the wiring board.
  • a structure in which stress is difficult to be applied to 9 is adopted.
  • the wide portion 8 a can be provided on the ground terminal 8 to match the characteristic impedance between the wiring board 9 and the input / output terminal 6.
  • the gap g is provided between the input / output terminal 6 and the wiring board 9 to which the signal terminal 7 and the ground terminal 8 are connected, and a low dielectric constant is provided at a place where the gap g between the signal terminal 7 and the ground terminal 8 exists. If the lower surface of the signal terminal 7 and the ground terminal 8 is air, a wide portion 8a is provided on the ground terminal 8 so that the characteristic impedance between the signal terminal 7 and the adjacent ground terminal 8 is increased. A sharp increase can be suppressed, the amount of change in characteristic impedance can be reduced, and the characteristic impedance can be designed to a predetermined value.
  • a seal ring 10 is continuously provided on the frame-like portion 51 of the frame body 5 via a wax material.
  • the seal ring 10 connects the lid body 11 when the lid body 11 is provided so as to cover the inside of the frame body 5.
  • the seal ring 10 is made of a metal such as copper, tungsten, iron, nickel, or cobalt having excellent seam weldability with the lid 11, or an alloy containing a plurality of these metals.
  • the thermal expansion coefficient of the seal ring 10 is set to 4 ⁇ 10 ⁇ 6 / K or more and 16 ⁇ 10 ⁇ 6 / K or less, for example.
  • the lid 11 is provided on the seal ring 10 so as to cover the element 3 in the frame 5.
  • the lid 11 hermetically seals the area surrounded by the frame 5.
  • the lid 11 is made of, for example, a metal such as copper, tungsten, iron, nickel, or cobalt, or an alloy containing a plurality of these metals.
  • the lid 11 is joined to the seal ring 10 by, for example, seam welding, or via a joining member such as solder or brazing material.
  • the region surrounded by the frame 5 is filled with a vacuum state or nitrogen gas or the like, and the region surrounded by the frame 5 is hermetically sealed by providing the lid 11 on the seal ring 10. can do.
  • the lid 11 is placed on the seal ring 10 in a predetermined atmosphere, and is attached on the seal ring 10 by performing seam welding.
  • the lid 11 can be attached via a bonding material such as a brazing material, a glass bonding material, or a resin bonding material.
  • FIG. 10 is a graph showing the simulation results of the frequency characteristics (S parameter) (reflection loss: Return Loss, insertion loss: Insertion Loss) of the mounting structure 1 according to the present embodiment.
  • S parameter selection loss: Return Loss
  • insertion loss Insertion Loss
  • the reflection loss is indicated by a solid line
  • the insertion loss is indicated by a long broken line
  • the insertion loss is indicated by a broken line.
  • the present embodiment has a structure in which the wide portion 8a is provided in the ground terminal 8
  • the comparative example has a structure in which the shape of the ground terminal 8 is an elongated plate body and does not have the wide portion 8a.
  • the reflection loss approaches 0 dB as the frequency becomes higher from 0 GHz.
  • the insertion loss is 0 dB at a frequency of 0 GHz, but the deviation from 0 dB increases as the frequency increases.
  • the frequency at which the insertion loss starts to deviate sharply from 0 dB is a so-called resonance frequency.
  • the condition of the simulation result of FIG. 10 is that the input / output terminal 6 according to the present embodiment has a length of the signal terminal 7 along one direction in which the signal terminal 7 is extended,
  • the length of the signal terminal 7 in the orthogonal direction is set to 0.2 mm.
  • the length of the ground terminal 8 along one direction in which the ground terminal 8 is extended is 1.5 mm, and the length on the tip side in the direction orthogonal to the one direction (the width of the narrow portion 8b) is It is 0.35 mm, and the length on the rear end side orthogonal to one direction (the width of the wide portion 8a) is set to 0.75 mm.
  • the input / output terminal of the comparative example is set so that the length of the rear end side of the ground terminal 8 is equal to the length of the front end side as compared with the present embodiment, and the width of the ground terminal is set to 0.35 mm. Yes. That is, in the comparative example, the ground terminal 8 does not have the wide portion 8a, and the width from the one end side to the other end side is the width of the narrow portion 8b.
  • the reflection loss when there is no wide portion 8a, the reflection loss is -11db at 30GHz and about -7db at 35GHz in the frequency band of 30GHz to 35GHz.
  • the reflection loss when the wide portion 8a is present, the reflection loss is about ⁇ 13 db at 30 GHz and about ⁇ 8 db at 35 GHz. If the wide portion 8a is provided on the ground terminal 8, the reflection loss is reduced in the negative direction. The reflection loss can be improved.
  • the mounting structure 1 which concerns on this embodiment can move a resonance frequency to the high frequency side in a high frequency band, can make a resonance frequency high, and can make a frequency characteristic favorable.
  • the wide portion 8a is provided in the ground terminal 8, and the distance between the ground terminal 8 and the signal terminal 7 is shortened on the rear end side.
  • the effective dielectric constant around the rear end side of the signal terminal 7 and the ground terminal 8 can be lowered, the characteristic impedance can be reduced and set to a predetermined value, and the frequency characteristic in the high frequency band can be improved. By doing so, the characteristic impedance matching between the input / output terminal 6 and the wiring board 9 can be satisfactorily achieved.
  • the present invention is not limited to the above-described embodiment, and various modifications and improvements can be made without departing from the gist of the present invention.
  • modifications of the present embodiment will be described. Note that, in the mounting structure and the element storage package according to the modification of the present embodiment, the same parts as those of the mounting structure 1 and the element storage package 2 according to the present embodiment are denoted by the same reference numerals. Description is omitted as appropriate.
  • FIG. 11 is a schematic perspective view of an element storage package according to a modification.
  • FIG. 12 is an external perspective view showing the lower surface of FIG. 11, and shows a state where the signal terminal 7 and the ground terminal 8 are connected to the lower surface of the input / output terminal 6.
  • FIG. 13 is an enlarged perspective view in which a part D of FIG. 12 is enlarged.
  • the location of the signal terminal 7 and the ground terminal 8 connected to the input / output terminals is different from the element housing package 2 according to the above-described embodiment. As shown in FIGS. 11 to 13, the signal terminal 7 and the ground terminal 8 may be connected to the lower surface of the input / output terminal 6.
  • the element housing package 2 is directly connected to an external substrate provided with an electric circuit via a conductive member such as solder. Can be electrically connected. That is, it is possible to electrically connect to an external board on which the mounting structure 1 is mounted without using the wiring board in FIG. As a result, the mounting structure 1 can be reduced in height, and the transmission distance of the high-frequency signal between the input / output terminal 6 and the external substrate can be shortened, so that unnecessary resonance and characteristic impedance generated on the transmission line can be achieved. And the frequency characteristics of the element storage package 2 can be further improved.
  • the element storage package 2 and elements are prepared.
  • the substrate 4, the frame 5, the signal terminal 7, the ground terminal 8, and the seal ring 10 of the element storage package 2 are conventionally known rolling processes for ingots in which a molten metal material is cast and solidified. Or it is manufactured in a predetermined shape by using a metal processing method such as punching. Further, the input / output terminal 6 is manufactured by the manufacturing method described above.
  • the board 4, the frame body 5, the input / output terminal 6, the signal terminal 7, the ground terminal 8, and the seal ring 10 are assembled and connected.
  • a light transmissive member or an optical fiber fixing member is connected to the through hole H of the frame 5 via a brazing material.
  • the element storage package 2 can be manufactured.
  • a pedestal having electrical wiring formed on the upper surface is provided in the mounting region R of the element storage package 2 via solder.
  • the element is mounted on the pedestal, and the electrode of the element and the electric wiring of the pedestal are electrically connected, and the electric wiring of the pedestal and the wiring conductor and the ground layer of the input / output terminal 6 in the frame 5 are connected. Electrical connection is made through a bonding wire.

Abstract

　高周波数帯での周波数特性を良好にすることが可能な素子収納用パッケージおよび実装構造体を提供することを目的とする。素子収納用パッケージ２は、基板４と、枠体５と、入出力端子６とを備えている。入出力端子６には、一方向に沿って配列された複数の信号端子７と、複数の信号端子７の間に挟まれ一方向に沿って配列されたグランド端子８を有している。グランド端子８の枠体５に近い側の一端がグランド端子の前記枠体に遠い側の他端よりも幅広に形成されている。グランド端子８の幅広部分８ａが、入出力端子６と重なる領域から入出力端子６と重ならない領域にかけて設けられており、入出力端子６と重ならない領域において、信号端子７までの距離が、一端側で短く、他端側で長い。

Description

素子収納用パッケージおよび実装構造体
　本発明は、素子を実装することが可能な素子収納用パッケージ、および素子を実装した実装構造体に関する。
　近年、機器の小型化とともに、半導体素子、発光ダイオード、圧電素子、水晶振動子、レーザーダイオードまたはフォトダイオード等の素子を実装することが可能な小型の素子収納用パッケージが開発されている（例えば、特開２００１－１６８２３８号公報参照）。なお、特開２００１－１６８２３８号公報で提案された素子収納用パッケージは、基板と、基板上に設けられた枠体と、枠体の一部に設けられた入出力端子と備え、入出力端子の上面に枠体内と枠体外とを電気的に接続するリード端子が取り付けられた構造が提案されている。
　また、素子収納用パッケージにおいて、入出力端子のリード端子をフレキシブル基板に接続したときに、入出力端子とフレキシブル基板との間に特性インピーダンス不整合が発生する。そこで、特性インピーダンス不整合を低減するための技術が提案されている（例えば、特開２００４－１９３４２８号公報、特開２０１０－１７７３６４号公報参照）。
　特に、光通信、マイクロ波通信またはミリ波通信等の高周波信号を用いる高周波用の素子収納用パッケージでは、高周波数帯になればなるほど、高周波信号の制御が難しく、特性インピーダンス整合をとるのが困難になるという技術的課題がある。
　本発明は、上記の課題に鑑みてなされたものであり、高周波帯での周波数特性を良好にすることが可能な素子収納用パッケージおよび実装構造体を提供することを目的とする。
　本発明の一実施形態に係る素子収納用パッケージは、上面に素子を実装する実装領域を有する基板と、基板上に設けられた実装領域を取り囲む枠状部ならびに枠状部の一部に内側および外側を貫通した貫通部を有する枠体と、貫通部に設けられた、枠体内と枠体外とを電気的に接続する入出力端子とを備えている。入出力端子には、貫通部の貫通方向に沿って配列された複数の信号端子と、枠体の外側において複数の信号端子の間に挟まれ貫通部の貫通方向に沿って配列されたグランド端子を有している。グランド端子の枠体に近い側の一端がグランド端子の枠体に遠い側の他端よりも幅広に形成されている。グランド端子は、幅広部分が入出力端子と重なる領域から入出力端子と重ならない領域にかけて設けられており、入出力端子と重ならない領域において、信号端子までの距離が、一端側で短く、他端側で長い。
　また、本発明の一実施形態に係る実装構造体は、素子収納用パッケージと、素子収納用パッケージの実装領域に実装された素子とを備えている。
本発明の一実施形態に係る実装構造体の概観斜視図である。 図１の入出力端子の平面図である。 図２の一部Ａを拡大した拡大平面図である。 本発明の一実施形態に係る実装構造体の内部を示した外観斜視図である。 本発明の一実施形態に係る素子収納用パッケージの外観斜視図である。 図５の素子収納用パッケージの平面図である。 図６の一部Ｂを拡大した拡大平面図である。 本発明の一実施形態に係る素子収納用パッケージの分解斜視図である。 図８の一部Ｃを拡大した拡大斜視図である。 本発明の一実施形態に係る実装構造体の周波数特性を示したシミュレーション結果のグラフである。 一変形例に係る素子収納用パッケージの外観斜視図である。 図１１の下面を示した外観斜視図である。 図１２の一部Ｄを拡大した拡大斜視図である。
　＜実装構造体の構成＞
　実装構造体１は、図４に示すように、素子収納用パッケージ２と、素子収納用パッケージ２の実装領域Ｒに設けられた素子３とを備えている。素子収納用パッケージ２は、例えば、半導体素子、トランジスタ、レーザーダイオード、ホトダイオードまたはサイリスタ等の能動素子、あるいは抵抗器、コンデンサ、太陽電池、圧電素子、水晶振動子またはセラミック発振子等の受動素子からなる単数または複数の素子３を実装するのに用いるものである。
　素子収納用パッケージ２は、高耐圧化、大電流化や大電力化または高速・高周波化に対応している素子を実装して機能させるのに適しており、素子３の一例として半導体素子を実装するものである。素子収納用パッケージ２は、上面に素子３を実装するための実装領域Ｒを有する基板４と、基板４上に実装領域Ｒを取り囲む枠状部５１、および枠状部５１の一部に内側および外側を貫通した貫通部５２を有する枠体５と、貫通部５２に設けられた、枠体５内と枠体５外とを電気的に接続する入出力端子６とを備えている。入出力端子６には、一方向に沿って配列された複数の信号端子７と、複数の信号端子７の間に挟まれ一方向に沿って配列されたグランド端子８を有している。ここで、一方向とは、貫通部５２の貫通方向に沿った方向をいう。なお、本実施形態に係る素子収納用パッケージ２では、信号端子７およびグランド端子８が、入出力端子６上に設けられている。
　素子３は、図４に示すように、台座３ａ上に実装される。台座３ａは、素子収納用パッケージ２の内部の実装領域Ｒに設けられる。台座３ａは、素子３を実装するものであって、素子３の高さ位置を調整することができる。台座３ａは、絶縁材料からなり、台座３ａの上面に素子３と電気的に接続される電気配線が形成されている。
　基板４は、矩形状の金属板であって、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金からなる。なお、基板４の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。基板４の熱膨張係数は、例えば３×１０－６／Ｋ以上２８×１０－６／Ｋ以下に設定されている。
　基板４は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形状に製作される。なお、基板４は、平面視したときの一辺の長さが、例えば５ｍｍ以上５０ｍｍ以下に設定されている。また、基板４は、上下方向の厚みが、例えば０．３ｍｍ以上５ｍｍ以下に設定されている。
　また、基板４の表面は、酸化腐食を防止するために、電気めっき法または無電解めっき法を用いて、ニッケルまたは金等の金属層が形成されている。なお、金属層の厚みは、例えば０．５μｍ以上９μｍ以下に設定されている。
　枠体５は、基板４上に設けられている。枠体５は、基板４の実装領域Ｒを取り囲む枠状部５１と、枠状部５１の一部に内側および外側を貫通した貫通部５２を有している。枠状部５１の４辺のうち、１辺に貫通部５２が設けられている。そして、貫通部５２に入出力端子６が設けられる。枠体５は、基板４上に銀銅ろう等のろう材によって接合される。なお、枠状部５１は、４辺のうち二側面の上部が切り欠かれている。また、枠状部５１は、４辺のうち一側面の下部に入出力端子６が設けられる貫通部５２が形成されている。さらに、枠状部５１は、４辺のうち一側面に光透過性部材が設けられる貫通孔Ｈが形成されている。
　枠体５は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金からなる。枠体５は、素子３から発生する熱を効率良く外部に放熱する機能や、熱応力を吸収したり分散させたりする機能を備えている。なお、枠体５の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。枠体５の熱膨張係数は、例えば３×１０－６／Ｋ以上２８×１０－６／Ｋ以下に設定されている。
　枠体５は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形状に製作される。なお、枠体５は、平面視したときの一辺の長さが、例えば５ｍｍ以上５０ｍｍ以下に設定されている。また、枠体５は、上下方向の厚みが、例えば５ｍｍ以上２０ｍｍ以下に設定されている。また、枠体５は、平面視したときの枠の幅が、例えば０．５ｍｍ以上３ｍｍ以下に設定されている。
　また、枠体５の貫通孔Ｈには、光ファイバからの光を枠体５で囲まれる領域にまで通す光透過性部材が設けられる。光透過性部材は、例えば、レンズ、プラスチック、ガラスまたはサファイア等の透光性材料からなる。
　入出力端子６は、複数の誘電体層を積層した構造である。入出力端子６は、枠体５内に位置する上面から枠体５外に位置する上面にまで電気的に連続して形成された複数の配線導体Ｓと、枠体５内に位置する上面から枠体５外に位置する上面にまで電気的に連続して形成された複数のグランド層Ｇが形成されている。なお、配線導体Ｓは、信号端子７と接続される。グランド層Ｇは、グランド端子８と接続される。
　誘電体層は、絶縁材料であって、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミック材料からなる。なお、誘電体層の比誘電率は、例えば４．７以上９．９以下である。また、グランド層Ｇは、導電材料からなり、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金からなる。なお、配線導体Ｓは、グランド層Ｇと電気的に絶縁されている。
　ここで、入出力端子６の作製方法について説明する。入出力端子６は、例えば酸化アルミニウム質焼結体からなる場合であれば、酸化アルミニウム、酸化珪素、酸化マグネシウムおよび酸化カルシウム等の原料粉末に、有機バインダー、可塑剤または溶剤等を添加混合して混合物を得る。そして、混合物をシート状に形成することで、グリーンシートを準備することができる。
　また、グランド層Ｇおよび配線導体Ｓの原料となる、タングステンまたはモリブデン等の高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤または溶剤等を添加混合して金属ペーストを得る。そして、未焼成のグリーンシートを所定形状に型抜きして、所定箇所に金属ペーストを印刷する。
　そして、金属ペーストを印刷したグリーンシートを複数層積層して、所定の温度で同時に焼成することで一体的に形成された入出力端子６を得る。さらに、入出力端子６の配線導体Ｓにろうう材を介して信号端子７を接続する。また、入出力端子６のグランド層Ｇにろうう材を介してグランド端子８を接続する。なお、本実施形態の実装構造体１は、図９に示すように、複数の配線導体Ｓの隣接箇所に配置したグランド層Ｇを設け、グランド層Ｇ、配線導体Ｓ、配線導体Ｓ、グランド層Ｇの順番、いわゆるＧＳＳＧ端子である。
　信号端子７およびグランド端子８は、外部の電子機器等と素子３とを電気的に接続するものである。なお、信号端子７およびグランド端子８は、導電材料からなり、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金からなる。
　信号端子７およびグランド端子８は、図７に示すように、上面視して、一方向に沿って延在されている。また、各端子の下面の高さ位置は、一致するように設定されている。そして、信号端子７およびグランド端子８の下面を、外部の基板に対して、平坦に実装することができる。本実施形態に係る実装構造体１および素子収納用パッケージ２においては、外部の基板が、配線基板９であって、具体例としてはフレキシブル基板である。配線基板９の上面と信号端子７およびグランド端子８の下面とが、半田等の導電性接合材を介して電気的に接続されている。
　信号端子７は、細長い板体である。信号端子７は、信号端子７が延在された一方向に沿って、例えば１ｍｍ以上２０ｍｍ以下の長さに設定されている。また、信号端子７は、信号端子７が延在された一方向に直交する方向において、例えば０．２ｍｍ以上２ｍｍ以下の幅に設定されている。そして、信号端子７同士の間の距離は、信号端子７が延在された一方向に直交する方向において、例えば０．４ｍｍ以上２ｍｍ以下に設定されている。
　グランド端子８は、細長い板体であって、一端の幅が広く、他端の幅が狭く形成されている。枠体５との関係では、グランド端子８は、枠体５から離れた先端側が細く、後端側が広く形成されている。つまり、グランド端子８は、グランド端子８の枠体５に近い側の一端が、グランド端子８の枠体５に遠い側の他端よりも幅広に形成されている。そして、グランド端子８の後端側の幅広な幅広部分８ａが、図７に示すように、平面視して、入出力端子６と重なる領域から入出力端子６と重ならない領域にかけて位置している。なお、グランド端子８の幅広部分８ａは、信号端子７が延在された一方向に直交する方向において、例えば０．６ｍｍ以上６ｍｍ以下の幅に設定されている。グランド端子８の幅広部分８ａ以外の幅狭部分８ｂは、例えば０．２ｍｍ以上２ｍｍ以下に設定されている。
　信号端子７とグランド端子８との間の距離は、平面視して両端子が延在された一方向に直交する方向において、例えば０．８ｍｍ以上８ｍｍ以下に設定されている。特に、幅広部分８ａにおける信号端子７とグランド端子８との間の距離は、０．１ｍｍ以上１ｍｍ以下に設定されている。幅広部分８ａにおける信号端子７とグランド端子８との間の距離が、０．１ｍｍ以上であれば、両端子が短絡するような事態を低減することができる。両端子は、入出力端子６に対してろう材を介して接続されるが、ろう材が濡れ広がって、一方の端子から隣接する他方の端子に渡って両者が短絡することがないように、さらに、外部の力が信号端子７やグランド端子８に作用した際に生じる変形によって両者が短絡することがないように、少なくとも０．１ｍｍ以上の距離をあけている。また、幅広部分８ａにおける信号端子７とグランド端子８との間の距離が１ｍｍ以下であれば、両端子間の電気特性を向上させることができる。両端子は、両端子の距離が１ｍｍ以下であれば、信号端子７の周囲に生じる電界分布を良好にグランド端子８に結合させることができる。その結果、信号端子７を伝送する高周波信号の周波数に応じて、信号端子７とグランド端子８との間に生じる静電容量が変動することを抑制できるとともに、信号端子７とグランド端子８との間に生じる静電容量の変動によって信号端子７に生じる共振を抑制できるという作用効果を奏する。さらに、入出力端子６に設けられる信号端子７およびグランド端子８を増加させることができ、入出力端子６の配線密度を向上することができるとともに、入出力端子６および素子収納用パッケージ２を小型化することができる。
　信号端子７およびグランド端子８の下面には、信号端子７およびグランド端子８に電気的に接続される配線パターンが設けられた配線基板９が接続されている。そして、配線基板９の端面と入出力端子６の側面とは対向している。そして、図３に示すように、配線基板９と入出力端子６との対向している箇所には隙間ｇが設けられている。なお、隙間ｇは空隙であって、大気中では空気が介在している。なお、隙間ｇは、信号端子７が延在された一方向に沿って、例えば０．１ｍｍ以上１ｍｍ以下に設定されている。また、隙間ｇは、信号端子７が延在された一方向に直交する方向において、例えば５ｍｍ以上５０ｍｍ以下に設定されている。そして、隙間ｇは、信号端子７同士の間の距離よりも短く設定されている。
　グランド端子８は、平面視して、隙間ｇと重なる領域において、グランド端子８の幅広部分８ａが位置している。グランド端子８の幅広部分８ａは、入出力端子６と重なる領域から重ならない領域にかけて設けられている。つまり、グランド端子８は、隙間ｇにおいて、信号端子７との間に介在する領域が大気中の空気となる箇所に幅広部分８ａが位置するように設定されている。
　さらに、グランド端子８は、配線基板９と重なる箇所が、グランド端子８の幅狭部分８ｂおよび徐々にグランド端子８の幅が広くなる箇所に設定されている。また、配線基板９の入出力端子６側の端部は、平面視して、グランド端子８の幅広部分８ａの一部と重なって配置される。隙間ｇにおいて、平面視して、グランド端子８の領域を増やしたことで、隙間ｇに位置する低誘電率の空気を排除するとともに、隙間ｇに重なる信号端子７の周囲に生じる電界分布を良好にグランド端子８の幅広部分８ａの一部に結合させることができ、グランド端子８は、入出力端子６から配線基板９に至る信号端子７の特性インピーダンスが急激に変動することを小さくすることができるとともに、信号端子７に生じる共振を抑制することができる。さらに、グランド端子８は、徐々に幅が広くなる箇所に半田等の接合部材によるメニスカスを形成できることから、配線基板９との接合性を向上させることができるとともに、配線基板９の入出力端子６側の端部に位置する接合部に生じる応力を緩和することができる。
　また、本実施形態に係る実装構造体１および素子収納用パッケージ２は、図３に示すように、平面視してグランド端子８の入出力端子６と重ならない領域において、信号端子７の延在方向に沿った一方向に直交する方向での信号端子７までの距離が、グランド端子８の後端側で短く、先端側で長くなる。
　入出力端子６と配線基板９との間では、特性インピーダンスの不整合が生じやすいため、入出力端子６と配線基板９との間の特性インピーダンスを入出力端子６および配線基板９のそれぞれの特性インピーダンスにマッチングさせる必要がある。入出力端子６と配線基板９との間が、別部材同士を接続する箇所であり、隙間ｇが設けられる箇所になるため、両者の特性インピーダンスと両者の間における特性インピーダンスとのずれが大きな箇所になる。
　また、信号端子７とグランド端子８との間の静電容量は、両者の間の誘電率が大きいほど大きくなり、あるいは両者の間の距離が小さくなるほど大きくなる。入出力端子６と配線基板９との関係では、信号端子７およびグランド端子８と重なる領域において、信号端子７およびグランド端子８の下面が空気の場合は、信号端子７およびグランド端子８の下面が配線基板９の一部と重なる場合と比較して、誘電率が小さい。そのため、仮に、特性インピーダンスを導く各種パラメータに変動がなく、誘電率のみが小さくなる場合は、特性インピーダンスが大きくなる。本実施形態に係る実装構造体１および素子収納用パッケージ２は、信号端子７およびグランド端子８の下面が空気の箇所では、グランド端子８に幅広部分８ａを設けることで、信号端子７とグランド端子８との間の距離を短くし、その周囲の誘電率が小さくても、両者の距離を小さくすることで静電容量を大きくすることができ、特性インピーダンスが大きくなることを抑制することができる。
　配線基板９の上面が、入出力端子６の信号端子７およびグランド端子８の下面と接続される場合は、配線基板９の端面を入出力端子６の側面と間をあけて配置する。配線基板９の端面を入出力端子６の側面と隙間ｇをあけずに両者を密着させて接続する場合は、特に、配線基板９がフレキシブル基板であると、配線基板９が曲げられたときや、配線基板９が熱膨張したときに、配線基板９の端面には入出力端子６の側面からの応力が加えられ、配線基板９が入出力端子６から剥離しやすくなる虞がある。そこで、本実施形態に係る実装構造体１および素子収納用パッケージ２のように、配線基板９の端面と入出力端子６の側面との間に隙間ｇを設けて、入出力端子６から配線基板９に応力が加わりにくい構造とする。さらに、グランド端子８に幅広部分８ａを設けて、配線基板９と入出力端子６の特性インピーダンス整合をとることができる。
　このように、信号端子７およびグランド端子８が接続される配線基板９と入出力端子６との間に隙間ｇを設けて、信号端子７およびグランド端子８の隙間ｇがある箇所に低誘電率の空気を存在させるとともに、信号端子７およびグランド端子８の下面が空気の箇所では、グランド端子８に幅広部分８ａを設けることで、信号端子７と隣接するグランド端子８との間の特性インピーダンスが急激に大きくなることを抑制でき、特性インピーダンスの変化量を小さくすることができるとともに、特性インピーダンスを所定値に設計することができる。
　枠体５の枠状部５１上に沿って連続してシールリング１０がろうう材を介して設けられている。シールリング１０は、枠体５内を覆うように蓋体１１を設けるときに、蓋体１１を接続するものである。なお、シールリング１０は、蓋体１１とのシーム溶接性に優れた、例えば銅、タングステン、鉄、ニッケルまたはコバルト等の金属、あるいはこれらの金属を複数種含む合金からなる。なお、シールリング１０の熱膨張係数は、例えば４×１０－６／Ｋ以上１６×１０－６／Ｋ以下に設定されている。
　また、蓋体１１は、枠体５内の素子３を覆うように、シールリング１０上に設けられる。蓋体１１は、枠体５で囲まれる領域を気密封止するものである。蓋体１１は、例えば、銅、タングステン、鉄、ニッケルまたはコバルト等の金属、あるいはこれらの金属を複数種含む合金からなる。また、蓋体１１は、シールリング１０上に、例えばシーム溶接によって接合させるか、半田またはろう材等の接合部材を介して接合される。
　枠体５で囲まれた領域は、真空状態または窒素ガス等が充填されており、蓋体１１をシールリング１０上に設けることで、枠体５で囲まれる領域を気密封止された状態にすることができる。蓋体１１は、所定雰囲気で、シールリング１０上に載置され、シーム溶接を行なうことによりシールリング１０上に取り付けられる。また、蓋体１１は、例えばろう材、ガラス接合材または樹脂接合材等の接合材を介して取り付けることができる。
　図１０は、本実施形態に係る実装構造体１の周波数特性（Ｓパラメータ）（反射損失：Return Loss、挿入損失：Insertion Loss）のシミュレーション結果を示したグラフである。本実施形態の周波数特性のうち反射損失を実線で、比較例の周波数特性のうち反射損失を点線で示している。さらに、本実施形態の周波数特性のうち挿入損失を長破線で、比較例の周波数特性のうち挿入損失が破線で示している。なお、本実施形態は、グランド端子８に幅広部分８ａを設けた構造であって、比較例は、グランド端子８の形状が細長い板体であって、幅広部分８ａが無い構造である。
　反射損失は、周波数が０ＧＨｚから高周波数になるにつれて、反射損失が０ｄＢに近付く。また、挿入損失は、周波数が０ＧＨｚで０ｄＢであるが、高周波数になるにつれて、０ｄＢからのずれが大きくなる。そして、挿入損失が急峻に０ｄＢから大きくずれ始める周波数が、いわゆる共振周波数である。
　図１０のシミュレーション結果の条件は、本実施形態に係る入出力端子６は、信号端子７が延在された一方向に沿った信号端子７の長さが１．５ｍｍであって、一方向に直交する方向の信号端子７の長さが０．２ｍｍに設定されている。また、グランド端子８が延在された一方向に沿ったグランド端子８の長さが１．５ｍｍであって、一方向に直交する方向の先端側の長さ（幅狭部分８ｂの幅）が０．３５ｍｍであり、一方向に直交する後端側の長さ（幅広部分８ａの幅）が０．７５ｍｍに設定されている。また、比較例の入出力端子は、本実施形態と比較して、グランド端子８の後端側の長さと先端側の長さを一致させて、グランド端子の幅が０．３５ｍｍに設定されている。つまり、比較例は、グランド端子８に幅広部分８ａがなく、一端側から他端側までが幅狭部分８ｂの幅になっている。
　図１０に示すように、幅広部分８ａが無い場合は、反射損失が３０ＧＨｚから３５ＧＨｚの周波数帯において、周波数が３０ＧＨｚで－１１ｄｂであって、周波数が３５ＧＨｚで－７ｄｂ程度となる。これに対して、幅広部分８ａが有る場合は、反射損失が３０ＧＨｚで－１３ｄｂ程度であって、３５ＧＨｚで－８ｄｂ程度となり、グランド端子８に幅広部分８ａを設けた方が、反射損失をマイナス方向に変化させることができ、反射損失を改善することができる。
　また、幅広部分８ａが無い場合は、挿入損失が３７ＧＨｚ付近で急に０ｄＢから離れる方向に落ちていくが、幅広部分８ａが有る場合は、挿入損失が４０ＧＨｚ付近から０ｄＢから離れる方向に落ちるため、挿入損失についても改善することができる。そして、本実施形態に係る実装構造体１は、高周波数帯において、共振周波数をより高周波側に移動させて、共振周波数を高くすることができ、周波数特性を良好にすることができる。
　本実施形態に係る実装構造体１および素子収納用パッケージ２は、グランド端子８に幅広部分８ａを設けて、グランド端子８と信号端子７との間の距離を後端側で短くすることで、信号端子７およびグランド端子８の後端側の周囲における実効誘電率を下げて、特性インピーダンスを小さくするとともに所定値にすることができ、高周波数帯での周波数特性を良好にすることができる。このようにすることで、入出力端子６と配線基板９との特性インピーダンス整合を良好にとることができる。
　本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。以下、本実施形態の変形例について説明する。なお、本実施形態の変形例に係る実装構造体および素子収納用パッケージのうち、本実施形態に係る実装構造体１および素子収納用パッケージ２と同様な部分については、同一の符号を付して説明を適宜省略する。
　＜変形例＞
　図１１は、一変形例に係る素子収納用パッケージの概観斜視図である。図１２は、図１１の下面を示した外観斜視図であって、信号端子７およびグランド端子８が入出力端子６の下面に接続された状態を示している。図１３は、図１２の一部Ｄを拡大した拡大斜視図である。一変形例は、上述した実施形態に係る素子収納用パッケージ２に対して、入出力端子に接続される信号端子７およびグランド端子８の場所が異なる。図１１から図１３に示すように、信号端子７およびグランド端子８は、入出力端子６の下面に接続されても構わない。
　信号端子７およびグランド端子８が、入出力端子６の下面に接続されることで、電気回路が設けられた外部の基板に、素子収納用パッケージ２を半田等の導電性部材を介して直接、電気的に接続することができる。即ち、図１における配線基板を介することなく、実装構造体１が実装される外部の基板に電気的に接続することができる。その結果、実装構造体１を低背化することができるとともに、入出力端子６と外部の基板との間における高周波信号の伝送距離を短くできることから、伝送線路上に生じる不要な共振や特性インピーダンスの変動を抑制することができ、素子収納用パッケージ２の周波数特性をさらに向上することができる。
　＜実装構造体の製造方法＞
　ここで、図１または図２に示す実装構造体１の製造方法を説明する。まず、素子収納用パッケージ２と素子を準備する。素子収納用パッケージ２の基板４、枠体５、信号端子７、グランド端子８、シールリング１０は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形状に製作される。また、上述した製造方法によって入出力端子６を作製する。
　そして、基板４、枠体５、入出力端子６、信号端子７、グランド端子８、シールリング１０を組立て接続する。さらに、枠体５の貫通孔Ｈに、光透過性部材や光ファイバ固定部材をろう材を介して接続する。このようにして、素子収納用パッケージ２を作製することができる。さらに、素子収納用パッケージ２の実装領域Ｒに、上面に電気配線が形成された台座を半田を介して設ける。さらに、台座上に素子を実装して、素子の電極と台座の電気配線とを電気的に接続するとともに、台座の電気配線と枠体５内の入出力端子６の配線導体やグランド層とをボンディングワイヤを介して電気的に接続する。さらに、素子収納用パッケージ２にシールリング１０を介して蓋体１１を取り付ける。さらに、入出力端子６の信号端子７およびグランド端子８の下面に配線基板９の上面を位置決めする。このとき、入出力端子６の側面と配線基板９の側面とが対向するように、隙間を設けた状態で位置決めする。そして、入出力端子６の信号端子７およびグランド端子８を配線基板９に半田を介して電気的に接続して、実装構造体１を作製することができる。

Claims (6)

  1. 　上面に素子を実装する実装領域を有する基板と、
    前記基板上に設けられた、前記実装領域を取り囲む枠状部ならびに前記枠状部の一部に内側および外側を貫通した貫通部を有する枠体と、
    前記貫通部に設けられた、前記枠体内と前記枠体外とを電気的に接続する入出力端子とを備え、
    前記入出力端子には、前記貫通部の貫通方向に沿って配列された複数の信号端子と、前記枠体の外側において前記複数の信号端子の間に挟まれ前記貫通部に沿って配列されたグランド端子を有しており、
    前記グランド端子の前記枠体に近い側の一端が前記グランド端子の前記枠体に遠い側の他端よりも幅広に形成されており、
    前記グランド端子は、幅広部分が前記入出力端子と重なる領域から前記入出力端子と重ならない領域にかけて設けられており、前記入出力端子と重ならない領域において、前記信号端子までの距離が、前記一端側で短く、前記他端側で長いことを特徴とする素子収納用パッケージ。
  2. 　請求項１に記載の素子収納用パッケージであって、
    前記信号端子および前記グランド端子の下面には、前記信号端子および前記グランド端子に電気的に接続する配線基板が接続されており、
    前記配線基板の端面と前記入出力端子の側面とが対向していることを特徴とする素子収納用パッケージ。
  3. 　請求項２に記載の素子収納用パッケージであって、
    平面視して、前記配線基板と前記入出力端子との対向している隙間に、前記グランド端子の幅広部分の一部が位置していることを特徴とする素子収納用パッケージ。
  4. 　請求項１ないし請求項３のいずれかに記載の素子収納用パッケージであって、
    前記グランド端子の幅広部分は、前記入出力端子の端面に位置する箇所が最も幅広に形成されており、前記入出力端子の端面から離れるにつれて幅が狭くなっていることを特徴とする素子収納用パッケージ。
  5. 　請求項１ないし請求項４のいずれかに記載の素子収納用パッケージであって、
    平面視して、前記貫通部の貫通方向に沿った一方向に対して直交する方向において、前記グランド端子の幅広部分と前記信号端子との間の距離が、０．１ｍｍ以上１ｍｍ以下に設定されていることを特徴とする素子収納用パッケージ。
  6. 　請求項１ないし請求項５のいずれかに記載の素子収納用パッケージと、
    前記素子収納用パッケージの前記実装領域に実装された素子とを備えたことを特徴とする実装構造体。
PCT/JP2014/071923 2013-08-28 2014-08-21 素子収納用パッケージおよび実装構造体 WO2015029880A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013-177049 2013-08-28
JP2013177049 2013-08-28
JP2014063674 2014-03-26
JP2014-063674 2014-03-26

Publications (1)

Publication Number Publication Date
WO2015029880A1 true WO2015029880A1 (ja) 2015-03-05

Family

ID=52586440

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/071923 WO2015029880A1 (ja) 2013-08-28 2014-08-21 素子収納用パッケージおよび実装構造体

Country Status (1)

Country Link
WO (1) WO2015029880A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4191657A4 (en) * 2020-08-03 2024-05-01 Nippon Telegraph & Telephone PACKAGING AND MANUFACTURING PROCESSES

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161414A (ja) * 1993-12-08 1995-06-23 Japan Aviation Electron Ind Ltd コネクタ
JP2001144220A (ja) * 1999-11-17 2001-05-25 Nec Corp 高周波半導体パッケージ
JP2003069313A (ja) * 2001-08-24 2003-03-07 Toshiba Corp 半導体パッケージ
JP2004193428A (ja) * 2002-12-12 2004-07-08 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161414A (ja) * 1993-12-08 1995-06-23 Japan Aviation Electron Ind Ltd コネクタ
JP2001144220A (ja) * 1999-11-17 2001-05-25 Nec Corp 高周波半導体パッケージ
JP2003069313A (ja) * 2001-08-24 2003-03-07 Toshiba Corp 半導体パッケージ
JP2004193428A (ja) * 2002-12-12 2004-07-08 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4191657A4 (en) * 2020-08-03 2024-05-01 Nippon Telegraph & Telephone PACKAGING AND MANUFACTURING PROCESSES

Similar Documents

Publication Publication Date Title
JP6162800B2 (ja) 素子収納用パッケージおよび実装構造体
JP6093020B2 (ja) 素子収納用パッケージおよび実装構造体
JP5518086B2 (ja) 素子収納用パッケージおよび実装構造体
JP5902825B2 (ja) 素子収納用パッケージおよび実装構造体
US9805995B2 (en) Element-accommodating package and mounting structure
JP5926290B2 (ja) 入出力部材ならびに電子部品収納用パッケージおよび電子装置
JP6082114B2 (ja) 素子収納用パッケージおよび実装構造体
WO2015088028A1 (ja) 素子収納用パッケージおよび実装構造体
WO2015029880A1 (ja) 素子収納用パッケージおよび実装構造体
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
JP2015103619A (ja) 素子収納用パッケージおよび実装構造体
JP6030371B2 (ja) 素子収納用パッケージおよび実装構造体
KR20180123122A (ko) 반도체 패키지 및 그것을 사용한 반도체 장치
JP5905728B2 (ja) 素子収納用パッケージ、および実装構造体
JP5873167B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP6075597B2 (ja) 素子収納用パッケージおよび実装構造体
JP6166101B2 (ja) 光半導体素子収納用パッケージおよびこれを備えた実装構造体
JP3840160B2 (ja) 高周波素子収納用パッケージ
JP5791258B2 (ja) 電子部品収納用パッケージおよび実装構造体
JP2015002206A (ja) 素子収納用パッケージおよび実装構造体
JP2014127589A (ja) 素子収納用パッケージおよび実装構造体
JP6219693B2 (ja) 素子収納用パッケージおよびこれを備えた実装構造体
JP2014165208A (ja) 素子収納用パッケージ、並びに実装構造体

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14839613

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14839613

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP