JP5905728B2 - 素子収納用パッケージ、および実装構造体 - Google Patents

素子収納用パッケージ、および実装構造体 Download PDF

Info

Publication number
JP5905728B2
JP5905728B2 JP2012017588A JP2012017588A JP5905728B2 JP 5905728 B2 JP5905728 B2 JP 5905728B2 JP 2012017588 A JP2012017588 A JP 2012017588A JP 2012017588 A JP2012017588 A JP 2012017588A JP 5905728 B2 JP5905728 B2 JP 5905728B2
Authority
JP
Japan
Prior art keywords
metal plate
output terminal
ceramic
notch
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012017588A
Other languages
English (en)
Other versions
JP2013157492A (ja
Inventor
杉本 努
努 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012017588A priority Critical patent/JP5905728B2/ja
Publication of JP2013157492A publication Critical patent/JP2013157492A/ja
Application granted granted Critical
Publication of JP5905728B2 publication Critical patent/JP5905728B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、素子を実装することが可能な素子収納用パッケージ、およびそれに素子を実装した実装構造体に関する。
近年、機器の小型化とともに、IC、発光ダイオード、圧電素子または水晶振動子等の素子を実装することが可能な小型の素子収納用パッケージが開発されている。
また、レーザーダイオードまたはホトダイオード等の光半導体素子を実装することが可能な光半導体用パッケージが提案されている(例えば、特許文献1参照)。
なお、上記特許文献1で提案された光半導体用パッケージは、素子が載置される矩形状の金属材料からなる搭載ベースと、メタライズ配線が被着されたセラミックス端子部材と、金属材料からなるシールリングと、を含んで構成されている。
特開平11−17041号公報
上記特許文献1で提案された光半導体用パッケージでは、パッケージを小型化しようとしたときに、セラミックス端子部材と搭載ベースとの熱膨張率の違いによって、セラミックス端子部材が搭載ベースおよびシールリングからの熱応力を吸収しきれず、セラミックス端子部材が破壊される虞がある。そして、パッケージの封止性が維持されなくなり、ひいてはパッケージ内に載置した素子の電気特性が悪化し、パッケージ不良が発生してしまう。
本発明は、封止性に優れた素子収納用パッケージ、および実装構造体を提供することを目的とする。
本発明の一実施形態に係る素子収納用パッケージは、矩形状の板部材であって、平面視したときの一辺において前記一辺に直交する軸に対して左右対称の位置であって、前記一辺の両端を除くそれぞれの位置に切欠きを有する金属板と、前記金属板上に前記一辺に沿って前記一対の切欠きを覆うように設けられたセラミック入出力端子と、前記金属板の外周に沿って前記金属板上から前記セラミック入出力端子上にかけて連続して設けられた枠体と、を備えたことを特徴とする。
本発明は、封止性に優れた素子収納用パッケージ、および実装構造体を提供することができる。
本発明の一実施形態に係る実装構造体の概観斜視図である。 本発明の一実施形態に係る実装構造体の上面図である。 本発明の一実施形態に係る実装構造体の下面図である。 本発明の一実施形態に係る素子収納用パッケージの分解斜視図である。 本発明の一実施形態に係る入出力端子の概観斜視図である。 本発明の一実施形態に係る枠体の概観斜視図である。 本発明の一実施形態に係る金属板の概観斜視図である。 本発明の一実施形態に係る金属板の平面図である。
以下、本発明の一実施形態に係る素子収納用パッケージについて、図面を参照しながら説明する。
<実装構造体の構成>
図1は、本発明の一実施形態に係る実装構造体を示す概観斜視図である。図2は、図1に示す実装構造体の上面図である。図3は、図1に示す実装構造体の下面図である。図4は、実装構造体から端子や素子を取り除いた素子収納用パッケージ2の分解斜視図である。図5は、入出力端子の概観斜視図である。図6は、枠体の概観斜視図である。図7は、金属板の概観斜視図である。図8は、金属板の平面図である。
素子収納用パッケージ1は、例えば、半導体素子、トランジスタ、ダイオードまたはサイリスタ等の能動素子、あるいは抵抗器、コンデンサ、太陽電池、圧電素子、水晶振動子またはセラミック発振子等の受動素子からなる素子2を実装するのに用いるものである。
素子収納用パッケージ1では、高耐圧化、大電流化または高速・高周波化に対応している素子を実装して機能させるのに適しており、素子の一例として半導体素子を実装するものである。そして、実装構造体は、素子収納用パッケージ1に素子2の一例としての半導体素子を実装したものである。
素子収納用パッケージ1は、矩形状の板部材であって、平面視したときの一辺において一辺に直交する軸Lに対して左右対称の位置のそれぞれに切欠きUを有する金属板3と、金属板3上に一辺に沿って一対の切欠きUを覆うように設けられたセラミック入出力端子4と、金属板3の外周に沿って金属板3上からセラミック入出力端子4上にかけて連続して設けられた枠体5と、を備えている。
金属板3は、平面視したとき四角形状に形成された部材であって、一辺に一対の切欠きUが形成されている。金属板3は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。金属板3は、熱伝導率を良好にして、なお、金属板3の熱伝導率は、例えば15W/(m・K)以上450W/(m・K)以下に設定されている。金属板3の熱膨張係数は、例えば3×10−6/K以上28×10−6/K以下に設定されている。
また、金属板3は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形状に製作される。なお、金属板3は、平面視したときの一辺の長さは、例えば5mm以上50mm以下に設定されている。また、金属板3の上下方向の厚みは、例えば0.3mm以上5mm以下に設定されている。
また、金属板3の表面は、酸化腐食の防止するために、電気めっき法または無電解めっき法を用いて、ニッケルまたは金等の金属層が形成されている。なお、金属層の厚みは、例えば0.5μm以上9μm以下に設定されている。
枠体5は、金属板3の外周に沿って接続され、素子2を外部から保護するための部材である。枠体5は、平面視したときに四角形状に形成された枠状の一部を切欠いた形状であ
る。また、枠体5は、切りかかれた箇所Cにセラミック入出力端子4が設けられる。さらに、枠体5は、切りかかれた箇所Cと対向する箇所に貫通孔Hが設けられている。枠体5は、ろう材を介して金属板3にろう付けされる。
また、枠体5は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。枠体5は、枠体5内で素子2から発生した熱を効率良く枠体5の外部に放熱する機能を備えている。なお、枠体5の熱伝導率は、例えば15W/(m・K)以上450W/(m・K)以下に設定されている。枠体5の熱膨張係数は、例えば3×10−6/K以上28×10−6/K以下に設定されている。
また、枠体5は、平面視したときに金属板3内に収まる大きさであって、一辺の長さが、例えば5mm以上50mm以下に設定されている。また、枠体5の切りかかれた箇所Cを除いた、上下方向の厚みは、例えば1mm以上10mm以下に設定されている。また、枠体5の切りかかれた箇所Cを含めた、上下の厚みは、例えば5mm以上20mm以下に設定されている。また、枠体5を平面視したときの枠の厚みは、例えば0.5mm以上3mm以下に設定されている。
枠体5の切りかかれた箇所Cに、セラミック入出力端子4が設けられる。また、枠体5の貫通孔Hが形成されている箇所に、外部に設ける光ファイバから伝わる光を枠体5内部にまで通すために光透過性部材が設けられている。貫通孔Hには、例えば、レンズ、プラスチックまたはガラス等の光透過性部材を嵌めこむことが可能な保持部材が設けられる。保持部材は、枠体5外部から光透過性部材近傍にまで光ファイバの先端を近づけて、保持することができる。
セラミック入出力端子4は、枠体5の切りかかれた箇所Cに設ける部材である。セラミック入出力端子4は、矩形状の平板部43と、平板部43上に形成される第1金属層41と、平板部43上に設けられた立壁部44と、立壁部44上に設けられた第2金属層42と、を含んで構成されている。なお、第1金属層41は、端子6を接続するための下地であって、第2金属層42は枠体5を接続するための下地となる。平板部43は、平面視したとき四角形状に形成された部材である。また、立壁部44は、平面視したときの枠状から一辺を取り除いた形状の部材である。
平板部43および立壁部44は、絶縁材料であって、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミック材料から成る。また、第1金属層41および第2金属層42は、タングステン、モリブデンまたはマンガン等の高融点金属材料から成る。なお、セラミック入出力端子4は、セラミック材料から構成された平板部43または立壁部44の熱膨張係数は、例えば3×10−6/K以上8×10−6/K以下に設定されている。
ここで、セラミック入出力端子4の作製方法について説明する。焼成前の未硬化の平板部43上に、例えば、蒸着法、スクリーン印刷法またはスパッタリング法等の薄膜形成技術を用いて、平板部43の一辺に沿って複数の第1金属層41を形成する。また、焼成前の立壁部44の上面に、薄膜形成技術を用いて、第2金属層42を形成する。そして、第1金属層41が形成された平板部43上に、焼成前の未硬化の立壁部44を圧着して、両者を同時に焼成する。このようにして、セラミック入出力端子4を作製することができる。
焼成後のセラミック入出力端子4は、平板部43と立壁部44が一体となる。セラミッ
ク入出力端子4を平面視したときに、第1金属層41は、立壁部44によって、二つに分かれて見えるものの、立壁部44の直下において、各第1金属層41は連続している。そのため、セラミック入出力端子4を平面視したときに、枠体5で囲まれる内外にまで延在されて第1金属層41が設けられる。その結果、枠体5内の素子2と枠体5外の外部の電気機器とを第1金属層41を介して電気的に接続することができる。
平板部43の平面視したときの一辺の長さは、例えば3mm以上50mm以下に設定されている。平板部43の上下方向の厚みは、例えば0.3mm以上5mm以下に設定されている。また、立壁部44の平面視したときの一辺の長さは、例えば1mm以上50mm以下に設定されている。立壁部44の上下方向の厚みは、例えば0.3mm以上5mm以下に設定されている。立壁部44を平面視したときの枠の厚みは、例えば0.5mm以上5mm以下に設定されている。なお、セラミック入出力端子4の上下方向の長さは、枠体5の切りかかれた箇所Cの上下方向の長さと一致する。
端子6は、外部の電子機器等と電気的に接続するための部材である。端子6は、ろう材を介して、第1金属層41上に接続される。そして、第1金属層41と端子6とが電気的に接続される。また、隣接する第1金属層41同士を間を空けて設けることで、隣接する第1金属層41同士を電気的に絶縁するとともに、電磁気的な結合が抑制される。そして、各端子6を各第1金属層41に設けることで、隣接する端子6同士は、電気的に絶縁しているとともに、電磁気的な結合が抑制される。
実装構造体は、図2に示すように、素子収納用パッケージ1内に素子2を実装することで作製することができる。なお、素子2は、枠体5で囲まれる領域にまで延在される第1金属層41と電気的に接続される。さらに、素子収納用パッケージ1の貫通孔Hに設けられる保持部材などに光ファイバを固定して、光ファイバからの信号を光透過性部材を介して素子収納用パッケージ1内に入出力することができる。
ここで、金属板3の切欠きUについて説明する。切欠きUは、図8に示すように、矩形状の板部材の一辺において平面視して一辺に直交する軸Lを中心として左右対称の位置のそれぞれに形成されている。
切欠きUは、外形が略矩形状に形成されている。そして、切欠きUの大きさは、図8に示すように、切りかかれた一辺からの長さが、例えば1mm以上20mm以下であって、切りかかれた一辺に沿った方向の長さが、例えば1mm以上10mm以下に設定されている。また、切欠きUの上下方向の長さは、例えば0.3mm以上5mm以下に設定されている。
また、切欠きUは、切りかかれた一辺からの長さが平面視した際に枠体5と重なる位置まで形成されてもよい。その結果、切欠きUは、素子2から発生する熱は切欠きUによって断熱されることなく金属板3を介して効率よく外部回路基板に放熱されるとともに、金属板3とセラミック入出力端子4と枠体5との熱膨張係数の違いによって生じる応力を切欠き部Uで緩和できる。切欠きUは、平面視して枠体5の内側に配置される場合には、切り欠き部Uによって形成される空洞による断熱層により、素子2から金属板3を介した外部回路基板までの放熱性は低下する。また、切欠きUは、平面視して枠体5の外側に配置される場合には、平面視して金属板5とセラミック入出力端子4と枠体5とが重なる部位に集中する、熱膨張係数の違いによって発生する応力が切り欠き部Uまで伝達されず、切り欠き部Uによって応力を緩和できなくなる。
金属板3に切欠きUが左右対称に形成されていることで、金属板3に熱が加わり、金属板3が熱膨張を起こそうとしたり、金属板3に熱が加わった後に冷やされる過程で金属板
3が熱収縮を起こそうとしたりしても、金属板3の切欠きUの箇所で金属板3による熱膨張や熱収縮が生じず、さらには切欠きUで分割されることによって形成される金属板3の凸部で熱応力が緩和される。即ち、金属板3は、切り欠きUによって体積が小さくなることから体積収縮に伴って生じる熱応力を抑制できるとともに、切欠きUの間に形成された金属板3の凸部における変形によって応力が緩和される。そのため、金属板3の切欠きU上に設けられるセラミック入出力端子4に対しては、素子収納用パッケージ1の製造工程において、金属板3とセラミック入出力端子4、枠体5とを接合するろう材を溶融させてから冷却する際の金属板3から加わる熱応力を緩和することができ、金属板3とセラミック入出力端子4の熱膨張係数の違いによって、セラミック入出力端子4や金属板3とセラミック入出力端子4、枠体5とを接合するろう材にクラックが発生するのを抑制することができる。その結果、素子収納用パッケージ1および実装構造体の封止性を向上させることができる。
また、金属板3の一辺に一対の切欠きUを設け、その両方の切欠きUを跨るようにセラミック入出力端子4を配置したことで、金属板3からセラミック入出力端子4に加わる応力を効果的に抑制することができる。仮に、セラミック入出力端子4が、金属板3の一辺に形成された一対の切欠きUの両方に跨るように形成されていないとすると、セラミック入出力端子4が接合される部位と、接合されない部位によって金属板3の変形が異なることとなり、金属板3の下面には偏った変形や歪が生じることとなる。その結果、素子収納用パッケージ1からなる実装構造体は、外部回路基板との実装性が低下することとなり、素子収納用パッケージ1から外部回路基板への放熱性が著しく低下することとなる。また、切欠きUは、金属板3の一辺に直交する軸Lに対して左右対称に設けることで、金属板3が熱によって歪むのを緩和することができる。仮に、切欠きUが、金属板3に左右対称に形成されていないとすると、金属板3が偏って変形することで、金属板3上に設けられるセラミック入出力端子4や枠体5が金属板3から剥離したり、局所的に集中する熱応力によってセラミック入出力端子4や金属板3とセラミック入出力端子4、枠体5とを接合するろう材にクラックが生じたり、実装構造体の外部回路基板への実装性が低下したりする虞が高まる。そこで、切欠きUを軸Lに対して左右対称に形成することで、金属板3が歪むのを抑制することができ、素子収納用パッケージ1および実装構造体の封止性を良好に維持することができるとともに、実装構造体の外部回路基板への実装性を高めることができる。
また、切欠きUは、金属板3、枠体5およびセラミック入出力端子4とを接合する際の余剰なろう材を溜めることができるとともに、セラミック入出力端子4と切欠きUとの間にメニスカスを形成することができることから、金属板3、枠体5およびセラミック入出力端子4とを接合するろう材の厚みのバラツキの発生を抑制できるとともに、金属板3とセラミック入出力端子4との接合性を向上させることができる。
軸Lは、金属板3の切欠きUが設けられた一辺の中点を通る場合は、切欠きUは軸Lと重ならないように配置されてもよい。そうすることで、金属板3の一辺に軸Lを線対称とした一対の切欠きUを設けることができる。
また、切欠きUの切りかかれた四隅について説明する。切欠きUの切りかかれた四隅のうち、金属板3の中心側に位置する二つの隅は湾曲して形成されており、その曲率は、例えば0.1以上1以下に設定されている。また、切欠きUの切りかかれた四隅のうち、金属板3の一辺側に位置する二つの隅も湾曲して形成されており、その曲率は、例えば0.2以上2以下に設定されている。
切欠きUの四隅が湾曲して形成されていることで、切欠きUの四隅に集中する金属板3の熱膨張に起因した応力が四隅の角部の一点に集中するのを緩和することができる、即ち
、切欠きUの四隅に形成された湾曲面で応力を分散することができ、切欠きUの四隅にクラックが発生するのを抑制することができる。その結果、切欠きU上に設けられるセラミック入出力端子4と金属板3との間に隙間が発生しにくくすることができるとともに、切欠きUの四隅に生じる応力を起点としたセラミック入出力端子4や金属板3とセラミック入出力端子4、枠体5とを接合するろう材へのクラックの発生を抑制することができ、素子収納用パッケージおよび実装構造体の封止性を向上させることができる。
切欠きUが設けられている金属板3の一辺の端部は、図3に示すように、平面視してセラミック入出力端子4よりも内側に位置するように位置決めされている。つまり、セラミック入出力端子4は、平面視して切欠きUが設けられている金属板3の一辺側に位置する端部が、金属板3よりも外側に出るように配置されている。そして、セラミック入出力端子4の下面と金属板3の上面との接触面積を小さくすることで、セラミック入出力端子4に対して金属板3から加わる、金属板3とセラミック入出力端子4との熱膨張係数の違いによって生じる熱応力を低減することができ、金属板3に反りや歪みが生じたり、セラミック入出力端子4が破壊されたり、金属板3とセラミック入出力端子4、枠体5とを接合するろう材にクラックが発生したりする虞を少なくすることができる。
本実施形態によれば、金属板3の一辺に一対の切欠きUを設け、その上に一対の切欠きを覆うようにセラミック入出力端子4を設けることで、金属板3からセラミック入出力端子4や金属板3とセラミック入出力端子4、枠体5とを接合するろう材に加わる応力を緩和することができ、金属板3からセラミック入出力端子4が剥離したり、セラミック入出力端子4やセラミック入出力端子4、金属板3とセラミック入出力端子4、枠体5とを接合するろう材にクラックが発生したりするのを抑制することができるとともに、金属板3の反りや歪を抑制することができる。その結果、封止性と実装性に優れた素子収納用パッケージ1および実装構造体を提供することができる。
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
<実装構造体の製造方法>
ここで、図1または図2に示す実装構造体の製造方法を説明する。まず、金属板3、セラミック入出力端子4および枠体5のそれぞれを準備する。
金属板3および枠体5のそれぞれは、溶融した金属材料を型枠に鋳込んだ固化させたインゴットに対して、金属加工法を用いることで、所定形状に製作される。
セラミック入出力端子4は、平板部43となるセラミックグリーンシートと、立壁部44に対応した部位が残るように型抜きされたセラミックグリーンシートをそれぞれ準備する。次に、平板部43となるセラミックグリーンシートに、例えばスクリーン印刷法を用いて、モリブデンやマンガンを含有した有機溶剤を塗布した金属ペーストからなる第1金属層41が形成される。そして、セラミック入出力端子4は、平板部43となるセラミックグリーンシート上に立壁部44が形成されたセラミックグリーンシートを積層して焼結するとともに、所望の形状に個片に切断することで形成される。さらに、スクリーン印刷法を用いて第2金属層42や枠体5との接合面となるセラミック入出力端子4の表面に金属層を形成する。このようにして、セラミック入出力端子4を作製することができる。また、準備した枠体5は、枠体5の貫通孔Hに、光透過性部材を実装した保持部材をろう材を介して嵌めて接続する。
次に、準備した金属板3、セラミック入出力端子4および枠体5のそれぞれをろう材を介して接続する。具体的に、金属板3の切欠きU上にセラミック入出力端子4をろう材を
介して接続する。このとき、枠体5は、金属板3およびセラミック入出力端子4と接続される個所に個片にされたろう材を予め配置した状態で、枠体5、金属板3およびセラミック入出力端子4を加熱してろう材をそれぞれの接合面に濡れ広がらせ、冷却することによって接合される。このようにして、素子収納用パッケージ1を作製することができる。さらに、作製した素子収納用パッケージ1に半田を介して素子2を実装し、素子収納用パッケージを蓋体で覆うことで、実装構造体を作製することができる。
1 素子収納用パッケージ
2 素子
3 金属板
4 セラミック入出力端子
41 第1金属層
42 第2金属層
43 平板部
44 立壁部
5 枠体
6 端子
U 切欠き
H 貫通孔
L 軸

Claims (4)

  1. 矩形状の板部材であって、平面視したときの一辺において前記一辺に直交する軸に対して左右対称の位置であって、前記一辺の両端を除くそれぞれの位置に切欠きを有する金属板と、
    前記金属板上に前記一辺に沿って前記一対の切欠きを覆うように設けられたセラミック入出力端子と、
    前記金属板の外周に沿って前記金属板上から前記セラミック入出力端子上にかけて連続して設けられた枠体と、を備えたことを特徴とする素子収納用パッケージ。
  2. 請求項1に記載の素子収納用パッケージであって、
    前記セラミック入出力端子は、平面視して前記切欠きが設けられている前記金属板の一辺側に位置する端部が前記金属板よりも外側に位置していることを特徴とする素子収納用パッケージ。
  3. 請求項1または請求項2に記載の素子収納用パッケージであって、
    前記軸は、前記一辺の中点を通っていることを特徴とする素子収納用パッケージ。
  4. 請求項1ないし請求項3のいずれかに記載の素子収納用パッケージと、前記素子収納用パッケージに実装されて前記セラミック入出力端子に電気的に接続された素子と、を備えたことを特徴とする実装構造体。
JP2012017588A 2012-01-31 2012-01-31 素子収納用パッケージ、および実装構造体 Active JP5905728B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012017588A JP5905728B2 (ja) 2012-01-31 2012-01-31 素子収納用パッケージ、および実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012017588A JP5905728B2 (ja) 2012-01-31 2012-01-31 素子収納用パッケージ、および実装構造体

Publications (2)

Publication Number Publication Date
JP2013157492A JP2013157492A (ja) 2013-08-15
JP5905728B2 true JP5905728B2 (ja) 2016-04-20

Family

ID=49052389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012017588A Active JP5905728B2 (ja) 2012-01-31 2012-01-31 素子収納用パッケージ、および実装構造体

Country Status (1)

Country Link
JP (1) JP5905728B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6272140B2 (ja) * 2014-05-26 2018-01-31 京セラ株式会社 半導体素子収納用パッケージ、およびこれを備えた半導体装置
JP6760788B2 (ja) * 2016-07-27 2020-09-23 京セラ株式会社 半導体パッケージ、および半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3784346B2 (ja) * 2002-05-21 2006-06-07 京セラ株式会社 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2004235264A (ja) * 2003-01-28 2004-08-19 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP4480598B2 (ja) * 2004-02-26 2010-06-16 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JP2006041272A (ja) * 2004-07-28 2006-02-09 Matsushita Electric Ind Co Ltd 半導体装置用パッケージ、および半導体装置
JP5730038B2 (ja) * 2011-01-27 2015-06-03 京セラ株式会社 半導体素子収納用パッケージ、およびこれを備えた半導体装置

Also Published As

Publication number Publication date
JP2013157492A (ja) 2013-08-15

Similar Documents

Publication Publication Date Title
JP5518086B2 (ja) 素子収納用パッケージおよび実装構造体
JP6329238B2 (ja) 素子収納用パッケージおよび実装構造体
JP5905728B2 (ja) 素子収納用パッケージ、および実装構造体
JP6082114B2 (ja) 素子収納用パッケージおよび実装構造体
JP6760788B2 (ja) 半導体パッケージ、および半導体装置
JP6030371B2 (ja) 素子収納用パッケージおよび実装構造体
JP6272052B2 (ja) 電子素子搭載用基板及び電子装置
JP6075597B2 (ja) 素子収納用パッケージおよび実装構造体
US20210398866A1 (en) Package for containing electronic component, and electronic device
JP5791258B2 (ja) 電子部品収納用パッケージおよび実装構造体
US10388628B2 (en) Electronic component package
JP6162520B2 (ja) 半導体素子収納用パッケージおよびこれを備えた実装構造体
JP2014049563A (ja) 電子部品収納用パッケージおよび実装構造体
WO2015029880A1 (ja) 素子収納用パッケージおよび実装構造体
JP5969317B2 (ja) 光半導体素子収納用パッケージおよび実装構造体
JP2018107181A (ja) 電子装置および電子モジュール
JP6885706B2 (ja) 半導体素子実装用基板および半導体装置
JP6680634B2 (ja) 半導体素子実装用基板および半導体装置
JP5791263B2 (ja) 電子部品収納用パッケージおよび実装構造体
JP6219693B2 (ja) 素子収納用パッケージおよびこれを備えた実装構造体
JP6608728B2 (ja) 回路基板および電子装置
JP6154272B2 (ja) 冷却基板、素子収納用パッケージおよび電子装置
JP6282959B2 (ja) 多数個取り配線基板、配線基板および電子装置
JP6258768B2 (ja) 配線基板および電子装置
JP6001464B2 (ja) 配線基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160317

R150 Certificate of patent or registration of utility model

Ref document number: 5905728

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150