JP6219693B2 - 素子収納用パッケージおよびこれを備えた実装構造体 - Google Patents

素子収納用パッケージおよびこれを備えた実装構造体 Download PDF

Info

Publication number
JP6219693B2
JP6219693B2 JP2013243635A JP2013243635A JP6219693B2 JP 6219693 B2 JP6219693 B2 JP 6219693B2 JP 2013243635 A JP2013243635 A JP 2013243635A JP 2013243635 A JP2013243635 A JP 2013243635A JP 6219693 B2 JP6219693 B2 JP 6219693B2
Authority
JP
Japan
Prior art keywords
notch
electrode terminal
lead terminal
terminal
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013243635A
Other languages
English (en)
Other versions
JP2015103687A (ja
Inventor
作本　大輔
大輔 作本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013243635A priority Critical patent/JP6219693B2/ja
Publication of JP2015103687A publication Critical patent/JP2015103687A/ja
Application granted granted Critical
Publication of JP6219693B2 publication Critical patent/JP6219693B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、素子を収納する素子収納用パッケージおよびこれを備えた実装構造体に関する。
素子収納用パッケージおよび実装構造体としては、素子と、素子を実装する基板と、基板上に配置された、側部に貫通孔を有する枠体と、枠体の内側および外側に延在して枠体の貫通孔に挿通されたリード端子とを備え、枠体の内側に位置するリード端子の一端部には電極端子が配置されている（例えば、特許文献１参照）。
このような素子収納用パッケージおよび実装構造体では、素子および電極端子がボンディングワイヤを介して電気的に接続されている。
特開２００７−１１６０８２号公報
ここで、リード端子の一端部に位置する電極端子にボンディングワイヤを接続すると、ボンディングワイヤを電極端子に接続する際に、電極端子に対して基板側に向かう押圧力が加わる。電極端子に押圧力が加わることで、リード端子にも押圧力が加わり、リード端子および枠体の接合部分に応力が加わってしまう。
特に、複数のボンディングワイヤを１個の電極端子に接続する場合に、リード端子および枠体の接合部分に強い応力が加わってしまう。
そのため、リード端子が枠体から剥がれ、または枠体における接合部分近傍の部分が破損してしまい、素子収納用パッケージの気密性が損なわれる可能性があるという問題点がある。
本発明は、上記の問題点に鑑みてなされたものであり、リード端子が枠体から剥がれることおよび枠体が破損することを抑制し、気密性を維持できる素子収納用パッケージを提供することを目的とする。
本発明に係る素子収納用パッケージは、素子が実装される実装領域を有する基板と、前記実装領域を取り囲んで前記基板上に配置された、側部に貫通孔を有する枠体と、前記枠体の内側および外側に延在して前記枠体の前記貫通孔に挿通され、前記枠体に固定されたリード端子とを備え、前記リード端子は、前記枠体の内側に位置する一端部における上側に形成された第１切欠き部を有しており、前記リード端子の前記第１切欠き部に電極端子
が配置されており、前記リード端子は、前記一端部において、前記第１切欠き部とは反対側の下側に位置し、前記第１切欠き部と重なる第２切欠き部が形成されており、前記電極端子の側面は、前記第１切欠き部の内面に接合されており、前記リード端子の長手方向において、前記第１切欠き部の長さおよび前記第２切欠き部の長さは同じである。
本発明に係る素子収納用パッケージは、リード端子が枠体から剥がれることおよび枠体が破損することを抑制し、気密性を維持できる。
本発明の実施形態に係る素子収納用パッケージおよび実装構造体であって、蓋体を外した状態での分解斜視図である。 図１の素子収納用パッケージであって、蓋体を外した状態での斜視図である。 図１の素子収納用パッケージを示す平面図である。 図３のＩ−Ｉ線の断面図である。 リード端子の一端部および電極端子を示す拡大平面図である。 図６のII−II線の断面図である。 本発明の他の実施形態に係る素子収納用パッケージであって、蓋体を外した状態での斜視図である。 図７のリード端子の一端部および電極端子を示す拡大平面図である。
＜素子収納用パッケージおよび実装構造体＞
本発明の実施形態に係る素子収納用パッケージ３およびこれを備えた実装構造体１について、図１〜図６を参照しながら説明する。
図１に示すように、実装構造体１は、素子２と、素子収納用パッケージ３とを備えている。
素子２は、素子収納用パッケージ３に収納されている。素子２としては、例えば、半導体素子、トランジスタ、レーザーダイオード、ホトダイオードまたはサイリスタ等の能動素子、あるいは抵抗器、コンデンサ、太陽電池、圧電素子、水晶振動子またはセラミック発振子等の受動素子が挙げられる。
また、図１に示すように、素子２は、基板31の実装領域31ａに、台座２ａを介して実装されている。台座２ａは、素子２の高さ位置を調整する機能を有する。台座２ａは、絶縁材料からなり、台座２ａの上面に素子２と電気的に接続される電気配線が形成されている。
素子収納用パッケージ３は、基板31と、枠体32と、リード端子33と、電極端子34と、蓋体35とを備えている。
基板31は、上面に素子２を実装する実装領域31ａを有している。なお、実装領域31ａは、枠体32の内側であって基板31の上面における枠体32と重ならない領域である。基板31は、矩形状の金属板であって、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金からなる。なお、基板31の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）〜４５０Ｗ／（ｍ・Ｋ）の範囲に設定できる。基板31の熱膨張係数は、例えば３×１０−６／Ｋ〜２８×１０−６／Ｋの範囲に設定できる。
また、基板31の表面は、酸化腐食を防止するために、電気めっき法または無電解めっき法を用いて、ニッケルまたは金等の金属層が形成されている。なお、金属層の厚みは、例えば０．５μｍ〜９μｍの範囲に設定できる。
枠体32は、素子２を外部から保護する機能を有する。枠体32は基板31の上面に配置されている。なお、枠体32は、半田またはろう材などの接合部材を介して基板31の上面に接合されている。枠体32は、基板31の実装領域31ａ（素子２）を取り囲んでいる。
また、枠体32は、側部に複数の貫通孔Ｔを有している。各々の貫通孔Ｔには、リード端子33が挿通されている。
また、リード端子33は、枠体32の外面に半田またはろう材などの接合部材を介して接合されて固定されている。具体的には、リード端子33は枠体32の外面に沿って広がる円形状の取付部を有しており、この取付部が、枠体32の外側における貫通孔Ｔの周囲の領域に接合されている。枠体32には、取付部が接合される貫通孔Ｔの周囲の領域に金属層が設けられている。なお、取付部の形状は、円形状に限られず、例えば、楕円形状、矩形状、多角形状などでもよい。
また、枠体32は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミック材料で形成できる。本実施形態の枠体32は、セラミック材料で形成されている。
また、枠体32は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属、あるいはこれらの金属を含有する合金で形成されていてもよい。なお、枠体32を金属または合金で形成する場合に、リード端子33および枠体32を電気的に絶縁性するために、貫通孔Ｔの周囲の領域に誘電体からなる絶縁層が形成される。誘電体としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミック材料である。
また、枠体32を金属または合金で形成する場合には、基板31および枠体32を一体的に形成してもよい。
枠体32の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）〜４５０Ｗ／（ｍ・Ｋ）の範囲に設定されている。枠体32の熱膨張係数は、例えば３×１０−６／Ｋ〜２８×１０−６／Ｋの範囲に設定できる。
リード端子33は、枠体32の内側および外側を電気的に接続する機能を有している。リード端子33は枠体32の貫通孔Ｔに挿通されている。また、リード端子33は、枠体32の外面における貫通孔Ｔの周囲の領域に設けられた金属層に半田またはろう材などの接合部材を介して接合されている。具体的には、リード端子33は枠体32の外面に沿って広がる円形状の取付部を有しており、この取付部が、枠体32の外面における貫通孔Ｔの周囲の領域に設けられた金属層に接合されている。なお、取付部の形状は、円形状に限られず、例えば、楕円形状、矩形状、多角形状などでもよい。
また、リード端子は枠体32の内側および外側に位置している。すなわち、リード端子33は、枠体32の貫通孔Ｔから枠体32の内側および外側に延在している。なお、本実施形態のリード端子33は、円柱状であるが、これには限定されない。すなわち、リード端子33は、枠体32の内側および外側に延在する棒状であればよい。なお、リード端子33は、長手方向における長さは、例えば５ｍｍ〜５０ｍｍに設定できる。また、リード端子33の厚みは、例えば０．５ｍｍ〜２ｍｍに設定できる。
リード端子33は一端部331および他端部332を有している。一端部331は、枠体32の内側
に位置するリード端子33の端部である。一方、他端部332は、枠体32の外側に位置するリ
ード端子33の端部である。図１に示すように、リード端子33の一端部331は、電極端子34
およびボンディングワイヤＧを介して素子２に接続される。他端部332は、外部の回路基
板などに接続される。リード端子33は、一端部331が素子２に電気的に接続されるととも
に、他端部332が外部の回路基板などに接続されることで、素子２および外部の回路基板
を電気的に接続している。
また、リード端子33は、一端部331に、第１切欠き部331ａおよび第２切欠き部331ｂを
有している。
第１切欠き部331ａは、リード端子33の一端部331において、上側に位置している。第１切欠き部331ａには、電極端子34が配置されている。第１切欠き部331ａは平面視して矩形状であるが、これには限定されない。すなわち、第１切欠き部331ａは、電極端子34が配
置できる形状であればよい。
第２切欠き部331ｂは、リード端子33の一端部331において、下側（基板31側）に位置している。すなわち、第２切欠き部331ｂは、第１切欠き部331ａとは反対側に位置している。また、第２切欠き部331ｂは、平面視して第１切欠き部331ａと重なっている。なお、本実施形態における第２切欠き部331ｂは、その全体が第１切欠き部331ａと重なっているが、これには限定されない。すなわち、第２切欠き部331ｂの一部が第１切欠き部331ａに重なっていてもよい。第２切欠き部331ｂは、平面視して矩形状であるが、これには限定さ
れない。
リード端子33は、一端部331において、第１切欠き部331ａおよび第２切欠き部331ｂが
形成されており、第１切欠き部331ａおよび第２切欠き部331ｂの間には薄肉部331ｃが位
置している。薄肉部331ｃは、一端部331において、リード端子33の他の部分に比べて厚みが小さい部分である。なお、薄肉部331ｃの厚みは、例えば、０．３ｍｍ〜１．８ｍｍに
設定されている。
また、図６において、リード端子33の長手方向における第１切欠き部331ａの長さＬａ
および第２切欠き部331ｂの長さＬｂは、例えば１ｍｍ〜２０ｍｍに設定できる。なお、
本実施形態では、リード端子33の長手方向において、第１切欠き部331ａの長さＬａおよ
び第２切欠き部331ｂの長さＬｂは同じである。
また、図６において、第１切欠き部331ａの深さＤａおよび第２切欠き部331ｂの深さＤｂは、例えば０．１ｍｍ〜０．８ｍｍに設定できる。なお、本実施形態では、第１切欠き部331ａの深さＤａおよび第２切欠き部331ｂの深さＤｂは同じである。
リード端子33は、例えば銅、鉄、タングステン、モリブデン、ニッケルまたはコバルトなどの金属、あるいはこれらの金属を含んだ合金で形成できる。
電極端子34は、素子２およびリード端子33を電気的に接続する機能を有している。電極端子34は、リード端子33の第１切欠き部331ａに配置されている。電極端子34は、半田ま
たはろう材などの接合部材を介して第１切欠き部331ａの内面に接合されている。また、
本実施形態の電極端子34は、電極端子34の側面が第１切欠き部331ａの内面に接合されて
いる。本実施形態の電極端子34は、板状であるが、これに限定されない。
また、図１に示すように、１個の電極端子34には１個のボンディングワイヤＧが接続されているが、これには限定されない。すなわち、１個の電極端子34に対して複数のボンディングワイヤＧが接続されていてもよい。
また、本実施形態では、図５において、リード端子33の長手方向に直交する方向において、電極端子34の幅Ｗ34は、第１切欠き部331ａの幅Ｗａおよび第２切欠き部331ｂの幅Ｗｂよりも大きくなっている。加えて、電極端子34の幅Ｗ34はリード端子33の幅よりも大き
くなっている。電極端子34の幅Ｗ34を大きくすることで、複数のボンディングワイヤＧをより安定して電極端子34に接合しやすくなる。なお、図５において、電極端子34は破線で示されている。
また、図６に示すように、本実施形態の電極端子34の厚みＤ34は、第１切欠き部331ａ
の深さＤａおよび第２切欠き部331ｂの深さＤｂと同じである。
電極端子34は、例えば銅、鉄、タングステン、モリブデン、ニッケルまたはコバルトなどの金属、あるいはこれらの金属を含んだ合金で形成できる。
蓋体35は、素子２を保護する機能を有する。また、図１に示すように、蓋体35は素子収納用パッケージ３の開口を封止している。蓋体35はシールリング、半田または樹脂接合材等の接合部材などを介して枠体32に接合されている。蓋体35は、例えば鉄、銅、銀、ニッケル、クロム、コバルト、モリブデンまたはタングステンなどの金属、あるいはこれらの金属を複数組み合わせた合金などで形成できる。
素子収納用パッケージ３では、リード端子33の第１切欠き部331ａに電極端子34が配置
されており、リード端子33は、第１切欠き部331ａとは反対側に第１切欠き部331ａと重なる第２切欠き部331ｂが形成されている。リード端子33の一端部331に第１切欠き部331ａ
および第２切欠き部331ｂが形成されているので、第１切欠き部331ａおよび第２切欠き部331ｂの間に薄肉部331ｃが形成される。薄肉部331ｃは厚みが一端部331に比べて薄いので、薄肉部331ｃは基板31側に撓みやすくなり、電極端子34にボンディングワイヤＧが接続
されて電極端子34に押圧力が加わった場合でも、薄肉部331ｃによって電極端子34に押圧
力を吸収することができる。薄肉部331ｃによって電極端子34に押圧力を吸収することで
、リード端子33および枠体32の接合部分に強い応力が加わることを低減できるので、リード端子33が枠体32から剥がれることを低減しつつ、枠体32における接合部分近傍の部分が破損することを低減でき、素子収納用パッケージの気密性が損なわれることを抑制し、素子収納用パッケージの気密性を維持できる。
さらに、電極端子34は厚みの薄い薄肉部331ｃに位置しているので、例えば素子２から
発生する熱が、基板31および枠体32からリード端子33を介して電極端子34に伝達することを抑制でき、リード端子33の熱膨張係数および電極端子34の熱膨張係数、ならびにリード端子33および電極端子34を接合する接合部材の熱膨張係数の差によって生じる応力を低減できる。
また、リード端子33は、第２切欠き部331ｂを有することで、第２切欠き部331ｂの深さＤｂに応じてリード端子33を台座２ａに近接して配置できるので、枠体32および素子収納用パッケージ３の低背化を実現できる。
また、素子収納用パッケージ３では、電極端子34の側面は第１切欠き部331ａの内面に
接合されている。これによって、電極端子34および第１切欠き部331ａの接合面積が増加
するので、電極端子34および一端部331が強固に接合される。例えば素子２から発生する
熱が電極端子34および一端部331に伝達し、電極端子34およびリード端子33が熱膨張する
ことで、電極端子34およびリード端子33を接合する接合部材に応力が加わった場合であっても、電極端子34がリード端子33から剥がれにくくなるので、電極端子34およびリード端子33の接続信頼性を向上させることができる。
また、素子収納用パッケージ３では、リード端子33の長手方向において、第１切欠き部331ａの長さＬａおよび第２切欠き部331ｂの長さＬｂは同じである。これによって、薄肉部331ｃを基板31側に撓みやすくなるので、電極端子34にボンディングワイヤＧが接続さ
れて電極端子34に押圧力が加わった場合でも、薄肉部331ｃによって電極端子34に押圧力
を吸収しやすくなる。
また、素子収納用パッケージ３では、リード端子33の長手方向に直交する方向において、第１切欠き部331ａの幅Ｗａおよび第２切欠き部331ｂの幅Ｗｂは同じである。これによって薄肉部331ｃを基板31側に撓みやすくなるので、電極端子34にボンディングワイヤＧ
が接続されて、電極端子34に押圧力が加わった場合でも、薄肉部331ｃによって電極端子34に押圧力を吸収しやすくなる。
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
例えば、上記実施形態では、電極端子34の側面は第１切欠き部331ａの内面に接合され
ているが、これには限定されない。例えば、図７および図８に示すように、電極端子34の側面を第１切欠き部331ａの内面から離してもよい。これによって、リード端子33から電
極端子34に加わる応力を低減することができる。
また、図８に示すように、電極端子34は、リード端子33の長手方向における一端が、薄肉部331ｃ（リード端子33）の端に比べて枠体32のより内側に位置していてもよい。これ
によって、素子２から発生する熱が、例えば基板31および枠体32からリード端子33を介して電極端子34に伝達することを低減し、リード端子33の熱膨張係数および電極端子34の熱膨張係数、ならびにリード端子33および電極端子34を接合する接合部材の熱膨張係数の差によって生じる応力を低減できる。
＜素子収納用パッケージおよび実装構造体の製造方法＞
図１に示す素子収納用パッケージ２および実装構造体１の製造方法を説明する。
まず、基板31、電極端子34および蓋体35を作製する。基板31、電極端子34および蓋体35は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形状に作製される。これによって、板状の基板31、板状の電極端子34、蓋体35を作製できる。
次に、枠体32を作製する。まず、酸化アルミニウム、酸化珪素、酸化マグネシウムおよび酸化カルシウム等の原料粉末に、有機バインダー、可塑剤または溶剤等を添加混合した混合物を準備し、この混合物をシート状に形成して複数のグリーンシートを準備する。そして、複数のグリーンシートを積層した際に、枠状かつ側部に貫通孔Ｔが設けられるように、それぞれのグリーンシートに打ち抜き加工を施すとともに、複数のグリーンシートを積層する。次に、タングステンまたはモリブデン等の高融点金属粉末に、有機バインダー、可塑剤または溶剤等を添加混合して金属ペーストを準備する。そして、この金属ペーストを枠状かつ貫通孔Ｔが設けられた複数のグリーンシートからなる積層体の上面と下面、および貫通孔Ｔの外面の周囲に印刷塗布して約1600℃の高温で焼成することにより、上面と下面および貫通孔Ｔの外面の周囲に金属層が設けられた枠体32が作製される。
次に、リード端子33を作製できる。リード端子33は、上述した基板31、電極端子34および蓋体35の場合と同様に、溶融した金属材料を型枠に鋳込んで固化させたインゴットを準備する。そして、一端部331に対応する部分に第１切欠き部331ａおよび第２切欠き部331
ｂが形成されるように、従来周知の圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形状に作製する。これによって、一端部331に第１切欠き部331ａおよび第２切欠き部331ｂを有する棒状のリード端子33を作製できる。
次に、リード端子33の一端部331の第１切欠き部に、半田またはろう材などを介して電
極端子34を接合する。
次に、基板31の実装領域31ａを取り囲むように枠体32を載置し、準備したリード端子33を枠体32の貫通孔Ｔに挿通させて、基板31および枠体32ならびに枠体32およびリード端子33をろう材などで接合して固定する。 次に、素子２を台座２ａを介して基板31の上面の実装領域31ａに配置する。そして、ボンディングワイヤなどを介して、枠体32の内側に位置する電極端子34を素子２に接続する。
最後に、枠体32の上面に蓋体35を半田で接合することで、実装構造体１を作製することができる。
１ 実装構造体
２ 素子
２ａ 台座
３ 素子収納用パッケージ
31 基板
31ａ 実装領域
32 枠体
Ｔ 貫通孔
33 リード端子
331 一端部
331ａ 第１切欠き部
331ｂ 第２切欠き部
331ｃ 薄肉部
332 他端部
34 電極端子
35 蓋体
Ｇ ボンディングワイヤ

Claims (4)

  1. 素子が実装される実装領域を有する基板と、前記実装領域を取り囲んで前記基板上に配置された、側部に貫通孔を有する枠体と、前記枠体の内側および外側に延在して前記枠体の前記貫通孔に挿通され、前記枠体に固定されたリード端子とを備え、
    前記リード端子は、前記枠体の内側に位置する一端部における上側に形成された第１切欠き部を有しており、
    前記リード端子の前記第１切欠き部に電極端子が配置されており、
    前記リード端子は、前記一端部において、前記第１切欠き部とは反対側の下側に位置し、前記第１切欠き部と重なる第２切欠き部が形成されており、
    前記電極端子の側面は、前記第１切欠き部の内面に接合されており、
    前記リード端子の長手方向において、前記第１切欠き部の長さおよび前記第２切欠き部の長さは同じである素子収納用パッケージ。
  2. 前記電極端子は、前記リード端子の長手方向における一端が、前記第１切欠き部および前記第２切欠き部の間に位置する薄肉部の端に比べて前記枠体のより内側に位置している請求項１に記載の素子収納用パッケージ。
  3. 前記リード端子の長手方向に直交する方向において、前記第１切欠き部の幅および前記第２切欠き部の幅は同じである請求項１または請求項２に記載の素子収納用パッケージ。
  4. 請求項１〜３のいずれかに記載の素子収納用パッケージと、
    前記基板の前記実装領域に実装された素子とを備えた実装構造体。
JP2013243635A 2013-11-26 2013-11-26 素子収納用パッケージおよびこれを備えた実装構造体 Active JP6219693B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013243635A JP6219693B2 (ja) 2013-11-26 2013-11-26 素子収納用パッケージおよびこれを備えた実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013243635A JP6219693B2 (ja) 2013-11-26 2013-11-26 素子収納用パッケージおよびこれを備えた実装構造体

Publications (2)

Publication Number Publication Date
JP2015103687A JP2015103687A (ja) 2015-06-04
JP6219693B2 true JP6219693B2 (ja) 2017-10-25

Family

ID=53379162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013243635A Active JP6219693B2 (ja) 2013-11-26 2013-11-26 素子収納用パッケージおよびこれを備えた実装構造体

Country Status (1)

Country Link
JP (1) JP6219693B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6397246U (ja) * 1986-12-12 1988-06-23
JPH0478211A (ja) * 1990-07-18 1992-03-12 Seiko Epson Corp 気密端子及び圧電振動子
JPH05291476A (ja) * 1992-04-08 1993-11-05 Nec Ic Microcomput Syst Ltd 半導体装置
JP3652287B2 (ja) * 2001-09-21 2005-05-25 京セラ株式会社 半導体素子収納用パッケージおよび半導体装置
JP2012248777A (ja) * 2011-05-31 2012-12-13 Kyocera Corp 素子収納用パッケージおよびこれを備えた半導体モジュール

Also Published As

Publication number Publication date
JP2015103687A (ja) 2015-06-04

Similar Documents

Publication Publication Date Title
JP6140834B2 (ja) 配線基板および電子装置
JP2012094627A (ja) 素子収納用パッケージ、およびこれを備えた電子装置
JP5873174B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP5669494B2 (ja) 素子収納用パッケージ、およびこれを備えた電子装置
WO2012098799A1 (ja) 半導体素子収納用パッケージ、およびこれを備えた半導体装置
JP6082114B2 (ja) 素子収納用パッケージおよび実装構造体
JP4511376B2 (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
WO2015088028A1 (ja) 素子収納用パッケージおよび実装構造体
JP2012156428A (ja) 電子部品収納用パッケージ、およびそれを備えた電子装置
JP6219693B2 (ja) 素子収納用パッケージおよびこれを備えた実装構造体
JP5873167B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP6030371B2 (ja) 素子収納用パッケージおよび実装構造体
JP2014049563A (ja) 電子部品収納用パッケージおよび実装構造体
JP5905728B2 (ja) 素子収納用パッケージ、および実装構造体
JP6162520B2 (ja) 半導体素子収納用パッケージおよびこれを備えた実装構造体
JP6760788B2 (ja) 半導体パッケージ、および半導体装置
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP5969317B2 (ja) 光半導体素子収納用パッケージおよび実装構造体
JP6166101B2 (ja) 光半導体素子収納用パッケージおよびこれを備えた実装構造体
JP5791258B2 (ja) 電子部品収納用パッケージおよび実装構造体
JP6885706B2 (ja) 半導体素子実装用基板および半導体装置
JP6680634B2 (ja) 半導体素子実装用基板および半導体装置
JP5725900B2 (ja) 半導体素子収納用パッケージ、およびこれを備えた半導体装置
WO2015029880A1 (ja) 素子収納用パッケージおよび実装構造体
JP2005244146A (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170928

R150 Certificate of patent or registration of utility model

Ref document number: 6219693

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150