JP2012248777A - 素子収納用パッケージおよびこれを備えた半導体モジュール - Google Patents

素子収納用パッケージおよびこれを備えた半導体モジュール Download PDF

Info

Publication number
JP2012248777A
JP2012248777A JP2011121242A JP2011121242A JP2012248777A JP 2012248777 A JP2012248777 A JP 2012248777A JP 2011121242 A JP2011121242 A JP 2011121242A JP 2011121242 A JP2011121242 A JP 2011121242A JP 2012248777 A JP2012248777 A JP 2012248777A
Authority
JP
Japan
Prior art keywords
lead terminal
notch
package
semiconductor element
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011121242A
Other languages
English (en)
Inventor
Takeo Uchida
剛生 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011121242A priority Critical patent/JP2012248777A/ja
Publication of JP2012248777A publication Critical patent/JP2012248777A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】リード端子にワイヤを接合する際にリードと枠体との接合性が良好なパッケージを提供する。
【解決手段】素子収納用パッケージ1は、上面に半導体素子3が搭載される搭載部を有する基体5と、基体5の上面に搭載部を囲むように配置された、内側面および外側面間を貫通する貫通部7を有する枠体9と、枠体9の内周面側に先端部が突出するように貫通部7に挿入固定されたリード端子11とを備えている。そして、リード端子11が、先端部側の上部に切欠き部13を有し、貫通部7に挿入された部分に切欠き部13の一部が位置して、切欠き部13の上面が貫通部7から離隔している。
【選択図】図2

Description

本発明は、半導体素子を収納する半導体素子収納用パッケージおよびこれを備えた半導体モジュールに関する。このような半導体素子収納用パッケージは各種電子機器に用いられる。
半導体素子を収納する素子収納用パッケージとしては、例えば、特許文献1に記載されたパッケージが知られている。特許文献1に記載されたパッケージは、半導体素子が載置される部分を有する搭載部および搭載部を取り囲むとともに側部に貫通孔を有する側壁部を備えた基体と、貫通孔に挿通されるとともに貫通孔の内面全体に接合されたリード端子とを具備している。
このようなパッケージを用いた半導体装置においては、リード端子と搭載部に搭載された半導体素子とがボンディングワイヤによって電気的に接続される。これにより、リード端子およびボンディングワイヤを介して半導体素子と外部の配線回路とを電気的に接続することができる。
特開2007−116082号公報
リード端子の上面にボンディングワイヤを接合する際に、両者の接合を確実なものとするため、ボンディングワイヤからリード端子へと下向きの押圧力が加わる。この押圧力によって、リード端子からパッケージの側壁部(枠体)に力が加わる。より具体的には、貫通孔(貫通部)の内面におけるリード端子の上面側と接合される部分には引っ張り応力が加わり、貫通孔の内面におけるリード端子の下面側と接合される部分には押し圧応力が加わる。特に、貫通部の内面における枠体の内周面に近い部分(ボンディングワイヤに近い部分)に大きな応力が加わり易い。そのため、引っ張り応力が加わる貫通部の内面におけるリード端子の上面側と接合される部分においては、リード端子が枠体から剥離する可能性が生じる。
本発明は、上記の課題に鑑みてなされたものであり、リード端子と枠体との接合性が良好な素子収納用パッケージを提供することを目的とする。
本発明の一つの態様に基づく半導体素子収納用パッケージは、上面に半導体素子が搭載される搭載部を有する基体と、該基体の上面に前記搭載部を囲むように配置された、内側面および外側面間を貫通する貫通部を有する枠体と、該枠体の内周面側に先端部が突出するように前記貫通部に挿入固定されたリード端子とを備えている。そして、前記リード端子が、前記先端部側の上部に切欠き部を有し、前記貫通部に挿入された部分に前記切欠き部の一部が位置して、前記切欠き部の上面が前記貫通部から離隔していることを特徴とする。
上記の態様に基づく半導体素子収納用パッケージにおいては、リード端子が、先端部の
上方に切欠き部を有し、貫通部に挿入された部分に切欠き部の一部が位置して、切欠き部の表面の一部が貫通部から離隔していることから、リード端子と枠体との接合性を良好なものとすることができる。
これは、リード端子から枠体に応力が加わりやすい、リード端子の貫通部に挿入された部分であって枠体の内周面側に位置する部分において、切欠き部の表面が貫通部から離隔しているからである。具体的には、貫通部が、その表面の下方においてはリード端子の下面側と接合してリード端子を保持しつつも、引っ張り応力が加わりやすいその表面の上方においては、予め切欠き部から離隔させていることから、リード端子から貫通部に引っ張り応力が加わることを抑制できる。そのため、リード端子が枠体から剥離する可能性を抑制できる。
一実施形態にかかる素子収納用パッケージおよび半導体装置を示す分解斜視図である。 (a)は、図1に示す素子収納用パッケージおよび半導体装置の断面図であり、(b)は、図2(a)に示す素子収納用パッケージにおけるリード端子の斜視図である。 (a)は、図2に示す素子収納用パッケージおよび半導体装置の第1の変形例を示す断面図であり、(b)は、図3(a)に示す素子収納用パッケージにおけるリード端子の斜視図である。 (a)は、図2に示す素子収納用パッケージおよび半導体装置の第2の変形例を示す断面図であり、(b)は、図4(a)に示す素子収納用パッケージにおけるリード端子の斜視図である。
以下、本発明の一実施形態にかかる素子収納用パッケージ(以下、単にパッケージともいう)について、図面を用いて詳細に説明する。但し、以下で参照する各図は、説明の便宜上、実施形態の構成部材のうち、本発明を説明するために必要な主要部材を簡略化して示したものである。したがって、本発明に係るパッケージは、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。
図1,2に示すように、本実施形態の素子収納用パッケージ1は、上面に半導体素子3が搭載される搭載部を有する基体5と、基体5の上面に搭載部を囲むように配置された、内側面および外側面間を貫通する貫通部7を有する枠体9と、枠体9の内周面側に先端部が突出するように貫通部7に挿入固定されたリード端子9とを備えている。そして、リード端子9が、先端部側の上部に切欠き部13を有し、貫通部7に挿入された部分に切欠き部13の一部が位置して、切欠き部13の上面が貫通部7から離隔していることを特徴としている。
リード端子9の貫通部7に挿入された部分であって枠体9の内周面側に位置する部分には、リード端子9の上面にボンディングワイヤ15を接合する際に、リード端子9から枠体9に応力が加わりやすい。しかしながら、本実施形態のパッケージ1においては、切欠き部13の表面が貫通部7から離隔していることから、リード端子9と枠体9との接合性を良好なものとすることができる。これは、貫通部7が、その表面の下方においてはリード端子9の下面側と接合してリード端子9を保持しつつも、引っ張り応力が加わりやすいその表面の上方においては、予め切欠き部13から離隔させているからである。リード端子9から貫通部7への引っ張り応力を抑制できることから、リード端子9が枠体9から剥離する可能性を抑制できる。
本実施形態のパッケージ1は、平面視した場合の形状が四角である平板形状の基体5を備えている。基体5は、その主面(図1においては上面)上に半導体素子3が搭載される搭載部を有している。なお、本実施形態において搭載部とは、基体5を平面視した場合に半導体素子3と重なり合う領域を意味している。
本実施形態においては搭載部が主面の中央部に形成されているが、半導体素子3が搭載される領域を搭載部としていることから、例えば、基体5の主面の端部に搭載部が形成されていても何ら問題ない。また、本実施形態の基体5は一つの搭載部を有しているが、基体5が複数の搭載部を有し、それぞれの搭載部に半導体素子3が搭載されていてもよい。
本実施形態にかかる基体5は、複数の絶縁性部材を積層することにより作製される。そして、この基体5の搭載部に半導体素子3が搭載される。絶縁性部材としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。
これらのガラス粉末およびセラミック粉末を含有する原料粉末、有機溶剤並びにバインダを混ぜることにより混合部材を作製する。この混合部材をシート状に成形することにより複数のセラミックグリーンシートを作製する。作製された複数のセラミックグリーンシートを積層することにより複数の積層体を作製する。複数の積層体をそれぞれ約1600度の温度で一体焼成することにより基体5が作製される。
なお、基体5としては、複数の絶縁性部材が積層された構成に限られるものではない。一つの絶縁性部材により基体5が構成されていてもよい。また、基体5として、少なくとも半導体素子3が配設される部分に高い絶縁性を有していることが求められることから、例えば、金属基板上に絶縁性部材を積層した構成としてもよい。特に、基体5に対して高い放熱性が求められる場合、基体5が上記の構成であることが好ましい。金属基板は高い放熱性を有しているからである。金属基板上に絶縁性部材を積層した構成とすることで、基体5の放熱性を高めることができる。
金属基板としては、具体的には、鉄、銅、ニッケル、クロム、コバルト及びタングステンのような部材、或いはこれらの金属からなる合金を用いることができる。このような部材のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって基体5を構成する金属基板を作製することができる。
また、半導体素子3を基体5の主面に直接搭載してもよいが、上述のように基体5としては、少なくとも半導体素子3が配設される部分には高い絶縁性を有していることが求められることから、本実施形態のパッケージ1のように、基体5の搭載部上に配設された、半導体素子3を載置するための搭載基板17をさらに備え、この搭載基板17の上に搭載されてもよい。半導体素子3の上面とリード端子9の上面との高さ位置のずれを小さくすることができるので、これらの部材の電気的な接続を容易に行うことができるからである。また、半導体素子3とリード端子9との電気的な接続を容易に行うため、半導体素子3の上面とリード端子9の上面との高さが一致するように搭載基板17の厚みを調整することが好ましい。
搭載基板17としては、絶縁性部材と同様に絶縁性の良好な部材を用いることが好ましく、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。
半導体素子3を安定して基体5上に搭載するためには、基体5の熱膨張率および半導体素子3の熱膨張率の小さい方よりも搭載基板17の熱膨張率が大きく、かつ、基体5の熱膨張率および半導体素子3の熱膨張率の大きい方よりも搭載基板17の熱膨張率が小さいことが好ましい。
本実施形態のパッケージ1は、基体5の上面に搭載部を囲むように配置された枠体9を備えている。枠体9は、内側面および外側面間を貫通する貫通部7を有している。本実施形態における貫通部7はリード端子9を挿入するために枠体9に形成されたものである。貫通部7は、例えばドリル孔あけ加工によって枠体9に形成することができる。
枠体9としては、例えば、鉄、銅、ニッケル、クロム、コバルト及びタングステンのような部材、或いはこれらの金属からなる合金を用いることができる。このような部材のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって枠体9を作製することができる。また、枠体9としてセラミック部材を用いてもよい。また、枠体9は、一つの部材からなっていてもよいが、複数の部材の積層構造であってもよい。
なお、枠体9として金属材料を用いている場合、枠体9とリード端子9との間での電気的な短絡を防止するため、貫通部7の表面に絶縁部材(不図示)を配設する必要がある。例えば、セラミックス材料からなる筒状の絶縁部材を作製して、この絶縁部材を金属材料からなる貫通部7に挿入固定すればよい。この筒状の絶縁部材にリード端子9を挿入固定することによって枠体9とリード端子9との間での電気的な短絡を防止できる。
本実施形態のパッケージ1は、基体5および枠体9の間に位置して、基体5および枠体9を接合する接合部材(不図示)を備えている。接合部材としては、例えばロウ材を用いることができる。例示的なロウ材としては、銀ロウが挙げられる。なお、本実施形態のパッケージ1においては、基体5および枠体9を別体形成した後に、接合部材によって基体5および枠体9を接合しているが、特にこれに限られるものではない。例えば、基体5および枠体9を一体形成したものとしてもよい。
本実施形態のパッケージ1は、貫通部7に挿入固定されたリード端子9を備えている。リード端子9は、半導体素子3と外部配線(不図示)とを電気的に接続するための部材である。リード端子9は、ロウ材などを用いて貫通部7に接合固定されている。リード端子9の先端部は枠体9の内周面側に貫通部7から突出している。貫通部7から突出しているリード端子9の先端部には、ボンディングワイヤ15が接合される。このボンディングワイヤ15を介して半導体素子3とリード端子9とが電気的に接続される。
また、リード端子9は、その先端部側の上部に切欠き部13を有している。本実施形態のパッケージ1において、リード端子9の上部とは、リード端子9自体を平面視した場合に視認される、上半面側の部分を意味している。そして、貫通部7に挿入された部分に切欠き部13の一部が位置して、切欠き部13の上面が貫通部7から離隔している。すなわち、切欠き部13の一部が貫通部7内に位置しており、この貫通部7内に位置する部分において切欠き部13の上面が貫通部7の表面から離れている。
このように、切欠き部13の一部が貫通部7内に位置して、切欠き部13の上面が貫通部7の表面から離れていることから、引っ張り応力が加わりやすい貫通部7の枠体9の内周面側において、リード端子9の上面から貫通部7の表面へ大きな応力が加わる可能性を低減できる。
リード端子9は貫通部7に挿入された部分であって切欠き部13を除く部分の表面にお
いて、貫通部7に接合固定されている。とくに、貫通部7に挿入された部分におけるリード端子9の下部の全体が、貫通部7の表面に接合されている。具体的には、リード端子9の貫通部7に挿入された部分であって切欠き部13が形成された部分の反対側に位置する、リード端子9の下部が貫通部7の表面に接合されていることから、貫通部7においてリード端子9を安定して保持することができる。
図2に示すように、貫通部7における切欠き部13が位置する部分の長さLの枠体9の厚みDに対する比率が0.2〜0.5であることが好ましい。この比率が0.2以上である場合には、リード端子9から貫通部7の表面へと加わる引っ張り応力をより小さくできる。また、上記の比率が0.5以下である場合には、リード端子9から貫通部7の表面へ引っ張り応力が加わることを抑制しつつもリード端子9と貫通部7の接合面積を十分に確保できる。そのため、リード端子9の上面にボンディングワイヤ15を接合する場合以外の、外部からリード端子9に応力が加わった場合であっても、リード端子9が枠体9から剥離する可能性を抑制できる。
リード端子9としては、導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、鉄、銅、銀および金のような金属材料を用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。
本実施形態のパッケージ1におけるリード端子9は、図2(b)に示すように、円柱形状の部材であって、この部材の先端部分の上部を切り欠いた形状となっている。そして、この切り欠いた部分である切欠き部13の上面が平坦面となっている。このように切欠き部13の上面が平坦面である場合、リード端子9にボンディングワイヤ15を接合することが容易となる。そのため、本実施形態のパッケージ1を用いたモジュールおよび半導体装置21の信頼性を高めることができる。
また、本実施形態のパッケージ1において、長手方向に垂直な切欠き部13を含む断面におけるリード端子9の断面は、下面側の外周が曲線形状である。既に示したようにリード端子9の下面側は、貫通部7の表面の下方と接合されており、貫通部7によって保持されている。リード端子9の断面形状が上記のような曲線形状である場合、貫通部7によって保持される部分の特定の箇所に過度の押圧力が加わることを抑制できる。そのため、リード端子9が変形する可能性を小さくできる。
なお、本実施形態のパッケージ11におけるリード端子9は上述の通り、円柱形状の部材であって、この部材の先端部分の上部を切り欠いた形状となっているが、これに限られるものではない。例えば、図3に示すように、角板形状であってもよい。また、リード端子9が、先端部側の上部に切欠き部13を有していればよいことから、切欠き部13がリード端子9の先端部まで形成されている必要はない。例えば、図4に示すように、リード端子9が、その上部に溝状の切欠き部13を有する構成であっても良い。図4(b)に示すリード端子9を用いた場合においては、図4(a)に示すように切欠き部13の一部が貫通部7に挿入された部分に位置して、切欠き部13の残りの部分が枠体9の内周面より内側に位置するようにすれば良い。
リード端子9とボンディングワイヤ15とは直接接合しても良いが、本実施形態のパッケージ1のように、切欠き部13の上面に配設された板形状の金属部材19を更に備え、この金属部材19にボンディングワイヤ15を接合しても良い。特に、リード端子9の長手方向に垂直な方向における、金属部材19の幅がリード端子9の幅よりも大きいことが好ましい。幅の大きな金属部材19を用いることによって、ボンディングワイヤ15をより安定して金属部材19に接合できるからである。
リード端子9自体の幅を大きくすることによっても、ボンディングワイヤ15を接合する事が容易となる。しかしながら、例えば、幅を大きくするためにリード端子9を扁平な形状とした場合、リード端子9の上面にボンディングワイヤ15を接合する際に、リード端子9が変形し易くなる可能性がある。また、リード端子9を太くした場合、リード端子9として必要以上に多くの金属材料を用いることとなる。さらに、本実施形態のパッケージ1のように、リード端子9を複数並設する場合、隣り合うリード端子9の間隔が狭くなるため、この部分に位置する枠体9の耐久性が低下する可能性がある。
一方、上記のようにリード端子9の幅よりも大きな幅である金属部材19を用いることによって、枠体9の耐久性を低下させることなく、ボンディングワイヤ15を容易に接合できるパッケージ1を安価に提供することが可能となる。
金属部材19としては、リード端子9と同様に、導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、鉄、銅、銀および金のような金属材料を用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。金属部材19はロウ材または半田のような接合部材を用いてリード端子9に接合される。
また、このとき、切欠き部13の貫通部7に位置している部分の上面と貫通部7との間に空隙が形成されていることが好ましい。この部分に、例えばシリコーン樹脂、アクリル樹脂またはエポキシ樹脂のような樹脂部材を充填しても良いが、上記の通り空隙が形成されている場合、金属部材19による接合の信頼性を良好なものにできる。金属部材19は上述の通り、接合部材を用いてリード端子9に接合されるが、切欠き部13の貫通部7に位置している部分の上面と貫通部7との間をロウ材溜まりとすることができるからである。そのため、ロウ材が枠体9の内周面などの想定外の箇所に流れて、金属部材19とリード端子9の接合性が低下する、あるいは、リード端子9間で電気的な短絡が生じることを抑制できる。
次に、本発明の一実施形態にかかる半導体装置21について、図面を用いて詳細に説明する。
本実施形態の半導体装置21は、上記の実施形態に代表される素子収納用パッケージ1と、素子収納用パッケージ1の搭載部に実装された半導体素子3と、一方の端部が半導体素子3と電気的に接続されるとともに、他方の端部がリード端子9の前記先端部に電気的に接続されたボンディングワイヤ15と、枠体9と接合された、半導体素子3を封止する蓋体23とを備えている。
本実施形態の半導体装置21は、上記の実施形態に代表される素子収納用パッケージ1を備えていることから、リード端子9にボンディングワイヤ15を接合する際に、リード端子9と枠体9との間に加わる引っ張り応力を小さくできる。そのため、リード端子9が枠体9に安定して固定されるので、パッケージ1と蓋体23とによって形成される内部空間の気密性を良好に保つことができる。
本実施形態の半導体装置21においては、基体5の搭載部に半導体素子3が載置されている。また、半導体素子3とリード端子9は、ボンディングワイヤ15により電気的に接続されている。この半導体素子3にリード端子9などを介して外部信号を入力することにより、半導体素子3から所望の出力を得ることができる。半導体素子3としては、例えば、LD素子に代表される、光ファイバに対して光を出射する発光素子、PD素子に代表される、光ファイバに対して光を受光する受光素子が挙げられる。
蓋体23は、枠体9と接合され、半導体素子3を封止するように設けられている。蓋体23は、枠体9の上面に接合されている。そして、基体5、枠体9および蓋体23で囲まれた空間において半導体素子3を封止している。このように半導体素子3を封止することによって、長期間のパッケージ1の使用による半導体素子3の劣化を抑制することができる。蓋体23としては、例えば、鉄、銅、ニッケル、クロム、コバルト及びタングステンのような金属部材19、或いはこれらの金属からなる合金を用いることができる。また、枠体9と蓋体23は、例えばシーム溶接法によって接合することができる。また、枠体9と蓋体23は、例えば、金−錫ロウを用いて接合してもよい。
以上、本発明の一実施形態にかかる素子収納用パッケージ1およびこれを備えた光半導体装置21について説明してきたが、本発明は上述の実施形態に限定されるものではない。すなわち、本発明の要旨を逸脱しない範囲内であれば種々の変更や実施の形態の組み合わせを施すことは何等差し支えない。
1・・・素子収納用パッケージ(パッケージ)
3・・・半導体素子
5・・・基体
7・・・貫通部
9・・・枠体
11・・・リード端子
13・・・切欠き部
15・・・ボンディングワイヤ
17・・・搭載基板
19・・・金属部材
21・・・半導体装置
23・・・蓋体

Claims (6)

  1. 上面に半導体素子が搭載される搭載部を有する基体と、
    該基体の上面に前記搭載部を囲むように配置された、内側面および外側面間を貫通する貫通部を有する枠体と、
    該枠体の内周面側に先端部が突出するように前記貫通部に挿入固定されたリード端子とを備えた素子収納用パッケージであって、
    前記リード端子は、前記先端部側の上部に切欠き部を有し、
    前記貫通部に挿入された部分に前記切欠き部の一部が位置して、前記切欠き部の上面が前記貫通部から離隔していることを特徴とする素子収納用パッケージ。
  2. 前記切欠き部の上面が平坦面であることを特徴とする請求項1に記載の素子収納用パッケージ。
  3. 前記リード端子の長手方向に垂直な前記切欠き部を含む断面において、前記リード端子の下面側の外周が曲線形状であることを特徴とする請求項2に記載の素子収納用パッケージ。
  4. 前記切欠き部の上面に配設された、前記リード端子の長手方向に垂直な方向における幅が前記リード端子の幅よりも大きい、板形状の金属部材をさらに備えたことを特徴とする請求項2に記載の素子収納用パッケージ。
  5. 前記切欠き部の前記貫通部に位置している部分の上面と前記貫通部との間に空隙が形成されていることを特徴とする請求項4に記載の素子収納用パッケージ。
  6. 請求項1〜5のいずれか一つに記載の素子収納用パッケージと、
    前記搭載部に実装された前記半導体素子と、
    一方の端部が前記半導体素子と電気的に接続されるとともに、他方の端部が前記リード端子の前記先端部に電気的に接続されたボンディングワイヤと、
    前記枠体に接合された蓋体とを備えた半導体モジュール。
JP2011121242A 2011-05-31 2011-05-31 素子収納用パッケージおよびこれを備えた半導体モジュール Pending JP2012248777A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011121242A JP2012248777A (ja) 2011-05-31 2011-05-31 素子収納用パッケージおよびこれを備えた半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011121242A JP2012248777A (ja) 2011-05-31 2011-05-31 素子収納用パッケージおよびこれを備えた半導体モジュール

Publications (1)

Publication Number Publication Date
JP2012248777A true JP2012248777A (ja) 2012-12-13

Family

ID=47468937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011121242A Pending JP2012248777A (ja) 2011-05-31 2011-05-31 素子収納用パッケージおよびこれを備えた半導体モジュール

Country Status (1)

Country Link
JP (1) JP2012248777A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014083992A1 (ja) * 2012-11-29 2014-06-05 京セラ株式会社 電子部品収納用容器および電子装置
JP2015103687A (ja) * 2013-11-26 2015-06-04 京セラ株式会社 素子収納用パッケージおよびこれを備えた実装構造体
JP2016149539A (ja) * 2015-02-11 2016-08-18 アナログ・デバイシズ・インコーポレーテッド パターン化されたインターポーザを備えるパッケージ化マイクロチップ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4972043A (en) * 1989-01-30 1990-11-20 Ixys Corporation Multi-lead hermetic power package with high packing density
JPH0379065A (ja) * 1989-08-22 1991-04-04 Nec Corp 半導体装置用リードフレーム
JP2008135531A (ja) * 2006-11-28 2008-06-12 Kyocera Corp 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
WO2008146531A1 (ja) * 2007-05-29 2008-12-04 Kyocera Corporation 電子部品収納用パッケージ、及び電子装置
JP2009044038A (ja) * 2007-08-10 2009-02-26 Seiko Instruments Inc 気密端子の製造方法及び気密端子、圧電振動子の製造方法及び圧電振動子、発振器、電子機器、電波時計
JP2009076499A (ja) * 2007-09-18 2009-04-09 Toshiba Corp リード付基板、半導体パッケージ、及びリード付基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4972043A (en) * 1989-01-30 1990-11-20 Ixys Corporation Multi-lead hermetic power package with high packing density
JPH0379065A (ja) * 1989-08-22 1991-04-04 Nec Corp 半導体装置用リードフレーム
JP2008135531A (ja) * 2006-11-28 2008-06-12 Kyocera Corp 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
WO2008146531A1 (ja) * 2007-05-29 2008-12-04 Kyocera Corporation 電子部品収納用パッケージ、及び電子装置
JP2009044038A (ja) * 2007-08-10 2009-02-26 Seiko Instruments Inc 気密端子の製造方法及び気密端子、圧電振動子の製造方法及び圧電振動子、発振器、電子機器、電波時計
JP2009076499A (ja) * 2007-09-18 2009-04-09 Toshiba Corp リード付基板、半導体パッケージ、及びリード付基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014083992A1 (ja) * 2012-11-29 2014-06-05 京セラ株式会社 電子部品収納用容器および電子装置
JP5952425B2 (ja) * 2012-11-29 2016-07-13 京セラ株式会社 電子部品収納用容器および電子装置
US9516770B2 (en) 2012-11-29 2016-12-06 Kyocera Corporation Electronic component housing container and electronic device
JP2015103687A (ja) * 2013-11-26 2015-06-04 京セラ株式会社 素子収納用パッケージおよびこれを備えた実装構造体
JP2016149539A (ja) * 2015-02-11 2016-08-18 アナログ・デバイシズ・インコーポレーテッド パターン化されたインターポーザを備えるパッケージ化マイクロチップ

Similar Documents

Publication Publication Date Title
JP5952425B2 (ja) 電子部品収納用容器および電子装置
JP5981660B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6788044B2 (ja) 熱電素子内蔵パッケージ
JP5902813B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP5518260B2 (ja) 素子収納用パッケージ、半導体装置用部品および半導体装置
JP2013074048A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2012248777A (ja) 素子収納用パッケージおよびこれを備えた半導体モジュール
JP2019016784A (ja) 発光素子搭載用パッケージ
JP2012094701A (ja) 半導体素子収納用パッケージおよびこれを備えたモジュール
JP6935251B2 (ja) 発光素子搭載用パッケージ
JP6935362B2 (ja) 発光素子搭載用パッケージ
JP5773835B2 (ja) 電子部品収納用パッケージおよび電子装置
JP5812671B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP2007012718A (ja) 電子部品収納用パッケージおよび電子装置
JP4920214B2 (ja) 電子部品用パッケージとその製造方法
WO2012026516A1 (ja) 素子収納用パッケージおよびこれを備えたモジュール
JP2019009376A (ja) 光半導体素子収納用パッケージおよび光半導体装置
WO2013042627A1 (ja) 電子部品載置用基板、電子部品収納用パッケージおよび電子装置
JP2013012592A (ja) 素子収納用パッケージおよびこれを備えたモジュール
JP5755114B2 (ja) 素子収納用パッケージおよび光半導体装置
JPWO2014119550A1 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2012008265A (ja) 素子収納用パッケージ並びにこれを備えた光モジュール及び光半導体装置
JP2014049563A (ja) 電子部品収納用パッケージおよび実装構造体
JP5773851B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2008135684A (ja) 電子部品収納用パッケージおよび電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150407

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150806