JP2008135531A - 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 - Google Patents

接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 Download PDF

Info

Publication number
JP2008135531A
JP2008135531A JP2006320025A JP2006320025A JP2008135531A JP 2008135531 A JP2008135531 A JP 2008135531A JP 2006320025 A JP2006320025 A JP 2006320025A JP 2006320025 A JP2006320025 A JP 2006320025A JP 2008135531 A JP2008135531 A JP 2008135531A
Authority
JP
Japan
Prior art keywords
lead wire
connection terminal
outer peripheral
peripheral surface
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006320025A
Other languages
English (en)
Other versions
JP4836760B2 (ja
Inventor
Takeo Uchida
剛生 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006320025A priority Critical patent/JP4836760B2/ja
Publication of JP2008135531A publication Critical patent/JP2008135531A/ja
Application granted granted Critical
Publication of JP4836760B2 publication Critical patent/JP4836760B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Connections Arranged To Contact A Plurality Of Conductors (AREA)

Abstract

【課題】クラック等の破損が生じ難く、大電流の電気信号を導通可能な接続端子、ならびにこの接続端子を用いた電子部品収納用パッケージおよび電子装置を提供すること。
【解決手段】接続端子10は、絶縁体1に設けられた挿通孔1aにリード線7が挿通されて成り、リード線7は、線路方向に沿った外周面の一部に突出され、線路方向の長さL1が挿通孔の長さL2より短い凸部7aが形成されており、凸部7aを含むリード線7の外周方向全周面で挿通孔1aの内面に接合されている。凸部7の先端面7bと挿通孔1aの内面とが接合されることにより、接合面積を小さなものとでき、リード線7との熱膨張差によって絶縁体1に生じる応力を小さなものとできるので、絶縁体1にクラックが生じ難い。
【選択図】 図1

Description

本発明は、電子部品に大電流を導通させるための接続端子、ならびにこの接続端子を用いた電子部品収納用パッケージおよび電子装置に関する。
従来の大きな電流を導通させるための接続端子の断面図を図7に示す。この図において、101はセラミックスから成る平板状の端子台部、102はセラミックスから成る仕切壁部、103は線路導体を形成するメタライズ層、104はリード線である。
この従来の接続端子110は、図7に示すように、端子台部101および仕切壁部102が一体化されて成るセラミック絶縁体に大電流を導通可能な太さのリード線104が挿通されて成る。仕切壁部102はその壁厚みが端子台部101の長さより短く形成されているので、リード線104は、仕切壁部102の両側でその両端が露出されている。また、リード線104は、メタライズ層103にロウ付けされて固定されている(下記の特許文献1参照)。
特開2003−115554号公報
しかしながら、近時においては接続端子が小型化し、端子台部101および仕切壁部102が薄くなる傾向にある。このため、仕切壁部102のリード線104が挿通される部分にリード線104との熱膨張差による応力が生じると、仕切壁部102がクラック等によって破損し易くなっている。このクラックが接続端子の内外を貫通するまで広がってしまうと、この接続端子を用いた電子部品収納用パッケージを気密に保持できなくなり、内部に収容された電子部品を正常かつ安定に作動させることができなくなるという問題点があった。
したがって、本発明は上記従来の問題点に鑑みて完成されたものであり、その目的は、クラック等の破損が生じ難く、大電流の電気信号を導通可能な接続端子、ならびにこの接続端子を用いた電子部品収納用パッケージおよび電子装置を提供することにある。
本発明の接続端子部は、絶縁体に設けられた挿通孔にリード線が挿通されて成る接続端子において、前記リード線は、線路方向に沿った外周面の一部に前記線路方向の長さが前記挿通孔の長さより短い凸部が形成されており、該凸部を含む前記リード線の外周方向全周面で前記挿通孔の内面に接合されていることを特徴とする。
本発明の接続端子において、好ましくは、前記リード線は四角柱状であり、前記絶縁体に一外周面が接合されているとともに、該一外周面に隣接する両側外周面に前記凸部が形成されていることを特徴とする。
本発明の接続端子において、好ましくは、前記リード線は四角柱状であり、前記絶縁体に一外周面が接合されているとともに、該一外周面と反対側の外周面に前記凸部が形成されていることを特徴とする。
本発明の接続端子において、好ましくは、前記リード線は線路方向に沿った2箇所にくびれが形成され、該くびれの間が前記凸部とされていることを特徴とする。
本発明の接続端子において、好ましくは、前記リード線が四角柱状であり、前記絶縁体に一外周面が接合されているとともに、該一外周面に隣接する両側外周面に前記凸部が形成されている接続端子において、前記一外周面と反対側の外周面には線路方向に沿った2箇所のくびれによって前記凸部が形成されていることを特徴とする。
本発明の接続端子において、好ましくは、前記絶縁体はセラミックスから成ることを特徴とする。
本発明の接続端子において、好ましくは、前記リード線は銅または銀から成ることを特徴とする。
本発明の電子部品収納用パッケージは、一方主面に凹部が形成された基体と、前記凹部の内外方向に前記リード線が挿通するように設けられている上記本発明の接続端子とを備えることを特徴とする。
本発明の電子装置は、上記本発明の電子部品収納用パッケージと、前記凹部の内側に載置されるとともに前記接続端子の前記リード線に電気的に接続された電子部品とを具備していることを特徴とする。
本発明の接続端子は、絶縁体に設けられた挿通孔にリード線が挿通されて成り、リード線は、線路方向に沿った外周面の一部に線路方向の長さが挿通孔の長さより短い凸部が形成されており、この凸部を含むリード線の外周方向全周面で挿通孔の内面に接合されていることから、リード線が挿通孔の内面に接合される面積が小さくなり、絶縁体に作用するリード線との熱膨張差による応力が小さくなる。その結果、絶縁体がクラック等によって破損し難くなる。
本発明の接続端子において、好ましくは、リード線は四角柱状であり、絶縁体に一外周面が接合されているとともに、この一外周面に隣接する両側外周面に凸部が形成されていることから、両側外周面におけるリード線と絶縁体の挿通孔内面との接合面積が小さくなって、絶縁体に作用するリード線と絶縁体との熱膨張差による応力が小さくなり、絶縁体がクラック等によって破損し難くなる。
本発明の接続端子において、好ましくは、リード線は四角柱状であり、絶縁体に一外周面が接合されているとともに、この一外周面と反対側の外周面に凸部が形成されていることから、一外周面と反対側の外周面におけるリード線と絶縁体の挿通孔内面との接合面積が小さくなって、絶縁体に作用するリード線と絶縁体との熱膨張差による応力が小さくなり、絶縁体がクラック等によって破損し難くなる。
本発明の接続端子において、好ましくは、リード線は線路方向に沿った2箇所にくびれが形成され、該くびれの間が前記凸部とされていることにより、リード線と絶縁体との接合面積が小さくなり、絶縁体に作用するリード線との熱膨張差による応力を小さくすることができる。その結果、絶縁体がクラック等によって破損し難くなる。
本発明の接続端子において、好ましくは、前記リード線が四角柱状であり、前記絶縁体に一外周面が接合されているとともに、該一外周面に隣接する両側外周面に前記凸部が形成されている接続端子において、前記一外周面と反対側の外周面には線路方向に沿った2箇所のくびれによって前記凸部が形成されていることにより、一外周面に隣接する両側外周面および一外周面と反対側の外周面におけるリード線と絶縁体の挿通孔内面との接合面積が小さくなり、絶縁体に作用するリード線との熱膨張差による応力を小さくすることができる。また、リード線を打ち抜き形で打ち抜く際に、打ち抜き型で反対側外周面のくびれを同時に形成することができ、製造工程の工数を少なくすることができる。
本発明の接続端子において、好ましくは、絶縁体はセラミックスから成ることから、気密性のよい接続端子とすることができる。
本発明の接続端子において、好ましくは、リード線は銅または銀から成ることから、リード線の電気抵抗が小さく、小型な接続端子とすることができる。
本発明の電子部品収納用パッケージは、一方主面に凹部が形成された基体と、凹部の内外方向にリード線が挿通するように設けられている本発明の接続端子とを備えることから、接続端子の絶縁体がクラック等によって破損し難いものとなり、電子部品収納用パッケージの気密性が向上する。
本発明の電子装置は、上記本発明の電子部品収納用パッケージと、凹部の内側に載置されるとともに接続端子のリード線に電気的に接続された電子部品とを具備していることから、上記本発明の電子部品収納用パッケージによって、電子部品の作動信頼性に優れるものとなる。
本発明の接続端子、電子部品収納用パッケージおよび電子装置を以下に詳細に説明する。図1(a),図1(b)は本発明の接続端子の実施の形態の一例を示す斜視図、図2(a)は図1(a),図1(b)に示すリード線の上側斜視図、図2(b)は図2(a)のリード線の下側斜視図である。図3(a)は本発明の接続端子に用いられるリード線の実施の形態の他の例を示すリード線の上側斜視図であり、図3(b)は図3(a)のリード線の斜視図である。また、図4(a)は本発明の接続端子の実施の形態の他の例を示す斜視図、図4(b),図4(c),図4(d)は図4(a)の接続端子に用いられているリード線の例を示すリード線の上側斜視図である。また、図5(a),図5(b),図5(c)はリード線の実施の形態の他の例を示すリード線の上側斜視図である。図6(a)は本発明の電子部品収納用パッケージおよび電子装置の一例を示す断面図、図6(b)は本発明の電子部品収納用パッケージおよび電子装置の他の例を示す断面図である。
これらの図において、1は絶縁体、7はリード線、8は基体、10は接続端子、12は電子部品であり、主として絶縁体1,リード線7で接続端子10が形成される。また、主として基体8と接続端子10とで電子部品収納用パッケージが形成される。電子部品収納用パッケージに電子部品12が収容されることによって、電子装置が形成される。
なお、図2(a),図2(b),図3(a),図3(b),図4(b),図4(c),図4(d),図5(a),図5(b),図5(c)において、リード線7の表面にハッチングを施している部分は、リード線7が絶縁体1にロウ付けされる際のロウ付け面を示すものである。
以下、絶縁体1はセラミックスから成る場合を例にして説明するが、本発明の接続端子10の絶縁体1には樹脂やガラスを用いて構成することもできる。
本発明の接続端子10は、絶縁体1に設けられた挿通孔1aにリード線7が挿通されて成り、リード線7は、線路方向に沿った外周面の一部に突出させ、線路方向の長さL1が挿通孔の長さL2より短い凸部7aが形成されており、凸部7aを含むリード線の外周方向全周面で挿通孔1aの内面に接合されている。
絶縁体1は、セラミックスから成る円筒状、四角筒状等の筒の両端をリード線7の表面が露出されるように切り欠いた形状を有している。例えば、図1の形状の接続端子10は、上面に一辺から反対側の他辺に向けてリード線7が設置される四角平板状の端子台2と、端子台2の上面にリード線7を跨ぐようにリード線7を横切る方向に設けられ、端子台2より短い長さL2の仕切壁3とを一体化することにより形成する。リード線7の両端は、仕切壁3に覆われずに表面が露出される。
接続端子10を構成する絶縁体1は、アルミナ(Al)質セラミックス,窒化アルミニウム(AlN)質セラミックス,ムライト(3Al・2SiO)質セラミックス,ジルコニア(ZrO)質セラミックス,窒化珪素(Si)質セラミックス,炭化珪素(SiC)質セラミックス等のセラミックス、樹脂またはガラス等から成る。
例えばAl質セラミックスから成る場合、以下のようにして作製される。Al,酸化珪素(SiO),酸化マグネシウム(MgO),酸化カルシウム(CaO)等の原料粉末に適当な有機バインダ,有機溶剤,可塑剤,分散剤等を添加混合してスラリー状となし、これを従来周知のドクターブレード法によってシート状となすことによって、複数枚のセラミックグリーンシートを得る。
次に、このセラミックグリーンシートに絶縁体1が所定の形状となるように適当な打抜き加工を施す。また、リード線7を挿通させる箇所にはリード線7の線路方向両側面を覆うようにセラミックグリーンシートにスリット状の打抜き加工を施した仕切壁3を、端子台2の上面に積層することによってリード線7の挿通孔1aとなる加工を施す。また、絶縁体1のリード線7の挿通位置より上側は、リード線7の表面が露出されるように、リード線7の線路方向において仕切壁3を絶縁体1の下半分の端子台2より短く形成する。
そして、図1(a)に示すように、W,Mo,Mn等の金属粉末に適当なバインダ,溶剤を混合してなる導体ペーストを、セラミックグリーンシートのリード線7と接する所定位置にスクリーン印刷法等によって所定パターンに印刷塗布することによって、端子台2上面および挿通孔5の内面に導体層4となる導体ペースト層を形成する。また、接続端子10の基体8に接合される面となるセラミックグリーンシートにはロウ付け用の導体層(メタライズ層)を形成しておいてもよい。さらに、導体層4表面には必要に応じて、ニッケル(Ni)層や金(Au)層がメッキされる。
リード線7が端子台2の上面に接する部分に導体層4を形成しておくのは、リード線7の端子台2と接する外周面(一外周面)7dと端子台2とをロウ材等により接合するためであり、このようにリード線7と端子台2とを接合することにより、リード線7を絶縁体1によって強固に保持することができる。リード線7の一外周面7dは端子台2にロウ付けするために凸部7aを設けず、平面状にしておくのが好ましい。
これらのセラミックグリーンシートを所定の順序で積層した後、約1600℃の温度で焼成し、その後、ダイシングソー、スライサー等のダイヤモンドと砥粒等を用いた切断刃にて所定の大きさに切断し、基体8の側部9に形成された取付部9aに接続端子10が精度良く嵌め込みできるよう絶縁体1の上面を所定の高さに研磨する。次いで、絶縁体1の上面、絶縁体1の基体8に接合される側面にMo,Mn等の金属層を印刷塗布し約1300℃の温度で焼成する。
このようにして得られた接続端子10は、図6(a)に示すように基体8の側部9の取付部9aにロウ材等接合材を介して嵌着され、同時に図1(a),図1(b),図4(a)に示すように、リード線7が、挿通孔1aに挿通されるとともに、導体層4にAgロウ材,Ag−銅(Cu)ロウ材,Au−錫(Sn)半田等から成るロウ材を介して固定される。これによって、電子部品収納用パッケージ(以下、単にパッケージともいう)に収納される電子部品12に入力されるまたは電子部品12から出力される大電流を導通可能な接続端子10として機能する。
また、ロウ材がAg−Cu−チタン(Ti)ロウ材等の活性金属ロウ材から成ってもよく、樹脂接着材等の接合材を用いてもよい。この場合、リード線7を絶縁体1に直接接合することが可能となり、図1(b)に示すように、導体層4の形成が不要である。その結果、接続端子10の製造を容易なものとすることができる。
リード線7は、Cu,銀(Ag),鉄(Fe)−Ni−コバルト(Co)合金,Fe−Ni合金,Fe,ステンレス鋼(SUS)等の金属から成る。CuおよびAgは、電気抵抗が小さいので大電流用途のリード線7には好適な材料である。また、CuおよびAgは、セラミックスとの熱膨張差が大きく、セラミック絶縁体1にクラックを生じやすい材質であるが、本発明の接続端子10によれば、この問題を少なくすることができる。
リード線7は、上記金属のインゴットに圧延加工を施して板状体を形成し、さらにプレス加工やエッチング加工等の金属加工を施すことによって、所定形状に形成される。または、金属線材を所定長さに切断するとともにプレスフォーミングすることによって、所定形状に形成される。
すなわち、リード線7は、図2(a),図2(b)に示されるように、一外周面7dに隣接する両側外周面7e(リード線7の側面)に凸部7aが形成される。一外周面7dは、端子台2部分に接する面であり、絶縁体1と接合される。凸部7aの線路方向(リード線7aの長さ方向)に沿った長さL1は挿通孔1aの線路方向の長さL2より短く形成され、この凸部7aを含むリード線7の外周面、すなわち、凸部7aの先端面7bとこの先端面7bにリード線7の外周方向に連続する外周面が挿通孔1aの内面にロウ材等の接合材を介して接合される。凸部7aの先端面7bと挿通孔1aの内周面とを接合するため、接合面積が小さくなり、リード線7との熱膨張差によって生じる絶縁体1の応力が小さくなる。
または、リード線7は、図3(a),図3(b)に示されるように、絶縁体1と接合される一外周面7dと反対側の外周面7fに凸部7aが形成される。凸部7aの線路方向に沿った長さL1は挿通孔1aの線路方向の長さL2より短く形成され、この凸部7aを含むリード線7の外周面、すなわち、凸部7aの先端面7bとこの先端面7bにリード線7の外周方向に連続する外周面が挿通孔1aの内面にロウ材等の接合材を介して接合される。凸部7aの先端面7bと挿通孔1aの内周面とを接合するため、接合面積が小さくなり、リード線7との熱膨張差による絶縁体1の応力が小さくなる。
なお、図3(a),図3(b)には、一外周面7dに隣接する両側外周面7eにも凸部7aが形成され、凸部7aが両側外周面7eから反対側外周面7fにかけて形成されている形態を示している。これにより、絶縁体1の上半分(仕切壁)に生じる応力が小さくなり、絶縁体1においてリード線7の線路方向の長さL2が薄くなっていて、最もクラックが入りやすい絶縁体1の仕切壁部に生じる応力を小さくすることができる。
また、凸部7aの先端面7bと挿通孔1aの内周面との間がロウ材等によって接合されるとともに、先端面7bの周囲の先端面7bに隣接する面(凸部7aの側面)と挿通孔1aの内周面との間でロウ材のメニスカスが形成される。そして、リード線7の外周面7d,7e,7fを伝ってロウ材がリード線7のパッケージ外側および内側方向に流れてしまうのが制止される。そのため、挿通孔1aの内面とリード線7とを気密に接合するためのロウ材が不足するのを防止でき、また、電気的接続手段が接続されるリード線7aの端部にロウ材が被着されてしまうのを防止できる。
凸部7aの長さL1は、接続端子10の内外を気密保持するのに十分な長さL1とすればよい。長さL1を最小限に抑えることによって、凸部7aの線路方向に平行な面の断面積が小さくなり、絶縁体1に加わるリード線7との熱膨張差による応力を凸部7aが変形することによって吸収させることができる。
また、リード線7は、線路方向に沿った2箇所にくびれ7cが形成され、このくびれ7cの間が凸部7aとされてもよい。すなわち、リード線7の厚さ方向に突出して厚肉となる凸部7aが形成される。図3(a),図3(b),図3(c),図3(d)は、くびれ7cにより、リード線7の一外周面7dと反対側の外周面7fに凸部7aが設けられる例を示している。また、くびれ7cは、図3(a)に示すように、挿通孔1aの開口部をまたぐように形成されるが、挿通孔1a内に位置させてもよく、この場合、図3(d)に示すように、リード線7を挿通孔1aの中央部内周面と挿通孔1aの開口部内周面とで接合することができ、気密信頼性をより高いものとすることができる。
図5(a)は、くびれ7cをリード線7の一外周面7dと隣接する両側外周面7eに設けた例を示す。すなわち、挿通孔1a内面と接合される凸部7aに隣接する箇所にリード線7が幅狭になっているくびれ7c部を有していることにより、両側くびれ7cの間に凸部7aが形成されている。くびれ7cではリード線7の幅が狭くなり、絶縁体1に作用するリード線7との熱膨張差による応力をより軽減することもできる。これによって、絶縁体1をクラック等によって破損し難くできる。そして、この図5(a)の形態による凸部7aは、図2(a),図2(b)に示される形態の凸部7aと同じく、絶縁体1に生じる応力を小さくする作用効果を為す。
なお、リード線7はリード線7の外周面を突出させて凸部7aを形成する形態と、くびれ7cよって凸部7aとする形態とを組み合わせて構成してもよい。例えば、図5(b)に示すように、リード線7の幅方向に突出した凸部7aを形成して幅広とするとともに、この凸部7a形成部と隣接するリード線7の上面にくびれ7cを設けて上面に凸部7aを形成してもよい。この構成により、凸部7aの形成されている部位で挿通孔1a内面の全周にわたってリード線7が接合されて、挿通孔1a内面において気密に接合されるとともに、くびれ7cが凸部7aの前後2箇所に設けられていることで、リード線7上面のくびれ7cより外側にロウ材が流れるのを防止し、リード線7と挿通孔1aとの接合面積が必要以上に拡がってしまうのを防止できる。この形態は、リード線7の上面方向から板材をリード線7の平面形状に打ち抜くとともに、くびれ7c部を同じ金型でプレスフォーミングすることができ、リード線7の製造工数を少なくすることができる。
また例えば、図5(c)に示すように、リード線7の側面7eおよび上面7fにくびれ7cを形成することによって、側面7eおよび上面7fに凸部7aを形成し、凸部7aが挿通孔1a内面に全周にわたって接合されている形態としてもよい。この形態は、線材の上面および側面をプレスフォーミングすることによってくびれ7cを形成することができ、リード線7を作製する材料の無駄を少なくするとともに、高速にリード線7を製造することができる。
なお、図1(a),(b),図4(a)の斜視図に示すように、リード線7の一方の先端は絶縁体1の端から突出しており、リード線7の他方の先端は絶縁体1の端から突出していないのがよい。この場合、絶縁体1の端から突出したリード線7の一方の先端は、パッケージの外側に位置するように設けられ、外部電気回路との接続部として機能する。突出したリード線7の先端は、半田等の導電性接着材を介して外部電気回路に接合される。接続端子10と外部電気回路との間において熱膨張差が生じても、突出したリード線7の先端と絶縁体1との間のリード線7が変形して熱膨張差を吸収緩和する作用効果がある。
また、絶縁体1の端から突出していないリード線7の他方の先端はパッケージの内側に位置するように設けられ、パッケージの内側に収納される電子部品12との接続パッドとして機能する。パッケージの内側に位置するリード線7の先端と電子部品12の電極とは例えば、ボンディングワイヤ等の電気的接続手段を介して電気的に接続される。
また、絶縁体1に導体層4が形成され、導体層4にリード線7がロウ材を介して接合される場合、リード線7は導体層4よりも線幅が狭く、導体層4の形成面内に導体層4の線路方向と平行に接合されるのがよく、これにより、挿通孔1aの外側に配されるリード線7の側面7eにリード線7と導体層4とを接合するためのロウ材の良好なメニスカスを形成させることができ、リード線7を導体層4に強固に接合することが可能となる。また、メニスカスによって、絶縁体1に加わる熱応力が緩和される。その結果、一方の先端等に力が加わっても、リード線7が導体層4から容易に外れてしまうのを防止できる。
本発明のパッケージは、一方主面に凹部8aが形成された基体8と、凹部8aの内外方向にリード線7aが挿通するように設けられている上記本発明の接続端子10を備えている。
具体的には、本発明のパッケージは、図6(a)に示すように、一方主面に凹部8aが形成され、凹部8aの底面に電子部品12が載置される載置部8bが設けられるとともに、凹部8aを形成する側壁9を貫通してまたは切り欠かれて設けられた接続端子10の取付部9aを有する基体8と、取付部9aに嵌着された上記本発明の接続端子10とを具備している。この場合、側壁9は金属製でもよい。
または、本発明のパッケージは、図6(b)に示すように、一方主面に形成された凹部8aの底面に電子部品12を載置する載置部8bが設けられた基体8の側部9に、上記構成の接続端子10が形成されている。この場合、側部9はセラミックスまたは樹脂等の絶縁材で構成される。
基体8は、平面視における外周が四角形状、多角形状、円形状等の金属製,樹脂製,ガラス製またはセラミックス製であり、一方主面(図6(a)、図6(b)においては上面)に形成された凹部8aの中央部に電子部品12の載置部8bを有しているとともに、その外周部に載置部8bを囲繞するようにして側部9が形成されている。
基体8が金属製である場合、図6(a)に示すように、側部9には接続端子10を嵌着させるための貫通孔または切り欠きから成る取付部9aが形成されている。基体8は、Fe−Ni−Co合金,Fe−Ni合金,Cu,Cu−W複合材等から成る。基体8は上側主面に凹部が形成された底部および側部9一体の構成とされてもよいし、底部となる板状体と側部9となる枠状体とが別体とされ、両者がロウ付け接合されている構成とされてもよい。
基体8がセラミックス製,樹脂製またはガラス製である場合、図6(b)に示すように、側部9にリード線7の一方の先端が基体8の外側になるようにしてリード線7が挿通された上記本発明の接続端子10が形成されている。基体8がセラミックスから成る場合は、Al質セラミックス,AlN質セラミックス,3Al・2SiO質セラミックス,ZrO質セラミックス,Si質セラミックス,SiC質セラミックス等から成り、通常は、接続端子10が基体8に一体に形成される。
電子部品12としては、例えば、FET,MOSFET,IGBT等の大電流の電気信号で作動する大電力用の電子部品が収容される。電子部品12は、Fe−Ni−Co合金,Fe−Ni合金,Cu,Cu−W複合材,Al質セラミックス,AlN質セラミックス,エポキシ樹脂等の金属やセラミックスや樹脂から成る基台(図示せず)を介して載置部8bに載置固定され、電子部品12の電極と接続端子10の導体層4またはリード線7の他方の先端とがボンディングワイヤ等から成る電気的接続手段を介して電気的に接続される。最後に、基体8の上面に載置部8bを塞ぐようにして蓋体14が接合されることによって、または、樹脂をポッティングして電子部品12を封止することによって電子装置となる。
そして、パッケージの外側となるリード線7の一方の先端が外部電気回路に電気的に接続されることによって、外部電気回路と電子部品12とは、電気的に接続され、外部電気回路からの電気信号を受信または外部電気回路へ電気信号を送信するように電子部品12が作動する。
なお、本発明は以上の実施の形態の例に限定されず、本発明の要旨を逸脱しない範囲内であれば種々の変更を行なうことは何等支障ない。例えば、図6(a),図6(b)の電子部品収納用パッケージにおいて、接続端子10が側部9に2箇所設けられた例を示しているが、側部9に複数個設けられてもよく、さらに、図1(a),図1(b),図3(a)に示された本発明の接続端子10には、それぞれ1本のリード線7が挿通された例を示しているが、複数本のリード線7が並列に挿通されたものとしてもよいことは言うまでもない。
また、上記実施の形態の説明において上下左右縦横等の用語は、単に図面上の位置関係を説明するために用いたものであり、実際の使用時における位置関係を意味するものではない。
(a)および(b)はそれぞれ本発明の接続端子の実施の形態の一例を示す斜視図である。 (a)は、図1に示される接続端子に用いられるリード線の上側斜視図、(b)は(a)の下側斜視図である。 (a)は本発明の接続端子に用いられるリード線の実施の形態の他の例を示す上側斜視図、(b)は(a)の下側斜視図である。 (a)は本発明の接続端子の実施の形態の他の例を示す斜視図、(b),(c),(d)はそれぞれ本発明の接続端子に用いられるリード線の実施の形態の他の例を示す上側斜視図である。 (a),(b),(c)は本発明の接続端子に用いられるリード線の実施の形態の他の例を示す上側斜視図である。 (a)は本発明の電子部品収納用パッケージおよび電子装置の一例を示す斜視図、(b)は本発明の電子部品収納用パッケージおよび電子装置の他の例を示す斜視図である。 従来の接続端子の例を示す斜視図である。
符号の説明
1:絶縁体
1a:挿通孔
7:リード線
7a:凸部
7b:凸部先端
7c:くびれ
7d:一外周面
7e:両側外周面
7f:反対側外周面
8:基体
8a:凹部
8b:載置部
9:側部
9a:取付部
10:接続端子
12:電子部品

Claims (9)

  1. 絶縁体に設けられた挿通孔にリード線が挿通されて成る接続端子において、前記リード線は、線路方向に沿った外周面の一部に前記線路方向の長さが前記挿通孔の長さより短い凸部が形成されており、該凸部を含む前記リード線の外周方向全周面で前記挿通孔の内面に接合されていることを特徴とする接続端子。
  2. 前記リード線は四角柱状であり、前記絶縁体に一外周面が接合されているとともに、該一外周面に隣接する両側外周面に前記凸部が形成されていることを特徴とする請求項1記載の接続端子。
  3. 前記リード線は四角柱状であり、前記絶縁体に一外周面が接合されているとともに、該一外周面と反対側の外周面に前記凸部が形成されていることを特徴とする請求項1または請求項2記載の接続端子。
  4. 前記リード線は線路方向に沿った2箇所にくびれが形成され、該くびれの間が前記凸部とされていることを特徴とする請求項1乃至請求項3のいずれかに記載の接続端子。
  5. 請求項2記載の接続端子において、前記一外周面と反対側の外周面には線路方向に沿った2箇所のくびれによって前記凸部が形成されていることを特徴とする接続端子。
  6. 前記絶縁体はセラミックスから成ることを特徴とする請求項1乃至請求項5のいずれかに記載の接続端子。
  7. 前記リード線は銅または銀から成ることを特徴とする請求項1乃至請求項6のいずれかに記載の接続端子。
  8. 一方主面に凹部が形成された基体と、前記凹部の内外方向に前記リード線が挿通するように設けられている請求項1乃至請求項7のいずれかに記載の接続端子とを備えることを特徴とする電子部品収納用パッケージ。
  9. 請求項8記載の電子部品収納用パッケージと、前記凹部の内側に載置されるとともに前記接続端子の前記リード線に電気的に接続された電子部品とを具備していることを特徴とする電子装置。
JP2006320025A 2006-11-28 2006-11-28 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 Expired - Fee Related JP4836760B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006320025A JP4836760B2 (ja) 2006-11-28 2006-11-28 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006320025A JP4836760B2 (ja) 2006-11-28 2006-11-28 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置

Publications (2)

Publication Number Publication Date
JP2008135531A true JP2008135531A (ja) 2008-06-12
JP4836760B2 JP4836760B2 (ja) 2011-12-14

Family

ID=39560181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006320025A Expired - Fee Related JP4836760B2 (ja) 2006-11-28 2006-11-28 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置

Country Status (1)

Country Link
JP (1) JP4836760B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248777A (ja) * 2011-05-31 2012-12-13 Kyocera Corp 素子収納用パッケージおよびこれを備えた半導体モジュール
CN103117254A (zh) * 2010-11-18 2013-05-22 株式会社东芝 封装
EP2595186A3 (en) * 2011-11-16 2013-08-14 Kabushiki Kaisha Toshiba High frequency semiconductor package
JP2014011271A (ja) * 2012-06-28 2014-01-20 Kyocera Corp 素子収納用パッケージおよび実装構造体
CN113745170A (zh) * 2021-08-30 2021-12-03 西安微电子技术研究所 一种减少玻璃裂纹的金属外壳引线结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139216A (ja) * 1994-11-07 1996-05-31 Mitsubishi Electric Corp 半導体装置用パッケージ
JP2001053182A (ja) * 1999-08-17 2001-02-23 Nec Yamagata Ltd 半導体装置用セラミックパッケージ
JP2002110834A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 高周波パッケージ装置
JP2003115554A (ja) * 2001-10-05 2003-04-18 Kyocera Corp 入出力端子および半導体素子収納用パッケージ
JP2003318303A (ja) * 2002-04-23 2003-11-07 Kyocera Corp 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2006210576A (ja) * 2005-01-27 2006-08-10 Kyocera Corp 電子部品搭載用基板および電子装置
JP2006210410A (ja) * 2005-01-25 2006-08-10 Toshiba Corp 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139216A (ja) * 1994-11-07 1996-05-31 Mitsubishi Electric Corp 半導体装置用パッケージ
JP2001053182A (ja) * 1999-08-17 2001-02-23 Nec Yamagata Ltd 半導体装置用セラミックパッケージ
JP2002110834A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 高周波パッケージ装置
JP2003115554A (ja) * 2001-10-05 2003-04-18 Kyocera Corp 入出力端子および半導体素子収納用パッケージ
JP2003318303A (ja) * 2002-04-23 2003-11-07 Kyocera Corp 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2006210410A (ja) * 2005-01-25 2006-08-10 Toshiba Corp 半導体装置
JP2006210576A (ja) * 2005-01-27 2006-08-10 Kyocera Corp 電子部品搭載用基板および電子装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117254A (zh) * 2010-11-18 2013-05-22 株式会社东芝 封装
JP2012248777A (ja) * 2011-05-31 2012-12-13 Kyocera Corp 素子収納用パッケージおよびこれを備えた半導体モジュール
EP2595186A3 (en) * 2011-11-16 2013-08-14 Kabushiki Kaisha Toshiba High frequency semiconductor package
EP3190615A1 (en) * 2011-11-16 2017-07-12 Kabushiki Kaisha Toshiba High frequency semiconductor package
JP2014011271A (ja) * 2012-06-28 2014-01-20 Kyocera Corp 素子収納用パッケージおよび実装構造体
CN113745170A (zh) * 2021-08-30 2021-12-03 西安微电子技术研究所 一种减少玻璃裂纹的金属外壳引线结构

Also Published As

Publication number Publication date
JP4836760B2 (ja) 2011-12-14

Similar Documents

Publication Publication Date Title
JP5106528B2 (ja) 電子部品収納用パッケージ、及び電子装置
JP4836760B2 (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
EP3451371A1 (en) Substrate for mounting electronic component, electronic device and electronic module
JP2017152433A (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2007201335A (ja) 気密端子
JP2009158673A (ja) パッケージ及び電子装置
JP5116614B2 (ja) 気密端子および電子部品収納用パッケージならびに電子装置
JP4514318B2 (ja) 半導体素子収納基板
JP2008034610A (ja) 接続端子、電子部品収納用パッケージおよび電子装置
JP4593802B2 (ja) 半導体素子収納基板
JP4594166B2 (ja) 電子部品収納用パッケージおよび電子装置
JPH06334077A (ja) 半導体素子収納用パッケージ
JP2002231845A (ja) 電子部品収納用パッケージ
JP2017174872A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4430477B2 (ja) 高放熱型電子部品収納用パッケージ
JP4167576B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4377748B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2005050935A (ja) 多数個取り配線基板
JP5865783B2 (ja) 電子部品収納用容器および電子装置
JP3393784B2 (ja) 電子部品収納用パッケージ
JP2009177121A (ja) パッケージおよび電子装置
JP2007150276A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2005191041A (ja) 配線基板
JP2008192655A (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
JP2004119586A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110927

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees