JP2007173629A - 電子部品収納用パッケージおよび電子装置 - Google Patents

電子部品収納用パッケージおよび電子装置 Download PDF

Info

Publication number
JP2007173629A
JP2007173629A JP2005370988A JP2005370988A JP2007173629A JP 2007173629 A JP2007173629 A JP 2007173629A JP 2005370988 A JP2005370988 A JP 2005370988A JP 2005370988 A JP2005370988 A JP 2005370988A JP 2007173629 A JP2007173629 A JP 2007173629A
Authority
JP
Japan
Prior art keywords
conductor
insulating base
insulating
electronic component
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005370988A
Other languages
English (en)
Other versions
JP4711823B2 (ja
Inventor
Kazuhito Kanezashi
一仁 金指
Shizuya Nishigaki
静也 西垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005370988A priority Critical patent/JP4711823B2/ja
Publication of JP2007173629A publication Critical patent/JP2007173629A/ja
Application granted granted Critical
Publication of JP4711823B2 publication Critical patent/JP4711823B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Abstract

【課題】絶縁基体の側面にリード端子を高密度に配設するとともに、接続パッドを絶縁基体に強固に接合してなる電子部品収納用パッケージおよび電子装置を提供すること。
【解決手段】本発明の電子部品収納用パッケージは、複数の絶縁層からなり、電子部品５の搭載部１ａを有する絶縁基体１と、複数の絶縁層の層間に形成されており、電子部品５の電極に電気的に接続される配線導体２と、複数の絶縁層の少なくとも一層を貫通しており、配線導体２に電気的に接続されているとともに、表面の一部が絶縁基体１の側面に露出された導体３と、導体３の絶縁基体１の側面に露出された部位に接合されたリード端子４とを備え、導体３は、絶縁基体１の側面に露出された部位の幅Ｗ１より絶縁基体の内部に埋設された部位の幅Ｗ２の方が広くなっている。
【選択図】図１

Description

本発明は、半導体素子や水晶発振子等の電子部品を収容するための電子部品収納用パッケージおよび電子装置に関するものである。
半導体素子や水晶発振子等の電子部品を収容するための電子部品収納用パッケージとして、上面の中央部に電子部品の搭載部を有する四角形状の絶縁基板と、搭載部の周辺から絶縁基体の外周部にかけて導出された配線導体と、配線導体と電気的に接続するようにして絶縁基体の上面および下面の少なくとも一方に配列取着された外部接続用の複数の外部リード端子とを具備したものがある。このような電子部品収納用パッケージにおいて絶縁基体へのリード端子の取着は、絶縁基体の上下面に接続パッドを形成しておき、この接続パッドにリード端子の一端部を銀ろう等のろう材を介して接合することにより行われる。
そして、電子部品収納用パッケージは、搭載部に電子部品を搭載するとともに電子部品の電極を配線導体に電気的に接続し、必要に応じて電子部品を蓋体や封止用樹脂等で封止することにより電子装置として完成する。
また、近年は、電子装置の軽薄短小化が求められてきている。そこで、電子装置の軽薄短小化を実現するために、接続パッドを絶縁基体の側面に形成し、この接続パッドの表面にリード端子の一端部を接合させることが考えられる。これにより、絶縁基体の上面または下面において接続パッドの領域を削除するとともに、リード端子の厚みやろう材の厚み分薄くすることとなり、電子装置の軽薄短小化を実現できるようになる。
このような絶縁基体の側面に形成された接続パッドとしては、スクリーン印刷法等によりメタライズペーストを印刷塗布することで絶縁基体の側面に形成された接続パッドが知られている（特許文献１参照）。また、絶縁基体の側面に形成された接続パッドとなりうるものとしては、絶縁基体の内部に厚み方向に形成された貫通導体を厚み方向に切断することで絶縁基体の側面に露出して形成された外部端子が考えられる（特許文献２参照）。そして、これらの接続パッドや外部端子の表面にリード端子の一端部をろう材を介して接合することで、リード端子が絶縁基体の側面に接合されてなる電子部品収納用パッケージを形成することができ、搭載部に電子部品を搭載するとともに電子部品の電極を配線導体に電気的に接続し、必要に応じて電子部品を蓋体や封止用樹脂等で封止することにより電子装置として完成する。
特開２００３−１６８７５４号公報 特開２００２−１９８４６０号公報
しかしながら、近年の電子装置は、軽薄短小化に加えて、高集積化が求められており、接続パッドおよびリード端子が高密度に配設されたものとすることが求められてきている。絶縁基体の側面にメタライズペーストを印刷塗布することにより接続パッドを形成する場合、絶縁基体の側面の領域は薄く狭いことから、絶縁基体はがたつきやすく、絶縁基体の側面にメタライズペーストを印刷塗布しにくいので、接続パッドを絶縁基体の側面に精度良くかつ高密度に形成することが困難であった。従って、リード端子が絶縁基体の側面に精度良く、かつ高密度に配設されてなる電子部品収納用パッケージを形成することが困難であった。
また、絶縁基体の側面にメタライズペーストを印刷塗布することにより接続パッドを形成する場合、接続パッドは、絶縁基体の側面から突出して形成されることとなり、接続パッドにリード端子を接合する際、ろう材は、接続パッドの表面を広がって接続パッドの上面および側面を被覆することとなるので、隣接する接続パッド間の間隔は、ろう材の厚み分狭くなってしまい、隣接する接続パッド同士が電気的に短絡する可能性が高くなり、絶縁基体の側面において複数のリード端子間に距離を狭めることが困難であった。
また、絶縁基体の側面にメタライズペーストをスクリーン印刷法等により印刷塗布することにより接続パッドを形成する場合や貫通導体を切断して絶縁基体の側面に露出することにより接続パッドを形成する場合、絶縁基体の側面の面積は絶縁基体の上面や下面の面積と比較して狭く、接続パッドを絶縁基体の側面の広領域に形成することができないので、接続パッドと絶縁基体との接合面積が小さくなってしまっていた。このため、リード端子をろう材を介して接続パッドに接合した際、ろう材の応力により接続パッドが絶縁基体から剥がれてしまいやすいという問題を有していた。
本発明は、上記従来技術の問題点に鑑み案出されたものであり、その目的は、絶縁基体の側面にリード端子を高密度に配設するとともに、接続パッドを絶縁基体に強固に接合してなる電子部品収納用パッケージおよび電子装置を提供することにある。
本発明の電子部品収納用パッケージは、複数の絶縁層からなり、電子部品の搭載部を有する絶縁基体と、前記複数の絶縁層の層間に形成されており、前記電子部品の電極に電気的に接続される配線導体と、前記複数の絶縁層の少なくとも一層を貫通しており、前記配線導体に電気的に接続されているとともに、表面の一部が前記絶縁基体の側面に露出された導体と、該導体の前記絶縁基体の前記側面に露出された部位に接合されたリード端子とを備え、前記導体は、前記絶縁基体の側面に露出された部位の幅より前記絶縁基体の内部に埋設された部位の幅の方が広いことを特徴とするものである。
本発明の電子部品収納用パッケージは、前記配線導体が、前記複数の絶縁層の異なる層間に複数形成されており、前記導体の上端および下端が、前記複数の配線導体に接続されていることを特徴とするものである。
本発明の電子部品収納用パッケージは、前記導体の端部が、上下の前記絶縁層の少なくとも一方に埋設されていることを特徴とするものである。
本発明の電子装置は、本発明の電子部品収納用パッケージと、該電子部品収納用パッケージの前記絶縁基体に搭載された電子部品とを備えていることを特徴とするものである。
本発明の電子部品収納用パッケージは、導体が、絶縁基体の側面に露出された部位の幅より絶縁基体の内部に埋設された部位の幅の方が広いことにより、導体を絶縁基体の内部に埋設して絶縁基体内部に引っかかりやすくさせることができるので、導体と絶縁基体との接合強度を向上させることができ、リード端子を接合部材を介して導体に接合した際、接合部材の応力により導体が絶縁基体から剥がれることを抑制することができる。
また、導体は、絶縁基体の側面に面として形成されてなり、絶縁基体の側面に露出した面積を小さくできるので、導体を絶縁基体の側面に高密度に配設することができるとともに、リード端子を接合部材を介して導体に接合した際、接合部材が導体の表面を広がっても導体の幅以上に広がることはなく、隣接する導体同士が電気的に短絡する可能性を低減しやすくなるので、導体を絶縁基体の側面に高密度に配設することができるようになる。
従って、リード端子が絶縁基体の側面に高密度に配設され、導体が絶縁基体に強固に接合されてなる電子部品収納用パッケージを提供することができる。
また、好ましくは、配線導体が、複数の絶縁層の異なる層間に複数形成されており、導体の上端および下端が、複数の配線導体に接続されていることにより、上端および下端に接続された配線導体にて導体を上端および下端の方向から保持して絶縁基体内部に強固に接合させることができるので、リード端子を接合部材を介して導体に接合した際、接合部材の応力により導体が絶縁基体から剥がれることをより良好に抑制することができる。
また、好ましくは、導体の端部が、導体が形成された絶縁層の上層の絶縁層または下層の絶縁層に埋設されていることにより、導体は、上層または下層の絶縁層に埋設され、導体の上層または下層の絶縁層にて引っかかりやすくなるので、リード端子を接合部材を介して導体に接合した際、接合部材の応力により導体が絶縁基体から剥がれることをより良好に抑制することができる。
本発明の電子装置は、電子部品収納用パッケージと、電子部品収納用パッケージの絶縁基体に搭載された電子部品とを備えていることから、リード端子が絶縁基体の側面に高密度に配設され、信頼性の高い電子装置となる。
本発明の電子部品収納用パッケージおよび電子装置について添付の図面を参照して詳細に説明する。図１は、本発明の電子部品収納用パッケージの実施の形態の一例を示す断面図である。図１において、１は絶縁基体、２は配線導体、３は導体、４はリード端子、５は電子部品である。
本発明の電子部品収納用パッケージは、複数の絶縁層からなり、電子部品５の搭載部１ａを有する絶縁基体１と、複数の絶縁層の層間に形成されており、電子部品５の電極に電気的に接続される配線導体２と、複数の絶縁層の少なくとも一層を貫通しており、配線導体２に電気的に接続されているとともに、表面の一部が絶縁基体１の側面に露出された導体３と、導体の絶縁基体１の側面に露出された部位に接合されたリード端子４とを備えている。
絶縁基体１は、酸化アルミニウム質焼結体、ムライト質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体等の電気絶縁材料から成り、例えば、酸化アルミニウム質焼結体から成る場合には、アルミナ（Ａｌ２Ｏ３）、シリカ（ＳｉＯ２）、カルシア（ＣａＯ）、マグネシア（ＭｇＯ）等の原料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状となすとともにこれを従来周知のドクターブレード法やカレンダーロール法等を採用し、シート状に成形することによってセラミックグリーンシート（セラミック生シート）を得、次にセラミック生シートに適当な打ち抜き加工を施すとともに複数枚積層し、約１６００℃で焼成することによって製作される。
配線導体２は、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等の高融点金属粉末の焼結体からなり、高融点金属粉末に必要に応じてガラス成分やセラミック成分の粉末を加えたものに適当な有機溶剤、溶媒を添加混合することによって得た金属ペーストを従来周知のスクリーン印刷法等の厚膜形成法を採用し、絶縁基体１となるセラミック生シートに予め所定パターンに印刷塗布しておき、セラミック生シートとの同時焼成により焼結させることによって絶縁基体１の搭載部周辺から容器の外部に導出するように被着形成されている。配線導体２が絶縁基体１を積層方向に貫通する場合は、上記印刷塗布の前にセラミック生シートに打ち抜き金型やパンチングマシーンにより貫通孔を形成し、この貫通孔に金属ペーストをスクリーン印刷法等の埋め込み手段により充填させることで形成できる。
配線導体２の絶縁基体１の外部表面に露出する部分は、ニッケル（Ｎｉ）等の耐蝕性に優れる金属を下地金属層として１．０〜２０．０μｍ程度の厚みに被着させておくと、配線導体２が酸化腐食するのを有効に防止できるとともに、絶縁基体１への電子部品５の固着および配線導体２とＡｕワイヤや半田バンプ等の電気的接続手段との接合を強固なものとすることができる。従って、配線導体２の露出表面には、厚み１〜１０μｍ程度のＮｉめっき層と厚み０．１〜３μｍ程度の金（Ａｕ）めっき層とが電解めっき法や無電解めっき法により順次被着されている。
導体３は、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等の高融点金属粉末の焼結体からなり、高融点金属粉末に必要に応じてガラス成分やセラミック成分の粉末を加えたものに適当な有機溶剤、溶媒を添加混合することによって得た導体ペーストを従来周知のスクリーン印刷法等の埋込手段を採用し、絶縁基体１となるセラミック生シートに打ち抜き金型やパンチングマシーンにより形成された貫通孔内に予め充填しておき、セラミック生シートとの同時焼成により焼結させ、絶縁基体１の側面に露出させることにより形成される。導体３は、絶縁基体１より幅広に形成された基板の内部に、絶縁基体１の外縁に沿って形成しておき、スライシング法により基板を切断して絶縁基体１の外縁を形成する際、絶縁基体１の側面に露出させることにより形成することができる。
また、導体３は、絶縁基体１より幅広に形成された基板の内部に、絶縁基体１の外縁に沿って形成しておき、基板の側面を研磨加工することにより絶縁基体１の側面に露出させて形成することもできるし、絶縁基体１の外縁および導体３の位置に分割溝を形成しておき、基板を分割溝に沿って撓折することにより絶縁基体１の側面に露出させて形成することもできる。また、導体３は、切断加工により絶縁基体１となるセラミック生シートの側面に導体ペーストを露出させた後、セラミック生シートとの同時焼成により焼結させて絶縁基体１の側面に露出させて形成することもできる。
また、導体３の絶縁基体１の側面に露出する部分は、ニッケル（Ｎｉ）等の耐蝕性に優れる金属を下地金属層として１．０〜２０．０μｍ程度の厚みに被着させておくと、導体３が酸化腐食するのを有効に防止できるとともに、導体３とリード端子４との接合を強固なものとすることができる。従って、導体３の露出表面には、厚み１〜１０μｍ程度のＮｉめっき層と厚み０．１〜３μｍ程度の金（Ａｕ）めっき層とが電解めっき法や無電解めっき法により順次被着されている。
リード端子４は、鉄ーニッケル合金、鉄ーニッケルーコバルト合金等の鉄を主成分とする合金や、銅、または銅を主成分とする合金等の金属材料により形成されている。そして、銀ろう等の接合部材６を介して導体３に接続される。
また、リード端子４の露出する部分は、ニッケル（Ｎｉ）等の耐蝕性に優れる金属を下地金属層として１．０〜２０．０μｍ程度の厚みに被着させておくと、リード端子４が酸化腐食するのを有効に防止できるとともに、リード端子４と外部回路基板の配線導体との接合を強固なものとすることができる。従って、リード端子４の露出表面には、厚み１〜１０μｍ程度のＮｉめっき層と厚み０．１〜３μｍ程度の金（Ａｕ）めっき層とが電解めっき法や無電解めっき法により順次被着されている。
そして、本発明においては、図２（ａ）〜図２（ｄ）に示すように、導体３は、絶縁基体１の側面に露出された部位の幅Ｗ１より絶縁基体１の内部に埋設された部位Ｗ２の方が広くなっている。これにより、導体３を絶縁基体１の内部に埋設して、絶縁基体１内部に引っかかりやすくすることができるので、導体３と絶縁基体１との接合強度を向上させることができ、リード端子４を接合部材６を介して導体３に接合した際、接合部材６の応力により導体３が絶縁基体１から剥がれることを抑制することができる。
また、導体３は、絶縁基体１の側面に面として形成されてなり、絶縁基体１の側面に露出した面積を小さくできるので、導体３を絶縁基体１の側面に高密度に配設することができるとともに、外部リード４を接合部材６を介して導体３に接合した際、接合部材６が広がっても導体３の幅以上に広がることはなく、隣接する導体３同士が電気的に短絡する可能性を低減しやすくなるので、導体３を絶縁基体１の側面に高密度に配設することができるようになる。
従って、リード端子４が絶縁基体１の側面に高密度に配設され、導体３が絶縁基体１に強固に接合されてなる電子部品収納用パッケージを提供することができる。
このような導体３は、絶縁基体１の側面に露出させる際、絶縁基体１の側面に露出した幅Ｗ１と比べて絶縁基体１の内部に配設した部位の幅Ｗ２が広くなるように切断加工、研磨加工、分割溝に沿った撓折等の加工等を行うことにより形成することができる。また、導体３は、絶縁基体１より幅広に形成された基板を絶縁基体１の外縁に沿って切断等の加工を施すことにより露出させて形成しても良いし、切断等の加工を施して絶縁基体１となるセラミック生シートの側面に導体ペーストを露出させた後、絶縁基体１となるセラミック生シートとの同時焼成を行うことにより絶縁基体１の側面に露出させて形成しても構わない。
なお、このような導体３は、図２（ａ）〜図２（ｄ）に示すように、平面視で円形状、四角形状、三角形状、多角形状の一部が切断された形状や絶縁基体１の側面側が狭くなるような凸形状等、絶縁基体１の側面に露出した部位の幅Ｗ１より絶縁基体１の内部に埋設された部位の幅Ｗ２が広くなるように形成しておけば良い。なお、導体３の絶縁基体１への充填性を良好なものとし、導体３と絶縁基体１との接合強度を良好なものとするため、導体３は図２（ａ）に示すような円形状の一部が切断された形状であることが好ましい。
また、導体３は、図３に示すように、複数の絶縁層に跨って形成され、絶縁基体１の側面に露出されたものであっても良い。これにより、導体３の側面に露出する面積を絶縁基体1の厚み方向に広領域に形成することができ、導体３とリード端子４との接合強度を強固なものとすることができる。また、図４に示すように、導体３は、絶縁基体１の厚み方向の異なる絶縁層に複数形成されるものであっても良く、複数の導体３のそれぞれにリード端子４が接続されるものであっても良い。これにより、絶縁基体１の側面の厚み方向に複数のリード端子４を配設することができるので、より小型で高密度な電子部品収納用パッケージとすることができる。また、図５に示すように、リード端子４は、導体３側の部位を幅広に形成させても良い。これにより、導体３とリード端子４との接合面積を広領域に形成することができ、導体３とリード端子４との接合強度を強固なものとすることができる。また、リード端子４は、導体３に接合される部位の表面に凹みや溝を形成させても構わない。これにより、導体３とリード端子４との接合面積を広領域にすることができ、導体３とリード端子４との接合強度をより強固なものとすることができる。
また、図６に示すように、配線導体２が、複数の絶縁層の異なる層間に複数形成されており、導体３の上端および下端が、複数の配線導体２に接続されていることが好ましい。これにより、上端および下端に接続された配線導体２にて導体３を上端および下端の方向から保持して絶縁基体１内部に導体３を強固に接合させることができるので、リード端子４を接合部材６を介して導体３に接合した際、接合部材６の応力により導体３が絶縁基体１から剥がれることをより良好に抑制することができる。
このような導体３は、次のようにして形成することができる。例えば、セラミック生シートの貫通孔に導体ペーストを充填した後、スクリーン印刷法等の厚膜形成法により導体ペーストの少なくとも一部を被覆するように配線導体２となる金属ペーストをセラミック生シートの上面および下面に印刷塗布し、他のセラミック生シートと積層することにより導体ペーストの上端および下端が金属ペーストに接続されることとなる。そして、絶縁基体１となるセラミック生シートとの同時焼成により、導体３の上端および下端が、複数の配線導体２に接続されることとなる。また、導体ペーストが充填されるセラミック生シートの上層となるセラミック生シートの下面や下層となるセラミック生シートの上面に金属ペーストを印刷塗布しておき、これらのセラミック生シートと導体ペーストが充填されたセラミック生シートとを積層した際、金属ペーストと導体ペーストとが接続されるようにしても構わない。また、金属ペーストは、導体ペーストが充填されたセラミック生シートの上面または下面のいずれか一方に印塗布し、他方を他のセラミックグリーンシートに印刷塗布し、積層した際に金属ペーストと導体ペーストとが接続されるようにしても構わない。また、導体３の上端および下端に接続されるそれぞれの配線導体２は、図６に示すように、絶縁基体１の厚み方向に貫通して形成された配線導体２により直接接続されているものであっても構わないし、それぞれの配線導体２が独立して導体３の上端または下端に接続されるものであっても構わない。
また、図７、８に示すように、導体３の端部が、導体３が形成された絶縁層の上層または下層の絶縁層に埋設されていることが好ましい。これにより、導体３は、上層または下層の絶縁層に埋設され方、導体３の上層または下層の絶縁層に引っかかりやすくなるので、導体３と絶縁基体１との接合強度を向上させることができ、リード端子４を接合部材６を介して導体３に接合した際、接合部材６の応力により導体３が絶縁基体１から剥がれることをより良好に抑制することができる。
このような導体３は、次のようにして形成することができる。例えば、セラミック生シートの貫通孔に導体ペーストを充填する際、導体ペーストがセラミック生シートの上面または下面の少なくとも一方から突出されるように形成しておくことで、他のセラミック生シートと積層した際、導体ペーストは絶縁基体１となるセラミック生シートの少なくとも一方に埋設されることとなる。そして、絶縁基体１となるセラミック生シートとの同時焼成により、導体３の端部が、導体３が形成された絶縁層の上層の絶縁層または下層の絶縁層に埋設される。
また、スクリーン印刷法等の埋込手段によってセラミック生シートの貫通孔に充填された導体ペーストがセラミック生シートの上面または下面から突出するように形成しても良いし、スクリーン印刷法等の埋込手段によってセラミック生シートの貫通孔に第１の導体ペーストを充填した後、スクリーン印刷法等の印刷手段によって第１の導体ペースト表面を第２の導体ペーストにより印刷塗布することによって第２の導体ペーストがセラミック生シートの上面または下面から突出するようにしても構わない。
なお、第１の導体ペースト表面に第２の導体ペーストを印刷塗布する場合、第２の導体ペーストは、貫通孔と同形状ではなく、貫通孔の領域よりも狭領域や広領域に印刷塗布しても良いし、セラミック生シートの貫通孔に充填した第１の導体ペーストとは含有率等の成分の異なる導体ペーストを用いて印刷塗布しても構わない。これにより、貫通孔に導体ペーストが充填されたセラミック生シートと他のセラミック生シートとを積層した際、導体ペーストは絶縁基体１となるセラミック生シートの少なくとも一方に埋設することとなり、導体３の端部が、導体３が形成された絶縁層の上層の絶縁層または下層の絶縁層埋設される。
また、導体３の端部は、導体３が形成された絶縁層の上層の絶縁層および下層の絶縁層の両方に埋設されていることがより好ましい。これにより、導体３の端部は、上層の絶縁層および下層の絶縁層のの両方に広く埋設され、絶縁基体１により引っかかりやすくなるので、導体３と絶縁基体１との接合強度をより良好に向上させることができる。
本発明の電子装置は、上記のような電子部品収納用パッケージの搭載部に半導体素子や水晶振動子等の電子部品５が搭載される。この構成により、リード端子４が絶縁基体１の側面に高密度に配設された信頼性の高い電子装置となる。
電子部品５は、ＩＣチップやＬＳＩチップ等の半導体素子、水晶振動子や圧電振動子等の圧電素子、各種センサ等である。電子部品５がフリップチップ型の半導体素子である場合には、はんだバンプや金バンプ、または導電性樹脂（異方性導電樹脂等）を介して、半導体素子の電極と配線層２とが電気的に接続される。また、電子部品５がワイヤボンディング型の半導体素子である場合には、ガラス、樹脂、ろう材を介して半導体素子の基板面（裏面）と基体１とが接合され、ボンディングワイヤを介して半導体素子の電極と配線導体２とが電気的に接続される。また、電子部品５が圧電素子である場合には、導電性樹脂を介して、圧電素子の電極と配線導体２とが電気的に接続される。
なお、本発明は上述の実施の形態に限定されず、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何ら差し支えない。例えば、上述の例では、電子部品５が搭載される搭載部１ａは、絶縁基体１の上面に形成されているが、搭載部１ａは、絶縁基体１の下面等の絶縁基体１の上面以外に形成されているものであっても構わない。また、上述の例では、リード端子４は、絶縁基体１の一側面に形成された導体３に接合されているが、絶縁基体１の二側面や四側面のように、絶縁基体１の複数の側面に導体３を形成し、リード端子４がこれらの導体３に接合されてなるものであっても構わない。また、電子部品５が搭載される搭載部１ａは、絶縁基体１の上面または下面に形成された凹部の底面に形成されるものであっても良いし、平板形状の絶縁基体１の上面または下面に形成されるものであっても良い。
本発明の電子部品収納用パッケージの実施の形態の一例を示す断面図である。 （ａ）〜（ｄ）は、本発明の電子部品収納用パッケージの接続パッドとリード端子との接続部における実施の形態の一例を示す拡大平面図である。 本発明の電子部品収納用パッケージの実施の形態の一例を示す断面図である。 本発明の電子部品収納用パッケージの実施の形態の一例を示す断面図である。 本発明の電子部品収納用パッケージの実施の形態の一例を示す断面図である。 本発明の電子部品収納用パッケージの実施の形態の一例を示す断面図である。 本発明の電子部品収納用パッケージの実施の形態の一例を示す断面図である。 図７における電子部品収納用パッケージの要部拡大断面図である。
符号の説明
１・・・・・・絶縁基体
２・・・・・・配線導体
３・・・・・・接続パッド
４・・・・・・リード端子
５・・・・・・電子部品
６・・・・・・接合部材

Claims (4)

  1. 複数の絶縁層からなり、電子部品の搭載部を有する絶縁基体と、前記複数の絶縁層の層間に形成されており、前記電子部品の電極に電気的に接続される配線導体と、前記複数の絶縁層の少なくとも一層を貫通しており、前記配線導体に電気的に接続されているとともに、表面の一部が前記絶縁基体の側面に露出された導体と、該導体の前記絶縁基体の前記側面に露出された部位に接合されたリード端子とを備え、前記導体は、前記絶縁基体の側面に露出された部位の幅より前記絶縁基体の内部に埋設された部位の幅の方が広いことを特徴とする電子部品収納用パッケージ。
  2. 前記配線導体が、前記複数の絶縁層の異なる層間に複数形成されており、前記導体の上端および下端が、前記複数の配線導体に接続されていることを特徴とする請求項１記載の電子部品収納用パッケージ。
  3. 前記導体の端部が、前記導体が形成された前記絶縁層の上層の絶縁層または下層の絶縁層に埋設されていることを特徴とする請求項１記載の電子部品収納用パッケージ。
  4. 請求項１乃至請求項３のいずれかに記載された電子部品収納用パッケージと、該電子部品収納用パッケージの前記絶縁基体に搭載された電子部品とを備えていることを特徴とする電子装置。
JP2005370988A 2005-12-22 2005-12-22 電子部品収納用パッケージおよび電子装置 Active JP4711823B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005370988A JP4711823B2 (ja) 2005-12-22 2005-12-22 電子部品収納用パッケージおよび電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005370988A JP4711823B2 (ja) 2005-12-22 2005-12-22 電子部品収納用パッケージおよび電子装置

Publications (2)

Publication Number Publication Date
JP2007173629A true JP2007173629A (ja) 2007-07-05
JP4711823B2 JP4711823B2 (ja) 2011-06-29

Family

ID=38299759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005370988A Active JP4711823B2 (ja) 2005-12-22 2005-12-22 電子部品収納用パッケージおよび電子装置

Country Status (1)

Country Link
JP (1) JP4711823B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088510A (ja) * 2007-09-28 2009-04-23 Samsung Electro Mech Co Ltd ガラスキャップモールディングパッケージ及びその製造方法、並びにカメラモジュール
JP2011181651A (ja) * 2010-03-01 2011-09-15 Panasonic Corp 放熱基板とその製造方法
JP2012089745A (ja) * 2010-10-21 2012-05-10 Kyocera Corp リード端子およびそれを備えたリード端子付き絶縁基体ならびに素子収納用パッケージ
JP2019160824A (ja) * 2018-03-07 2019-09-19 新光電気工業株式会社 電子部品用パッケージとその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55107249A (en) * 1979-02-12 1980-08-16 Mitsubishi Electric Corp Manufacture of container for semiconductor device
JP2001345522A (ja) * 2000-05-31 2001-12-14 Kyocera Corp 回路基板の製造方法とその回路基板
JP2002314257A (ja) * 2001-02-23 2002-10-25 Fujitsu Ltd 多層回路基板、その製造方法および電気アセンブリ
JP2005203487A (ja) * 2004-01-14 2005-07-28 Denso Corp 電子装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55107249A (en) * 1979-02-12 1980-08-16 Mitsubishi Electric Corp Manufacture of container for semiconductor device
JP2001345522A (ja) * 2000-05-31 2001-12-14 Kyocera Corp 回路基板の製造方法とその回路基板
JP2002314257A (ja) * 2001-02-23 2002-10-25 Fujitsu Ltd 多層回路基板、その製造方法および電気アセンブリ
JP2005203487A (ja) * 2004-01-14 2005-07-28 Denso Corp 電子装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088510A (ja) * 2007-09-28 2009-04-23 Samsung Electro Mech Co Ltd ガラスキャップモールディングパッケージ及びその製造方法、並びにカメラモジュール
JP2011181651A (ja) * 2010-03-01 2011-09-15 Panasonic Corp 放熱基板とその製造方法
JP2012089745A (ja) * 2010-10-21 2012-05-10 Kyocera Corp リード端子およびそれを備えたリード端子付き絶縁基体ならびに素子収納用パッケージ
JP2019160824A (ja) * 2018-03-07 2019-09-19 新光電気工業株式会社 電子部品用パッケージとその製造方法
JP7049141B2 (ja) 2018-03-07 2022-04-06 新光電気工業株式会社 電子部品用パッケージとその製造方法

Also Published As

Publication number Publication date
JP4711823B2 (ja) 2011-06-29

Similar Documents

Publication Publication Date Title
JP6791719B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6030370B2 (ja) 配線基板および電子装置
JP4711823B2 (ja) 電子部品収納用パッケージおよび電子装置
US10985098B2 (en) Electronic component mounting substrate, electronic device, and electronic module
JP2007234663A (ja) 配線基板及びそれを用いた電子装置
JP4562516B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6780996B2 (ja) 配線基板、電子装置および電子モジュール
JP6698301B2 (ja) 配線基板、電子装置および電子モジュール
JP4912118B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2021184481A (ja) 電子モジュール
EP3678196B1 (en) Substrate for mounting electronic components, electronic device, and electronic module
JP6737646B2 (ja) 配線基板、電子装置および電子モジュール
JP5078441B2 (ja) 電子部品収納用パッケージ、複数個取り電子部品収納用パッケージ及び電子装置、並びにこれらの判別方法
JP4986500B2 (ja) 積層基板、電子装置およびこれらの製造方法。
JP4587587B2 (ja) 電子部品搭載用基板
JP6818609B2 (ja) 配線基体および撮像装置
JP7433766B2 (ja) 回路基板、電子部品および電子モジュール
JP2010056506A (ja) 電子装置の実装構造
JP6687435B2 (ja) 配線基板、電子装置および電子モジュール
JP2021022699A (ja) 配線基体および電子装置
JP2008060420A (ja) 配線基板および電子装置
JP2005191041A (ja) 配線基板
JP2004281472A (ja) 配線基板
JP2015141933A (ja) 配線基板および電子装置
JP2005159129A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110322