JP6737646B2 - 配線基板、電子装置および電子モジュール - Google Patents
配線基板、電子装置および電子モジュール Download PDFInfo
- Publication number
- JP6737646B2 JP6737646B2 JP2016125650A JP2016125650A JP6737646B2 JP 6737646 B2 JP6737646 B2 JP 6737646B2 JP 2016125650 A JP2016125650 A JP 2016125650A JP 2016125650 A JP2016125650 A JP 2016125650A JP 6737646 B2 JP6737646 B2 JP 6737646B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- recess
- wiring board
- metal layer
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Description
本発明の第1の実施形態における電子装置は、図1〜図4に示すように、配線基板1と、配線基板1の凹部12に搭載された電子部品2とを含んでいる。電子装置は、図4に示すように、例えば電子モジュールを構成するモジュール用基板5上にはんだ6を用いて接続される。
域を点線にて示している。
において、絶縁基板11は、4層の絶縁層11aから形成されており、凹部12は、一方主面側の1番目〜3番目の絶縁層11aに設けられている。
ことが好ましい。
体14との間の絶縁層11aに埋設している。金属層13と貫通導体14との間の絶縁層11aの厚みの10%以下であることが好ましい。10%以上の厚みに埋設していると、凹部12の側壁または金属層13の表面に歪み等が生じやすくなる。
次に、本発明の第2の実施形態による電子装置について、図5〜図7を参照しつつ説明する。
きる。
次に、本発明の第3の実施形態による電子装置について、図8〜図10を参照しつつ説明する。本発明の第3の実施形態における電子装置において、上記した実施形態の電子装置と異なる点は、貫通導体群14Gの長さL1が凹部12の長さL2より大きい点である。また、第3の実施形態における電子装置において、第1の実施形態の電子装置と同様に、図8に示す例において、平面透視において、金属層13が重なる領域が重なる領域を点線にて示している。また、図9に示す例において、平面透視において、貫通導体14が重なる領域を点線にて示している。また、図9および図10に示す例において、凹部12が重なる領域を点線にて示している。
11・・・・絶縁基板
12・・・・凹部
13・・・・金属層
14・・・・貫通導体
14G・・・貫通導体群
15・・・・配線導体
16・・・・絶縁膜
2・・・・電子部品
3・・・・接続部材
L1・・・貫通導体群の長さ
L2・・・凹部の長さ
Claims (7)
- 主面に電子部品を搭載する凹部を有する、平面視で矩形状の絶縁基板と、
前記凹部の側壁上に設けられた枠状の金属層と、
平面透視で前記金属層に覆われるように配置された複数の貫通導体を含む貫通導体群とを有しており、
前記金属層と前記貫通導体群とが離れており、前記絶縁基板の厚み方向において前記金属層と前記貫通導体群との間に他の貫通導体を有しておらず、平面透視で前記貫通導体群が前記凹部の側壁に沿って設けられており、
前記金属層を囲んで位置し、前記金属層の外縁端部を被覆する絶縁膜を有していることを特徴とする配線基板。 - 平面透視において、前記貫通導体群は前記複数の貫通導体が帯状に配置されていることを特徴とする請求項1に記載の配線基板。
- 平面透視において、前記貫通導体群は前記凹部の側壁の角部から離れて設けられていることを特徴とする請求項1または請求項2に記載の配線基板。
- 平面透視において、前記貫通導体群は前記凹部の側壁における外縁側に設けられていることを特徴とする請求項1乃至請求項3のいずれかに記載の配線基板。
- 平面透視において、前記貫通導体群の長さは前記凹部の長さより大きいことを特徴とする請求項1乃至請求項4のいずれかに配線基板。
- 請求項1乃至請求項5のいずれかに記載の配線基板と、
前記凹部に搭載された電子部品とを有することを特徴とする電子装置。 - 接続パッドを有するモジュール用基板と、
前記接続パッドにはんだを介して接続された請求項6に記載の電子装置とを有することを特徴とする電子モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016125650A JP6737646B2 (ja) | 2016-06-24 | 2016-06-24 | 配線基板、電子装置および電子モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016125650A JP6737646B2 (ja) | 2016-06-24 | 2016-06-24 | 配線基板、電子装置および電子モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017228730A JP2017228730A (ja) | 2017-12-28 |
JP6737646B2 true JP6737646B2 (ja) | 2020-08-12 |
Family
ID=60892225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016125650A Active JP6737646B2 (ja) | 2016-06-24 | 2016-06-24 | 配線基板、電子装置および電子モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6737646B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3470852B2 (ja) * | 1996-12-25 | 2003-11-25 | 日本特殊陶業株式会社 | 配線基板とその製造方法 |
JP3714833B2 (ja) * | 1999-11-16 | 2005-11-09 | 日本電波工業株式会社 | セラミック容器及びこれを用いた水晶振動子 |
WO2006120826A1 (ja) * | 2005-05-12 | 2006-11-16 | Murata Manufacturing Co., Ltd. | セラミック多層基板 |
JP5409261B2 (ja) * | 2008-11-26 | 2014-02-05 | 京セラ株式会社 | 電子部品搭載用基板の製造方法 |
JP6096812B2 (ja) * | 2013-01-22 | 2017-03-15 | 京セラ株式会社 | 電子素子搭載用パッケージ、電子装置および撮像モジュール |
JP6306474B2 (ja) * | 2014-08-28 | 2018-04-04 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
-
2016
- 2016-06-24 JP JP2016125650A patent/JP6737646B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017228730A (ja) | 2017-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11145587B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
JP6791719B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
JP6767204B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
JP6698826B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
JP6431191B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6626735B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
JP6780996B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6698301B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP2021184481A (ja) | 電子モジュール | |
JP6933716B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
JP6878562B2 (ja) | 配線基板、電子装置および電子モジュール | |
US10937707B2 (en) | Wiring substrate, electronic device, and electronic module | |
JPWO2017073486A1 (ja) | 配線基板、電子装置および電子モジュール | |
JP6737646B2 (ja) | 配線基板、電子装置および電子モジュール | |
JPWO2020137152A1 (ja) | 配線基板、電子装置および電子モジュール | |
JP6687435B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6595308B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
JP6633381B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
CN107431047B (zh) | 布线基板、电子装置以及电子模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200616 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200716 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6737646 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |