JP3470852B2 - 配線基板とその製造方法 - Google Patents
配線基板とその製造方法Info
- Publication number
- JP3470852B2 JP3470852B2 JP34432896A JP34432896A JP3470852B2 JP 3470852 B2 JP3470852 B2 JP 3470852B2 JP 34432896 A JP34432896 A JP 34432896A JP 34432896 A JP34432896 A JP 34432896A JP 3470852 B2 JP3470852 B2 JP 3470852B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- wiring board
- layer
- sealing
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子等の電
子部品を搭載し、且つこれをカバーによって封止するた
めのセラミックからなる配線基板とその製造方法に関
し、特に優れた封止特性を有するものに関する。
子部品を搭載し、且つこれをカバーによって封止するた
めのセラミックからなる配線基板とその製造方法に関
し、特に優れた封止特性を有するものに関する。
【０００２】
【従来の技術】一般に、積層セラミック配線基板６０
は、図５(Ａ)に示すように、全体が扁平な矩形の箱形状
を呈し、複数のセラミック層を積層して一体化したもの
である。この基板６０は、表面上に半導体素子等を固着
して搭載するための凹んだキャビティ６２を有し、これ
を囲む最上段のセラミック層６４の表面上には、搭載さ
れた半導体素子を封止するカバー(図示せず)を固着する
ための封止用メタライズ層６５が矩形状に形成される。
また、最上段のセラミック層６４とこれに隣接するセラ
ミック層６６との間には、キャビティ６２側に突出した
段部６７上に張り出して、段部６７の四辺上にパターン
化された多数の導体配線７０が形成されている。
は、図５(Ａ)に示すように、全体が扁平な矩形の箱形状
を呈し、複数のセラミック層を積層して一体化したもの
である。この基板６０は、表面上に半導体素子等を固着
して搭載するための凹んだキャビティ６２を有し、これ
を囲む最上段のセラミック層６４の表面上には、搭載さ
れた半導体素子を封止するカバー(図示せず)を固着する
ための封止用メタライズ層６５が矩形状に形成される。
また、最上段のセラミック層６４とこれに隣接するセラ
ミック層６６との間には、キャビティ６２側に突出した
段部６７上に張り出して、段部６７の四辺上にパターン
化された多数の導体配線７０が形成されている。
【０００３】ところで、この導体配線７０は、図５(Ｂ)
の縦断面図、及び図５(Ｃ)のコーナーの部分拡大平面図
に示すように、セラミック層６４，６６間の各コーナ部
Ｓには形成されていない。これは、キャビティ６２が半
導体素子よりも大きいことと、図５(Ｂ)中にて一点鎖線
で示す搭載される半導体素子７４側の接続用パッドが、
その四側面に沿って配置されているので、これらと金属
細線７６で接続される各配線７０も上記接続用パッドに
近接させるため、段部６７上のコーナー部Ｓを除いた部
分にそれらの先端を位置させるからである。
の縦断面図、及び図５(Ｃ)のコーナーの部分拡大平面図
に示すように、セラミック層６４，６６間の各コーナ部
Ｓには形成されていない。これは、キャビティ６２が半
導体素子よりも大きいことと、図５(Ｂ)中にて一点鎖線
で示す搭載される半導体素子７４側の接続用パッドが、
その四側面に沿って配置されているので、これらと金属
細線７６で接続される各配線７０も上記接続用パッドに
近接させるため、段部６７上のコーナー部Ｓを除いた部
分にそれらの先端を位置させるからである。
【０００４】一方、近年における半導体装置の小型化、
軽量化の要求に応じて、配線基板も小型化、薄肉化、及
び高性能化が求められ、これらに伴い導体配線を設ける
場所や大きさも制限を受けるようになっている。このた
め、導体配線の幅を細くし、隣接する配線との間隙を狭
くする必要がある。しかし、各導体配線を細くすると、
導通抵抗が高くなるので、これを低くするためその厚み
を増やす必要も生じてくる。従って、前記導体配線７０
は、前記段部６７の各四辺の中央寄りに集中する傾向に
あり、導体配線７０のない前記コーナー部Ｓを形成する
ことになる。
軽量化の要求に応じて、配線基板も小型化、薄肉化、及
び高性能化が求められ、これらに伴い導体配線を設ける
場所や大きさも制限を受けるようになっている。このた
め、導体配線の幅を細くし、隣接する配線との間隙を狭
くする必要がある。しかし、各導体配線を細くすると、
導通抵抗が高くなるので、これを低くするためその厚み
を増やす必要も生じてくる。従って、前記導体配線７０
は、前記段部６７の各四辺の中央寄りに集中する傾向に
あり、導体配線７０のない前記コーナー部Ｓを形成する
ことになる。
【０００５】ところが、前記封止用メタライズ層６５上
に、図示しないカバーをロウ付けにより固着すると、そ
の四隅にはロウが充填されない隙間が形成されてしま
い、キャビティ６２内に搭載された半導体素子７４の気
密封止が不十分となる問題点があった。これは、前記の
各コーナー部Ｓには導体配線７０がないため、その厚み
分に応じて最上段のセラミック層６４が凹み、その表面
に形成された封止用メタライズ層６５の四隅が凹むため
である。この凹みは、各配線７０同士が一定以上離隔し
ていると生じる傾向がある。
に、図示しないカバーをロウ付けにより固着すると、そ
の四隅にはロウが充填されない隙間が形成されてしま
い、キャビティ６２内に搭載された半導体素子７４の気
密封止が不十分となる問題点があった。これは、前記の
各コーナー部Ｓには導体配線７０がないため、その厚み
分に応じて最上段のセラミック層６４が凹み、その表面
に形成された封止用メタライズ層６５の四隅が凹むため
である。この凹みは、各配線７０同士が一定以上離隔し
ていると生じる傾向がある。
【０００６】
【発明が解決すべき課題】本発明は、以上の従来の技術
が抱える問題点を解決し、セラミックの絶縁層を積層し
て一体化し、半導体素子等の電子部品を搭載して封止す
るための配線基板であって、係る封止を確実且つ容易に
行える配線基板とこれを得るための製造方法を提供する
ことを目的とする。
が抱える問題点を解決し、セラミックの絶縁層を積層し
て一体化し、半導体素子等の電子部品を搭載して封止す
るための配線基板であって、係る封止を確実且つ容易に
行える配線基板とこれを得るための製造方法を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記課題を解
決するため、封止用メタライズ層の直下に位置する導体
配線が互いに離隔した部分に、この配線の厚みを補う絶
縁スペーサを配置することに着想して得られたものであ
る。即ち、本発明の配線基板は、複数のセラミック層を
積層して一体化した配線基板であって、搭載する電子部
品を封止するためのカバーを固着する封止用メタライズ
層を表面上に有する第１セラミック層と、この第１セラ
ミック層に隣接して積層された第２セラミック層と、こ
れら第１及び第２セラミック層の間に形成された導体配
線と、上記第１及び第２セラミック層の間のうち該導体
配線の無いコーナー部であって、平面視したときに、上
記封止用メタライズ層と重複する重複部分の少なくとも
一部に配置された絶縁スペーサと、を有することを特徴
とする。係る構成により、第１セラミック層上の封止用
メタライズ層のコーナー付近における凹みを少なく、或
いは無くすることができる。また、ロウ付け部に隙間を
生じないので、搭載される電子部品を確実に封止するこ
とができる。尚、上記カバーの固着については、封止用
メタライズ層上に直接カバーをロウ付けする場合の他、
封止用メタライズ層上にカバー固着用リングをロウ付け
し、このリングを介してカバーを封止用メタライズ層上
に固着する場合も含まれる。
決するため、封止用メタライズ層の直下に位置する導体
配線が互いに離隔した部分に、この配線の厚みを補う絶
縁スペーサを配置することに着想して得られたものであ
る。即ち、本発明の配線基板は、複数のセラミック層を
積層して一体化した配線基板であって、搭載する電子部
品を封止するためのカバーを固着する封止用メタライズ
層を表面上に有する第１セラミック層と、この第１セラ
ミック層に隣接して積層された第２セラミック層と、こ
れら第１及び第２セラミック層の間に形成された導体配
線と、上記第１及び第２セラミック層の間のうち該導体
配線の無いコーナー部であって、平面視したときに、上
記封止用メタライズ層と重複する重複部分の少なくとも
一部に配置された絶縁スペーサと、を有することを特徴
とする。係る構成により、第１セラミック層上の封止用
メタライズ層のコーナー付近における凹みを少なく、或
いは無くすることができる。また、ロウ付け部に隙間を
生じないので、搭載される電子部品を確実に封止するこ
とができる。尚、上記カバーの固着については、封止用
メタライズ層上に直接カバーをロウ付けする場合の他、
封止用メタライズ層上にカバー固着用リングをロウ付け
し、このリングを介してカバーを封止用メタライズ層上
に固着する場合も含まれる。
【０００８】前記絶縁スペーサが、第１及び第２セラミ
ック層と同種のセラミックからなる配線基板も含まれ
る。このようにすると、封止用メタライズ層に凹みがな
く、内部が一体化されたセラミックからなる配線基板を
得ることができる。更に、前記絶縁スペーサの厚さが、
前記重複部分における導体配線の厚さと略同一である配
線基板や、前記第１セラミック層の厚さが０．５５mm以
下である配線基板も含まれる。これによれば、前記封止
用メタライズ層の凹みを一層確実に防止でき、良好な封
止が可能になる。
ック層と同種のセラミックからなる配線基板も含まれ
る。このようにすると、封止用メタライズ層に凹みがな
く、内部が一体化されたセラミックからなる配線基板を
得ることができる。更に、前記絶縁スペーサの厚さが、
前記重複部分における導体配線の厚さと略同一である配
線基板や、前記第１セラミック層の厚さが０．５５mm以
下である配線基板も含まれる。これによれば、前記封止
用メタライズ層の凹みを一層確実に防止でき、良好な封
止が可能になる。
【０００９】尚、前記導体配線の互いに離隔して隣接す
る各配線間の間隙が、前記第１セラミック層の厚さの略
２分の一以上である部分に絶縁スペーサを配置すると、
上記凹みを防止することができるので好ましい。また、
本発明には、以上における配線基板を得るため、焼成後
に前記第１又は第２セラミック層となる各グリーンシー
トの表面に対し、所定位置に焼成後に前記導体配線とな
る金属ペーストを塗布する工程と、前記重複部分の少な
くとも一部となり且つ焼成後に上記第２セラミック層と
なるグリーンシートのコーナー部に、焼成後に前記絶縁
スペーサとなる絶縁ペーストを塗布する工程とを、相前
後して有する配線基板の製造方法も含まれる。
る各配線間の間隙が、前記第１セラミック層の厚さの略
２分の一以上である部分に絶縁スペーサを配置すると、
上記凹みを防止することができるので好ましい。また、
本発明には、以上における配線基板を得るため、焼成後
に前記第１又は第２セラミック層となる各グリーンシー
トの表面に対し、所定位置に焼成後に前記導体配線とな
る金属ペーストを塗布する工程と、前記重複部分の少な
くとも一部となり且つ焼成後に上記第２セラミック層と
なるグリーンシートのコーナー部に、焼成後に前記絶縁
スペーサとなる絶縁ペーストを塗布する工程とを、相前
後して有する配線基板の製造方法も含まれる。
【００１０】この方法によれば、金属ペーストとコーナ
ー部の絶縁ペーストを重ならないように位置合わせして
塗布できるので、導体配線とコーナー部の絶縁スペーサ
が重なることがなく、確実に前記封止用メタライズ層を
平坦化できる。また、前記絶縁ペーストのセラミック成
分が、第１及び第２セラミック層となる各グリーンシー
トと同種のセラミック成分である製造方法も含まれる。
これによれば、焼成後は、絶縁ペーストも第１及び第２
セラミック層と同質のセラミックとなって一体化され、
強固な配線基板を得ることができる。
ー部の絶縁ペーストを重ならないように位置合わせして
塗布できるので、導体配線とコーナー部の絶縁スペーサ
が重なることがなく、確実に前記封止用メタライズ層を
平坦化できる。また、前記絶縁ペーストのセラミック成
分が、第１及び第２セラミック層となる各グリーンシー
トと同種のセラミック成分である製造方法も含まれる。
これによれば、焼成後は、絶縁ペーストも第１及び第２
セラミック層と同質のセラミックとなって一体化され、
強固な配線基板を得ることができる。
【００１１】
【発明の実施の形態】以下に本発明の実施に好適な形態
を図面と共に説明する。図１は、本発明の配線基板１に
関し、同図(Ａ)の斜視図のように、この配線基板１は、
上面の略中央に、後述する半導体素子を搭載するための
凹んだキャビティ２を有する扁平な矩形の箱形状を呈す
る。また、配線基板１は図１(Ｂ)に示すように、複数の
セラミック層３〜８を上下に一体に積層している。上記
キャビティ２の周りを囲む最上段の第１セラミック層３
とこの下方に隣接する第２セラミック層４は、各々中央
部に空間を有する四角枠状のもので、且つ第１及び第２
セラミック層３，４の間の内側には段部４ａが形成され
ている。
を図面と共に説明する。図１は、本発明の配線基板１に
関し、同図(Ａ)の斜視図のように、この配線基板１は、
上面の略中央に、後述する半導体素子を搭載するための
凹んだキャビティ２を有する扁平な矩形の箱形状を呈す
る。また、配線基板１は図１(Ｂ)に示すように、複数の
セラミック層３〜８を上下に一体に積層している。上記
キャビティ２の周りを囲む最上段の第１セラミック層３
とこの下方に隣接する第２セラミック層４は、各々中央
部に空間を有する四角枠状のもので、且つ第１及び第２
セラミック層３，４の間の内側には段部４ａが形成され
ている。
【００１２】第１セラミック層３の表面３ａ上には、キ
ャビティ２を囲むように四角形状の封止用メタライズ層
９が設けられている。該封止用メタライズ層９は、図１
(Ｂ)中に一点鎖線で示す半導体素子Ｉが、キャビティ２
の底面を形成するセラミック層５の上面に搭載された
後、これを封止する図示しないカバーの周縁をロウ付け
等して固着するために用いられる。また、前記段部４ａ
上から第１，２セラミック層３，４の間にかけて、先端
のボンディングパッド部１１をキャビティ２側に向け、
且つ互いに平行な多数の導体配線１０が形成されてい
る。
ャビティ２を囲むように四角形状の封止用メタライズ層
９が設けられている。該封止用メタライズ層９は、図１
(Ｂ)中に一点鎖線で示す半導体素子Ｉが、キャビティ２
の底面を形成するセラミック層５の上面に搭載された
後、これを封止する図示しないカバーの周縁をロウ付け
等して固着するために用いられる。また、前記段部４ａ
上から第１，２セラミック層３，４の間にかけて、先端
のボンディングパッド部１１をキャビティ２側に向け、
且つ互いに平行な多数の導体配線１０が形成されてい
る。
【００１３】これらの配線１０は、図２(Ａ)にも示すよ
うに、段部４ａの四辺の各辺中間部分に形成されるが、
段部４ａの各コーナー部４ｂには形成されない。その理
由もやはりキャビティ２が半導体素子Ｉより大きく、且
つ半導体素子Ｉ側の後述する接続用パッドがその四辺の
側面に沿って配置されているためである。即ち、図１
(Ｂ)中に一点鎖線で示す金属細線Ｗによって、素子Ｉ側
の接続用パッドと上記各配線１０のボンディングパッド
部１１とをワイヤボンディングするためである。尚、導
体配線１０は、第１，２セラミック層３，４の間から、
下方のセラミック層４〜８間に形成される図示しない導
体配線やメタルプレーン層等にビアを介して導通されて
いる。また、前記段部４ａを２段以上形成して、配線の
高密度化に対応することもできる。
うに、段部４ａの四辺の各辺中間部分に形成されるが、
段部４ａの各コーナー部４ｂには形成されない。その理
由もやはりキャビティ２が半導体素子Ｉより大きく、且
つ半導体素子Ｉ側の後述する接続用パッドがその四辺の
側面に沿って配置されているためである。即ち、図１
(Ｂ)中に一点鎖線で示す金属細線Ｗによって、素子Ｉ側
の接続用パッドと上記各配線１０のボンディングパッド
部１１とをワイヤボンディングするためである。尚、導
体配線１０は、第１，２セラミック層３，４の間から、
下方のセラミック層４〜８間に形成される図示しない導
体配線やメタルプレーン層等にビアを介して導通されて
いる。また、前記段部４ａを２段以上形成して、配線の
高密度化に対応することもできる。
【００１４】図２(Ａ)は、配線基板１の第１セラミック
層３を取り除いた状態の平面図を示す。第２セラミック
層４の上面の内周側となる四辺の段部４ａに沿って、前
述したように導体配線１０が段部４ａの各コーナー部４
ｂを除いて形成されている。この各コーナー部４ｂに
は、平面視で略Ｌ字形状を呈する絶縁スペーサ１６がそ
れぞれ互いに前記キャビティ２を囲むように配置されて
いる。この絶縁スペーサ１６は各導体配線１０と略同一
の厚みを有する。
層３を取り除いた状態の平面図を示す。第２セラミック
層４の上面の内周側となる四辺の段部４ａに沿って、前
述したように導体配線１０が段部４ａの各コーナー部４
ｂを除いて形成されている。この各コーナー部４ｂに
は、平面視で略Ｌ字形状を呈する絶縁スペーサ１６がそ
れぞれ互いに前記キャビティ２を囲むように配置されて
いる。この絶縁スペーサ１６は各導体配線１０と略同一
の厚みを有する。
【００１５】また、図２(Ｂ)に示すように、絶縁スペー
サ１６の位置は同図中に破線で示す平面視したときの封
止用メタライズ層９（即ち封止用メタライズ層９を第２
セラミック層４の表面に投影したときの像）と重複する
重複部分の一部となるようにされている。ここで、絶縁
スペーサ１６の幅は、破線で示す上記封止用メタライズ
層９の幅よりやや広く設定されている。即ち、絶縁スペ
ーサ１６の寸法は、封止用メタライズ層９の幅方向につ
いてはこのメタライズ層９よりもやや広くされている。
このようにすると、絶縁スペーサ１６と封止用メタライ
ズ層９との位置ズレが生じても、これを吸収できるし、
封止用メタライズ層９の幅方向全体に渉って平坦化でき
るからである。尚、この絶縁スペーサ１６は、各セラミ
ック層３〜８と同種のセラミックからなる。
サ１６の位置は同図中に破線で示す平面視したときの封
止用メタライズ層９（即ち封止用メタライズ層９を第２
セラミック層４の表面に投影したときの像）と重複する
重複部分の一部となるようにされている。ここで、絶縁
スペーサ１６の幅は、破線で示す上記封止用メタライズ
層９の幅よりやや広く設定されている。即ち、絶縁スペ
ーサ１６の寸法は、封止用メタライズ層９の幅方向につ
いてはこのメタライズ層９よりもやや広くされている。
このようにすると、絶縁スペーサ１６と封止用メタライ
ズ層９との位置ズレが生じても、これを吸収できるし、
封止用メタライズ層９の幅方向全体に渉って平坦化でき
るからである。尚、この絶縁スペーサ１６は、各セラミ
ック層３〜８と同種のセラミックからなる。
【００１６】そして、図３(Ａ)に示すように、各導体配
線１０のボンディングパッド部１１とキャビティ２内に
搭載された半導体素子Ｉの各接続用パッド１８とを、そ
れぞれ金属細線Ｗにより接続する。次に、図３(Ｂ)に示
すように、第１セラミック層３の上方に平面視で矩形状
のカバー２０を位置させ、その周縁２１と前記封止用メ
タライズ層９とを全周に渉り、例えばAu−Sn系のロウで
ロウ付けすることにより、半導体素子Ｉの封止が成され
る。この配線基板１の場合、前記絶縁スペーサ１６を内
部に配置したことにより、封止用メタライズ層９は、そ
の各コーナに凹みのない平坦化されたものとなるため、
上記カバー２０とのロウ付け部も全周に渉って隙間のな
い優れた封止を得ることができる。
線１０のボンディングパッド部１１とキャビティ２内に
搭載された半導体素子Ｉの各接続用パッド１８とを、そ
れぞれ金属細線Ｗにより接続する。次に、図３(Ｂ)に示
すように、第１セラミック層３の上方に平面視で矩形状
のカバー２０を位置させ、その周縁２１と前記封止用メ
タライズ層９とを全周に渉り、例えばAu−Sn系のロウで
ロウ付けすることにより、半導体素子Ｉの封止が成され
る。この配線基板１の場合、前記絶縁スペーサ１６を内
部に配置したことにより、封止用メタライズ層９は、そ
の各コーナに凹みのない平坦化されたものとなるため、
上記カバー２０とのロウ付け部も全周に渉って隙間のな
い優れた封止を得ることができる。
【００１７】次に、配線基板１の製造方法について説明
する。各セラミック層３〜８となるアルミナ等からなる
同数のグリーンシートを用意し、各々が必要な形状にな
るよう抜き打ち加工される。各グリーンシートの表面に
は、タングステン又はモリブデン等の高融点の金属粉末
からなるメタライズインクをスクリーン印刷により、焼
成後に所望の回路を形成する導体配線１０やメタルプレ
ーン層となる金属ペーストを塗布する。この際、第１セ
ラミック層３となるグリーンシートの上表面には、前記
封止用メタライズ層９となる金属ペーストが塗布され、
また、第２セラミック層４となるグリーンシートの上表
面には、前記多数の導体配線１０となる金属ペーストが
塗布される。
する。各セラミック層３〜８となるアルミナ等からなる
同数のグリーンシートを用意し、各々が必要な形状にな
るよう抜き打ち加工される。各グリーンシートの表面に
は、タングステン又はモリブデン等の高融点の金属粉末
からなるメタライズインクをスクリーン印刷により、焼
成後に所望の回路を形成する導体配線１０やメタルプレ
ーン層となる金属ペーストを塗布する。この際、第１セ
ラミック層３となるグリーンシートの上表面には、前記
封止用メタライズ層９となる金属ペーストが塗布され、
また、第２セラミック層４となるグリーンシートの上表
面には、前記多数の導体配線１０となる金属ペーストが
塗布される。
【００１８】更に、導体配線１０同士が大きな間隔で離
隔する前記段部４ａの各コーナー部４ｂには、アルミナ
等からなる絶縁ペーストが印刷により、図２(Ｂ)に示し
たように、配線基板１の完成時に破線で示す封止用メタ
ライズ層９と重複する重複部分に塗布される。このとき
絶縁ペーストと導体配線１０となる金属ペーストとが重
複しないようにする。両者が重なると、逆に封止用メタ
ライズ層９に凸部ができて平坦にならないからである。
絶縁ペーストと金属ペーストの塗布する順序は、上記と
逆に絶縁ペーストを先に行っても良い。尚、周知のよう
に各グリーシートのビアホール内には、導体配線１０と
下方の導体配線を導通するため、メタライズインクを充
填してビアを形成する。これらのグリーンシートを所定
の順序に従って積層し圧着した後、焼成することによ
り、各セラミック層３〜８が一体化された配線基板１を
得る。また、上記絶縁ペーストはセラミックの絶縁スペ
ーサ１６となって、第１，２セラミック層３，４と一体
化される。
隔する前記段部４ａの各コーナー部４ｂには、アルミナ
等からなる絶縁ペーストが印刷により、図２(Ｂ)に示し
たように、配線基板１の完成時に破線で示す封止用メタ
ライズ層９と重複する重複部分に塗布される。このとき
絶縁ペーストと導体配線１０となる金属ペーストとが重
複しないようにする。両者が重なると、逆に封止用メタ
ライズ層９に凸部ができて平坦にならないからである。
絶縁ペーストと金属ペーストの塗布する順序は、上記と
逆に絶縁ペーストを先に行っても良い。尚、周知のよう
に各グリーシートのビアホール内には、導体配線１０と
下方の導体配線を導通するため、メタライズインクを充
填してビアを形成する。これらのグリーンシートを所定
の順序に従って積層し圧着した後、焼成することによ
り、各セラミック層３〜８が一体化された配線基板１を
得る。また、上記絶縁ペーストはセラミックの絶縁スペ
ーサ１６となって、第１，２セラミック層３，４と一体
化される。
【００１９】得られた配線基板１の第１セラミック層３
の厚さは0.40mmで、第２セラミック層４を含む他のセラ
ミック層４〜８の各厚さは0.50mmである。また、前記導
体配線１０と絶縁スペーサ１６の厚さは、何れも１５〜
２０μｍの範囲内であった。更に、絶縁スペーサ１６と
これに隣接する配線１０との隙間は、各辺中間部分の配
線１０相互の間隔以下となっている。尚、絶縁スペーサ
１６の寸法のうち、封止用メタライズ層９の幅方向に沿
う寸法は、このメタライズ層９の幅と同等かこれより広
く、具体的には0.50〜1.00mm程度広くした。そして、封
止用メタライズ層９における凹凸量(厚さ方向における
凹部と凸部との高さの差の最大値を言う)は、３μｍで
あった。このような配線基板１と、これと同様に製造さ
れ絶縁スペーサ１６のない従来の配線基板６０につい
て、第１(最上段)セラミック層３，６４の厚さをそれぞ
れ変えて、各封止用メタライズ層９，６５における凹凸
量を測定した。この測定には、接触型表面粗さ計を用
い、且つ各厚さ毎に２０個のサンプルを測定し、それら
の平均値を算出した。その結果を表１に示す。
の厚さは0.40mmで、第２セラミック層４を含む他のセラ
ミック層４〜８の各厚さは0.50mmである。また、前記導
体配線１０と絶縁スペーサ１６の厚さは、何れも１５〜
２０μｍの範囲内であった。更に、絶縁スペーサ１６と
これに隣接する配線１０との隙間は、各辺中間部分の配
線１０相互の間隔以下となっている。尚、絶縁スペーサ
１６の寸法のうち、封止用メタライズ層９の幅方向に沿
う寸法は、このメタライズ層９の幅と同等かこれより広
く、具体的には0.50〜1.00mm程度広くした。そして、封
止用メタライズ層９における凹凸量(厚さ方向における
凹部と凸部との高さの差の最大値を言う)は、３μｍで
あった。このような配線基板１と、これと同様に製造さ
れ絶縁スペーサ１６のない従来の配線基板６０につい
て、第１(最上段)セラミック層３，６４の厚さをそれぞ
れ変えて、各封止用メタライズ層９，６５における凹凸
量を測定した。この測定には、接触型表面粗さ計を用
い、且つ各厚さ毎に２０個のサンプルを測定し、それら
の平均値を算出した。その結果を表１に示す。
【００２０】
【表１】
【００２１】表１の結果から判るように、各基板１，６
０の第１(最上段)セラミック層３，６４の厚さが0.60mm
の場合を除き、何れも基板１の方が凹凸量が小さくな
る。またその差は第１セラミック層３，６４の厚さが薄
くなる程顕著となる。一方、第１セラミック層３，６４
の厚さが0.60mmの場合は、両者の凹凸量に差はなかっ
た。これは、配線１０等の厚みによる凹凸が、第１(最
上段)セラミック層３，６４が厚くなる程これに吸収さ
れるため、封止用メタライズ層９，６５上に現れる凹凸
量が小さくなるためである。この結果から、本例では第
１セラミック層３の厚さが０.６０mm未満、少なくとも
０.５５mm以下である場合において効果を発揮すること
が理解できる。この結果から、本発明の基板１は、セラ
ミック層３〜８が薄肉化しても、第１セラミック層３上
の封止用メタライズ層９を平坦化できることが判る。
０の第１(最上段)セラミック層３，６４の厚さが0.60mm
の場合を除き、何れも基板１の方が凹凸量が小さくな
る。またその差は第１セラミック層３，６４の厚さが薄
くなる程顕著となる。一方、第１セラミック層３，６４
の厚さが0.60mmの場合は、両者の凹凸量に差はなかっ
た。これは、配線１０等の厚みによる凹凸が、第１(最
上段)セラミック層３，６４が厚くなる程これに吸収さ
れるため、封止用メタライズ層９，６５上に現れる凹凸
量が小さくなるためである。この結果から、本例では第
１セラミック層３の厚さが０.６０mm未満、少なくとも
０.５５mm以下である場合において効果を発揮すること
が理解できる。この結果から、本発明の基板１は、セラ
ミック層３〜８が薄肉化しても、第１セラミック層３上
の封止用メタライズ層９を平坦化できることが判る。
【００２２】この配線基板１は、その封止用メタライズ
層９や、各導体配線１０のボンディングパッド部１１、
並びに図示しない配線の露出表面に厚さ１〜１０μｍの
Ｎｉメッキを施し、最下段のセラミック層８の下面に位
置する配線の図示しない露出表面に外部端子となるピン
Ｐをロウ付けする(図１(Ｂ)参照)。更にこれらの表面に
上記同様のＮｉメッキと厚さ１〜７μｍの金メッキを施
す。配線の露出表面に施すＮｉメッキは、ピンＰをロウ
付けする際のAu−Cu合金からなる銀系ロウ材の流れを良
好にするために行う。また、ボンディングパッド部１１
やピンＰ表面に施すＮｉメッキと金メッキは、前者は半
導体素子Ｉと接続する金属細線Ｗとの接続を強固にし、
後者はマザーボードのプリント基板等に強固に接続する
ことを可能にする。そして、係る配線基板１のキャビテ
ィ２内のダイアタッチ面に半導体素子ＩがAu−Si系のロ
ウ材でロウ付けされて搭載され、前記図３(Ａ)で示した
ように、金の細線Ｗを用いて基板１の各配線１０のボン
ディングパッド部１１と素子Ｉの各接続用パッド１８と
がそれぞれ接続される。
層９や、各導体配線１０のボンディングパッド部１１、
並びに図示しない配線の露出表面に厚さ１〜１０μｍの
Ｎｉメッキを施し、最下段のセラミック層８の下面に位
置する配線の図示しない露出表面に外部端子となるピン
Ｐをロウ付けする(図１(Ｂ)参照)。更にこれらの表面に
上記同様のＮｉメッキと厚さ１〜７μｍの金メッキを施
す。配線の露出表面に施すＮｉメッキは、ピンＰをロウ
付けする際のAu−Cu合金からなる銀系ロウ材の流れを良
好にするために行う。また、ボンディングパッド部１１
やピンＰ表面に施すＮｉメッキと金メッキは、前者は半
導体素子Ｉと接続する金属細線Ｗとの接続を強固にし、
後者はマザーボードのプリント基板等に強固に接続する
ことを可能にする。そして、係る配線基板１のキャビテ
ィ２内のダイアタッチ面に半導体素子ＩがAu−Si系のロ
ウ材でロウ付けされて搭載され、前記図３(Ａ)で示した
ように、金の細線Ｗを用いて基板１の各配線１０のボン
ディングパッド部１１と素子Ｉの各接続用パッド１８と
がそれぞれ接続される。
【００２３】最後に、封止用メタライズ層９に、Au−Sn
系等のロウ材を用いて、金属製のカバー２０がロウ付け
され、半導体素子Ｉを封止する(図３(Ｂ)参照)。ここ
で、基板１の上記カバー２０の封止性について、従来例
と共に説明する。Ｎｉメッキ及び金メッキを施したFe-N
i-Co系合金からなる厚さ0.25mmのカバー２０を、厚さ0.
030mmのAu-Sn合金のロウ材プリフォームを用いて封止用
メタライズ層９上にロウ付けした基板１と、同じカバー
２０を同じロウ材により封止用メタライズ層６５上にロ
ウ付けした基板６０とを、各メタライズ層９，６５上に
おける３段階の凹凸量別に３個ずつ用意した。Au−Sn合
金のロウ材中における空孔率（空孔が存在する部分のカ
バー２０と封止用メタライズ９に囲まれた部分に対する
面積比）を超音波探査映像装置を用いて測定し、各々の
平均値を算出した。その結果を表２に示す。
系等のロウ材を用いて、金属製のカバー２０がロウ付け
され、半導体素子Ｉを封止する(図３(Ｂ)参照)。ここ
で、基板１の上記カバー２０の封止性について、従来例
と共に説明する。Ｎｉメッキ及び金メッキを施したFe-N
i-Co系合金からなる厚さ0.25mmのカバー２０を、厚さ0.
030mmのAu-Sn合金のロウ材プリフォームを用いて封止用
メタライズ層９上にロウ付けした基板１と、同じカバー
２０を同じロウ材により封止用メタライズ層６５上にロ
ウ付けした基板６０とを、各メタライズ層９，６５上に
おける３段階の凹凸量別に３個ずつ用意した。Au−Sn合
金のロウ材中における空孔率（空孔が存在する部分のカ
バー２０と封止用メタライズ９に囲まれた部分に対する
面積比）を超音波探査映像装置を用いて測定し、各々の
平均値を算出した。その結果を表２に示す。
【００２４】
【表２】
【００２５】表２の結果から、本発明の基板１では何れ
も空孔率が２５％以下と低く、換言すれば高い封止性が
得られたのに対し、従来例の基板６０は何れも空孔率が
３５％以上と高く、封止性が悪いことが判る。これらか
ら本発明の基板１によれば、搭載した半導体素子Ｉを確
実に封止できることが理解される。
も空孔率が２５％以下と低く、換言すれば高い封止性が
得られたのに対し、従来例の基板６０は何れも空孔率が
３５％以上と高く、封止性が悪いことが判る。これらか
ら本発明の基板１によれば、搭載した半導体素子Ｉを確
実に封止できることが理解される。
【００２６】図４は絶縁スペーサの他の形態に関し、同
図(Ａ)は配線基板３０における前記図２(Ｂ)と同様の部
分拡大図を示す。尚、前記形態と同じ部分には同じ符号
を付した。配線基板３０の絶縁スペーサ３２は、セラミ
ック層４のコーナー部４ｂにおける配線１０間の略全体
を覆うように配置したものである。また、図４(Ｂ)に示
す配線基板４０の絶縁スペーサ４２は、そのキャビティ
２寄りの縁４４を図中破線で示す前記封止用メタライズ
層９の内側よりもやや広く(内側寄りに)配置したもので
ある。更に、図４(Ｃ)に示す配線基板５０の絶縁スペー
サ５２は、前記封止用メタライズ層９の幅よりも内外と
もやや幅広とした複数の小スペーサ５３〜５７を飛び石
状に配置したものである。
図(Ａ)は配線基板３０における前記図２(Ｂ)と同様の部
分拡大図を示す。尚、前記形態と同じ部分には同じ符号
を付した。配線基板３０の絶縁スペーサ３２は、セラミ
ック層４のコーナー部４ｂにおける配線１０間の略全体
を覆うように配置したものである。また、図４(Ｂ)に示
す配線基板４０の絶縁スペーサ４２は、そのキャビティ
２寄りの縁４４を図中破線で示す前記封止用メタライズ
層９の内側よりもやや広く(内側寄りに)配置したもので
ある。更に、図４(Ｃ)に示す配線基板５０の絶縁スペー
サ５２は、前記封止用メタライズ層９の幅よりも内外と
もやや幅広とした複数の小スペーサ５３〜５７を飛び石
状に配置したものである。
【００２７】本発明は、以上において説明した各形態に
限定されるものではない。例えばセラミック層は、前記
アルミナの他、窒化アルミニウム、ムライト、ガラスセ
ラミック等を用いることもできる。また、絶縁スペーサ
を配置すべき位置は、前記のようなコーナー部における
重複部分の何れの部分に配置しても、凹部が封止用メタ
ライズ層に発生することを防止できる。特に、重複部分
のうち、導体配線相互の間の間隙が広い部分に絶縁スペ
ーサを配置するのが好ましく、この間隙が前記第１セラ
ミック層の厚さの２分の１以上の大きさの部分には絶縁
スペーサを配置するのが望ましい。
限定されるものではない。例えばセラミック層は、前記
アルミナの他、窒化アルミニウム、ムライト、ガラスセ
ラミック等を用いることもできる。また、絶縁スペーサ
を配置すべき位置は、前記のようなコーナー部における
重複部分の何れの部分に配置しても、凹部が封止用メタ
ライズ層に発生することを防止できる。特に、重複部分
のうち、導体配線相互の間の間隙が広い部分に絶縁スペ
ーサを配置するのが好ましく、この間隙が前記第１セラ
ミック層の厚さの２分の１以上の大きさの部分には絶縁
スペーサを配置するのが望ましい。
【００２８】また、前記形態では、封止用メタライズ層
にロウを介して直接カバーを固着した例を示したが、封
止用メタライズ層上に例えば銀ロウ等を介してコバール
(29%Ni−17%Co−Fe)や所謂４２アロイ(42%Ni−Fe)等の
金属リングをロウ付けし、この金属リング上にカバーを
シーム溶接法等により固着しても良い。この場合にも、
封止用メタライズ層の凹凸を防止できるので、銀ロウ等
のロウ中に隙間や空孔が生じ難くなり、カバーを固着し
て確実に封止することができる。更に、適用される配線
基板も前記の他、複数の半導体素子を搭載するマルチチ
ップモジュール等でも良く、また、キャビティの有無に
拘わらず半導体素子等を搭載して封止する全ての配線基
板が含まれる。尚、封止される搭載対象物も、半導体素
子以外の封止を要する全ての電子部品が含まれる。
にロウを介して直接カバーを固着した例を示したが、封
止用メタライズ層上に例えば銀ロウ等を介してコバール
(29%Ni−17%Co−Fe)や所謂４２アロイ(42%Ni−Fe)等の
金属リングをロウ付けし、この金属リング上にカバーを
シーム溶接法等により固着しても良い。この場合にも、
封止用メタライズ層の凹凸を防止できるので、銀ロウ等
のロウ中に隙間や空孔が生じ難くなり、カバーを固着し
て確実に封止することができる。更に、適用される配線
基板も前記の他、複数の半導体素子を搭載するマルチチ
ップモジュール等でも良く、また、キャビティの有無に
拘わらず半導体素子等を搭載して封止する全ての配線基
板が含まれる。尚、封止される搭載対象物も、半導体素
子以外の封止を要する全ての電子部品が含まれる。
【００２９】
【発明の効果】以上において説明した本発明の配線基板
によれば、絶縁スペーサをコーナー部に配置することに
より、封止用メタライズ層が平坦化されるので、搭載さ
れる電子部品を容易且つ確実に封止することができ、こ
れら部品本来の機能を長期間に渉り防護することが可能
となる。また、本発明の製造方法によれば、上記配線基
板を精度良く確実に得ることができる。更に、請求項２
及び請求項６の発明によれば、絶縁スペーサを上下に隣
接するセラミック層と一体化し、強固なセラミック製の
配線基板を提供することができる。
によれば、絶縁スペーサをコーナー部に配置することに
より、封止用メタライズ層が平坦化されるので、搭載さ
れる電子部品を容易且つ確実に封止することができ、こ
れら部品本来の機能を長期間に渉り防護することが可能
となる。また、本発明の製造方法によれば、上記配線基
板を精度良く確実に得ることができる。更に、請求項２
及び請求項６の発明によれば、絶縁スペーサを上下に隣
接するセラミック層と一体化し、強固なセラミック製の
配線基板を提供することができる。
【図１】(Ａ)は本発明の配線基板の一形態を示す斜視
図、(Ｂ)は(Ａ)中におけるＢ−Ｂ断面図を示す。
図、(Ｂ)は(Ａ)中におけるＢ−Ｂ断面図を示す。
【図２】(Ａ)は図１(Ｂ)中におけるイ−イ断面図、(Ｂ)
は(Ａ)中の一点鎖線で囲った部分Ｂの部分拡大図であ
る。
は(Ａ)中の一点鎖線で囲った部分Ｂの部分拡大図であ
る。
【図３】(Ａ)は図２(Ｂ)と同様の部分拡大図、(Ｂ)は本
発明の配線基板において半導体素子を封止した状態を示
す縦断面図である。
発明の配線基板において半導体素子を封止した状態を示
す縦断面図である。
【図４】(Ａ)乃至(Ｃ)は本発明の他の形態の配線基板を
示す図２(Ｂ)と同様の部分拡大図である。
示す図２(Ｂ)と同様の部分拡大図である。
【図５】(Ａ)は従来の封止型配線基板の斜視図、(Ｂ)は
(Ａ)中におけるＢ−Ｂ断面図、(Ｃ)は(Ａ)中の一点鎖線
で囲った部分Ｃの拡大図である。
(Ａ)中におけるＢ−Ｂ断面図、(Ｃ)は(Ａ)中の一点鎖線
で囲った部分Ｃの拡大図である。
１,３０,４０,５０………配線基板
３…………………………第１セラミック層
４…………………………第２セラミック層
４ｂ………………………コーナー部
９…………………………封止用メタライズ層
１０………………………導体配線
１６,３２,４２,５２……絶縁スペーサ
２０………………………カバー
Ｉ…………………………半導体素子(電子部品)
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
H01L 23/08
H01L 23/02
Claims (6)
- 【請求項１】複数のセラミック層を積層して一体化した
配線基板であって、 搭載する電子部品を封止するためのカバーを固着する封
止用メタライズ層を表面上に有する第１セラミック層
と、 この第１セラミック層に隣接して積層された第２セラミ
ック層と、 これら第１及び第２セラミック層の間に形成された導体
配線と、 上記第１及び第２セラミック層の間のうち該導体配線の
無いコーナー部であって、平面視したときに、上記封止
用メタライズ層と重複する重複部分の少なくとも一部に
配置された絶縁スペーサと、 を有することを特徴とする配線基板。 - 【請求項２】前記絶縁スペーサが、 第１及び第２セラミック層と同種のセラミックからなる
ことを特徴とする請求項１に記載の配線基板。 - 【請求項３】前記絶縁スペーサの厚さが、 前記重複部分における前記導体配線の厚さと略同一であ
ることを特徴とする請求項１又は２に記載の配線基板。 - 【請求項４】前記第１セラミック層の厚さが、 ０．５５mm以下であることを特徴とする請求項１乃至３
の何れかに記載の配線基板。 - 【請求項５】請求項１乃至４の何れかに記載の配線基板
の製造方法であって、 焼成後に前記第１又は第２セラミック層となる各グリー
ンシートの表面に対し、所定位置に焼成後に前記導体配
線となる金属ペーストを塗布する工程と、 前記重複部分の少なくとも一部となり且つ焼成後に上記
第２セラミック層となるグリーンシートのコーナー部
に、焼成後に前記絶縁スペーサとなる絶縁ペーストを塗
布する工程とを、相前後して有することを特徴とする配
線基板の製造方法。 - 【請求項６】前記絶縁ペーストのセラミック成分が、 第１及び第２のセラミック層となる各グリーンシートと
同種のセラミック成分からなることを特徴とする請求項
５に記載の配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34432896A JP3470852B2 (ja) | 1996-12-25 | 1996-12-25 | 配線基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34432896A JP3470852B2 (ja) | 1996-12-25 | 1996-12-25 | 配線基板とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10189810A JPH10189810A (ja) | 1998-07-21 |
| JP3470852B2 true JP3470852B2 (ja) | 2003-11-25 |
Family
ID=18368396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34432896A Expired - Fee Related JP3470852B2 (ja) | 1996-12-25 | 1996-12-25 | 配線基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3470852B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100553413C (zh) | 2005-05-12 | 2009-10-21 | 株式会社村田制作所 | 多层陶瓷基板 |
| JP6737646B2 (ja) * | 2016-06-24 | 2020-08-12 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
| CN117837275A (zh) * | 2021-08-27 | 2024-04-05 | 京瓷株式会社 | 电子元件安装用基板、电子装置、以及电子模块 |
-
1996
- 1996-12-25 JP JP34432896A patent/JP3470852B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10189810A (ja) | 1998-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3461204B2 (ja) | マルチチップモジュール | |
| JP3576727B2 (ja) | 表面実装型パッケージ | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| US11145587B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| US10249564B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| JP3470852B2 (ja) | 配線基板とその製造方法 | |
| JP3544283B2 (ja) | 電子部品用パッケージ | |
| JP3725949B2 (ja) | 半導体素子収納用基体とその製造方法 | |
| JP3652102B2 (ja) | 電子回路モジュール | |
| JP2003007892A (ja) | 配線基板 | |
| JP4587587B2 (ja) | 電子部品搭載用基板 | |
| JP3866128B2 (ja) | 配線基板 | |
| JP3881542B2 (ja) | 配線基板 | |
| JP2883458B2 (ja) | 混成集積回路用配線板の製造方法 | |
| JP3810335B2 (ja) | 配線基板 | |
| JP3935054B2 (ja) | 配線基板 | |
| JP3847219B2 (ja) | 配線基板 | |
| JP3847220B2 (ja) | 配線基板 | |
| JP3850338B2 (ja) | 配線基板 | |
| JP3722737B2 (ja) | 配線基板 | |
| JP3847216B2 (ja) | 配線基板 | |
| JP3780503B2 (ja) | 配線基板 | |
| JP3466398B2 (ja) | 配線基板とその製造方法 | |
| JP3872399B2 (ja) | 配線基板 | |
| JP3808358B2 (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030826 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |