JP3461204B2 - マルチチップモジュール - Google Patents

マルチチップモジュール

Info

Publication number
JP3461204B2
JP3461204B2 JP19145594A JP19145594A JP3461204B2 JP 3461204 B2 JP3461204 B2 JP 3461204B2 JP 19145594 A JP19145594 A JP 19145594A JP 19145594 A JP19145594 A JP 19145594A JP 3461204 B2 JP3461204 B2 JP 3461204B2
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
chip
bare
chip module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19145594A
Other languages
English (en)
Other versions
JPH07135290A (ja
Inventor
光俊 澤野
政義 山口
一敏 宝木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP19145594A priority Critical patent/JP3461204B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to FI961176A priority patent/FI961176A0/fi
Priority to EP94927045A priority patent/EP0720232B1/en
Priority to DE69434952T priority patent/DE69434952D1/de
Priority to US08/617,843 priority patent/US6147876A/en
Priority to PCT/JP1994/001517 priority patent/WO1995008189A1/ja
Priority to CA002171458A priority patent/CA2171458C/en
Priority to AU76650/94A priority patent/AU690920B2/en
Priority to CN94193352A priority patent/CN1041035C/zh
Priority to CA002355615A priority patent/CA2355615C/en
Publication of JPH07135290A publication Critical patent/JPH07135290A/ja
Priority to CN98107887A priority patent/CN1198593A/zh
Priority to CN98107885A priority patent/CN1203454A/zh
Priority to CN98107888A priority patent/CN1214548A/zh
Priority to CN98107886A priority patent/CN1214547A/zh
Priority to CN98107889A priority patent/CN1198594A/zh
Priority to AU78420/98A priority patent/AU7842098A/en
Priority to US09/636,714 priority patent/US6418030B1/en
Application granted granted Critical
Publication of JP3461204B2 publication Critical patent/JP3461204B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
    • H10W76/42—Fillings
    • H10W76/47—Solid or gel fillings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は複数のベアＩＣチップが
１つのプリント配線板上に実装されて構成されるマルチ
チップモジュール（ＭＣＭ）に関する。
【０００２】
【従来の技術】電子機器の小形化、高機能化の進展によ
り、プリント配線板１に実装されるＩＣは、図２１に示
すパッケージタイプのＩＣ２から図２２に示すベアＩＣ
チップ３へ、さらには図２３に示すマルチチップモジュ
ール５へと変遷している。
【０００３】図２２に示す実装構造は、ベアＩＣチップ
３をダイボンディング法、ワイヤボンディング法により
直接プリント配線板１に実装する構造であるので、パッ
ケージタイプのＩＣ２をプリント配線板１に実装する場
合に比べその実装面積をはるかに小さくできる。しか
し、多数のベアＩＣチップ３をプリント配線板１に実装
した後に１つでも不良のベアＩＣチップ３が発見された
場合に、不良のベアＩＣチップ３のみを取り外すことが
困難であるので、プリント配線板そのものを廃棄せねば
ならないという問題があった。
【０００４】上記問題点を解決したのが図２３に示すマ
ルチチップモジュール５である。このマルチチップモジ
ュール５の製造工程を図２５を参照して簡単に説明する
と、多層のプリント配線板５１にベアＩＣチップ５２を
ダイボンディングし、さらにワイヤボンディングを行
い、次に各ベアＩＣチップ５２にダム枠５３を取り付け
て樹脂封止をし、次にプリント配線板５１の周縁部分に
設けられている電極パッドに外部電極としてガルウィン
グ型（Gull Wing Type) のリード端子５５をはん田付け
することにより構成されている。
【０００５】このマルチチップモジュール５にあって
は、モジュール単体として機能検査を行えるので、良品
のマルチチップモジュール５だけをプリント配線板（以
下、主プリント配線板という）１に実装できる。しか
し、この従来のマルチチップモジュール５には次のよう
な問題があった。
【０００６】第１にプリント配線板５１の周囲に多数の
リード端子５５を半田付けしなければならないので作業
工数がかかり、又、このリード端子５５が主プリント配
線板１に占める分だけ主プリント配線板１の電子部品実
装密度が低下する。
【０００７】第２に複数のベアＩＣチップ５２を電気的
に接続するための回路パターン（図示せず）をベアＩＣ
チップ５２の周囲に走らせる必要があるので、プリント
配線板５１に実装されるベアＩＣチップ５２の大きさに
比較してプリント配線板５１が大形化する。
【０００８】第３に、ベアＩＣチップ５２を樹脂５７で
封止するためのダム枠５３を取り付ける構成の場合に
は、個々のベアＩＣチップ５２を囲繞する状態に取り付
けられるダム枠５３の占める面積が大きくなり、この点
からもプリント配線板５１が大形化していた。また、ダ
ム枠５３は、図２４に示す如く、ダム枠５３に設けた突
起５３ａをプリント配線板５１の穴部５１ａに挿入して
位置決めをしプリント配線板５１に接着されるが、プリ
ント配線板５１には位置決め用の穴部５１ａが多数形成
されることになるので、これらの穴部５１ａのために回
路パターンを走らせ難くなり、結果としてプリント配線
板５１が大形化していた。また、図２６に示す如く、マ
ルチチップモジュール５のダム枠５３で囲まれた部分を
真空吸着器７を用いて吸着して主プリント配線板１にマ
ルチチップモジュールを実装する場合に、個々のダム枠
５３は小形であるので、十分な吸着面積を確保できなか
った。
【０００９】第４に、マルチチップモジュール５に回路
調整用等の抵抗、コンデサを設けて複合モジュール化を
進める場合には、ベアＩＣチップ５２の周囲にチップ抵
抗、チップコンデンサを設けるためのスペース及びこれ
らの部品を半田付けするための電極パッドを設ける必要
があるのでプリント配線板５１がさらに大形化する。ま
た、ベアＩＣチップ５２の樹脂封止を行った後にこれら
のチップ部品の半田付けを行わねばならないので作業工
数が非常に増加する。一方、マルチチップモジュール５
が実装されるプリント配線板側にチップ抵抗、チップコ
ンデサを実装した場合には、これらのチップ部品を含め
たマルチチップモジュール５の実装面積が増大し、その
分主プリント配線板が大形化する。
【００１０】
【発明が解決しようとする課題】上記した如く、従来の
マルチチップモジュールは、リード端子の取付けに工数
がかかり、又、リード端子の分だけ大形化していた。ま
た、ベアＩＣチップ間を接続する回路パターンを走らせ
るためにプリント配線板が大形化していた。また、個々
のベアＩＣチップへのダム枠の取付けに工数がかかり、
又、ダム枠を取付けることによりプリント配線板がさら
に大形化する結果となっていた。また、ダム枠の部分を
真空吸着してマルチチップモジュールを主プリント配線
板に吸着することは困難でもあった。さらにまた、マル
チチップモジュールに抵抗、コンデサを設けて複合化を
進める場合には、マルチチップモジュールはさらに大形
化し、このモジュールが実装される主プリント配線板が
大形化するという問題があった。
【００１１】本発明は、上記従来の欠点を解決するべく
なされたものであり、従来のマルチチップモジュールよ
りも小形にでき、製造工数を削減でき、しかも、真空吸
着による主プリント配線板への実装も容易となるマルチ
チップモジュールを提供することを目的とする。
【００１２】
【課題を解決するための手段】第１の発明は、第１のプ
リント配線板に実装される第２のプリント配線板と、こ
の第２のプリント配線板に実装される複数のベアＩＣチ
ップとを具備して構成されるマルチチップモジュールに
おいて、前記第２のプリント配線板の外周面にはスルー
ホールを半分に切断した形状とされた第１の導体層部分
と、前記第２のプリント配線板の端面側であって前記第
１の導体層部分の周囲に設けられた第２の導体層部分と
からなり、前記第１のプリント配線板に半田付けされる
外部電極パッドが設けられ、前記複数のベアＩＣチップ
が実装される前記第２のプリント配線板の複数の領域の
内の少くとも一つの領域の表面には、貫通スルーホール
を含む回路パターンが設けられ、この回路パターン上に
絶縁層が設けられ銀ペーストが塗布されて前記複数のベ
アＩＣチップがダイボンディングされることを特徴とす
る。
【００１３】第２の発明は、複数のベアＩＣチップが実
装される前記第２のプリント配線板の複数の領域の内の
少くとも一つの領域の表面には印刷抵抗体及び印刷誘電
体のうちの少くとも一方が設けられこの印刷抵抗体、印
刷誘電体上に絶縁層が設けられていることを特徴とす
る。
【００１４】第３の発明は、第２のプリント配線板は多
層に形成されると共にベアＩＣチップの実装面側から内
層に至るインタースティシャルバイアホールが設けら
れ、前記ベアＩＣチップ間が前記インタースティシャル
バイアホール及び前記内層に設けられた導体層を介して
電気的に接続されていることを特徴とする。
【００１５】第４の発明は、第２のプリント配線板は多
層に形成されると共に内層に設けられた導体層に両端が
電気的に接続された抵抗体層が前記内層に設けられてい
ることを特徴とする。
【００１６】第５の発明は、第２のプリント配線板は多
層に形成されると共に内層に設けられた導体層に両面が
電気的に接続された誘電体層が前記内層に設けられてい
ることを特徴とする。
【００１７】第６の発明は、プリント配線板の表面であ
ってベアＩＣチップの実装領域の外側にはトリミングを
可能とした調整用の印刷抵抗体及び印刷誘電体の少くと
も一方が設けられていることを特徴とする。
【００１８】また、第７の発明は第２のプリント配線板
には複数のベアＩＣチップを囲繞し前記ベアＩＣチップ
を封止する樹脂が充填されるダム枠が設けられているこ
とを特徴とする。
【００１９】第８の発明では、第２のプリント配線板は
ベアＩＣチップの実装面側の周縁部に電極パッドが設け
られ、この電極パッドとこの電極パッドの周囲との境界
部分が前記プリント配線板にダム枠を取り付ける際の基
準位置となっていることを特徴とする。
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】
【００３２】
【作用】第１の発明に係るマルチチップモジュールで
は、第１のプリント配線板に半田付けするための外部電
極パッドがプリント配線板の外周面に形成されているの
で、プリント配線板の周縁部に従来の如きリード端子を
設ける必要はない。また、第２のプリント配線板の表面
であってベアＩＣチップの底面側に回路パターンが設け
られているので、ベアＩＣチップの周囲に設ける必要の
ある回路パターンは減少する。
【００３３】
【００３４】
【００３５】第２の発明に係るマルチチップモジュール
では、プリント配線板の表面であってベアＩＣチップの
底面側に抵抗やコンデンサを形成できるのでベアＩＣチ
ップの周囲にチップ抵抗やチップコンデンサを設けない
で済む。
【００３６】
【００３７】第３の発明に係るマルチチップモジュール
では、プリント配線板の内層に設けられた導体層及びイ
ンタースティシャルバイアホールを介して複数のベアＩ
Ｃチップが電気的に接続されているので、ベアＩＣチッ
プの周囲に設ける必要のある回路パターンは減少する。
【００３８】
【００３９】第４の発明に係るマルチチップモジュール
は、プリント配線板の内層に抵抗を形成できるので、プ
リント配線板の表面にチップ抵抗を設けないで済む。
【００４０】
【００４１】第５の発明に係るマルチチップモジュール
では、プリント配線板の内層にコンデサを形成できるの
で、プリント配線板の表面にチップコンデサを設けない
で済む。
【００４２】
【００４３】
【００４４】
【００４５】第６の発明に係るマルチチップモジュール
では、トリミング可能な印刷抵抗体、印刷誘電体が設け
られているので、第１乃至第１３の何れかの発明の作用
に加え、印刷抵抗体、印刷誘電体の一部を削ることによ
り回路の微調整を行える。
【００４６】第７の発明に係るマルチチップモジュール
では、一つのダム枠で複数のベアＩＣチップを囲繞して
いるので、ベアＩＣチップごとにダム枠を設ける必要が
なくなる。
【００４７】
【００４８】第８の発明に係るマルチチップモジュール
では、電極パッドとこの電極パッドの周囲との境界部分
を基準としてプリント配線板にダム枠が取り付けられる
ので、プリント配線板にダム枠取付用の穴部を設ける必
要がないという作用を有する。
【００４９】
【００５０】
【００５１】
【００５２】
【実施例】以下、本発明の実施例を図１乃至図２０を参
照して詳述する。
【００５３】図１乃至図４は第１の実施例を示す図であ
り、図１はマルチチップモジュールの分解斜視図、図２
はマルチチップモジュールの斜視図、図３は主プリント
配線板に実装されたマルチチップモジュールの斜視図、
図４はマルチチップモジュールの要部断面図である。
【００５４】本例に係るマルチチップモジュール５Ａ
は、図１及び図２に示す如く、多層のプリント配線板１
００とこのプリント配線板１００に実装される３種類の
ベアＩＣチップ２０１，２０２，２０３を具備して構成
されており、ベアＩＣチップ２０１はプリント配線板１
００表面の一点鎖線で示された領域１０１に、ベアＩＣ
チップ２０２はプリント配線板１００表面の一点鎖線で
示された領域１０２に、ベアＩＣチップ２０３はプリン
ト配線板１００表面の実線で示された領域１０３に夫々
実装される。
【００５５】プリント配線板１００の外周面には図３に
示す主プリント配線板（他のプリント配線板）１側に半
田付けされる外部電極パッド１０５が多数設けられてい
る。この外部電極パッド１０５はスルーホールを半分に
切断した形状とされた導体層部分１０５ａとこの導体層
部分１０５ａの周囲に設けられた導体層部分１０５ｂよ
り構成されている。また、プリント配線板１００の表面
には、領域１０１，１０２，１０３を囲むようにしてワ
イヤボンディング用のリードパッド１０７が多数設けら
れている。
【００５６】そして、これらのリードパッド１０７や外
部電極パッド１０５間はプリント配線板１００の表面に
設けられた回路パターン１０９及びプリント配線板１０
０に形成された貫通スルーホール１１１、インターステ
ィシャルバイアホール１１２で接続されている。
【００５７】特に注目すべき点は、図４に示す如く、プ
リント配線板１００表面の回路パターン１０９と内層１
１６の導体層をインタースティシャルバイアホール１１
２で接続したことであり、これにより、プリント配線板
１００の表面に形成する必要がある回路パターン１０９
の数を削減させることができ、しかも、インタースティ
シャルバイアホール１１２はプリント配線板１００の裏
面側へ貫通してないので、後行程で主プリント配線板１
にマルチチップモジュール５Ａを実装した際に主プリン
ト配線板１側の導体との間で短落事故を起こす危険もな
い。
【００５８】また、プリント配線板１００表面の回路パ
ターン１０９は領域１０１，１０２の内側にまで設けら
れており、この領域にはプリント配線板１００の他のパ
ターン１０９と同様に、ソルダーレジスト（絶縁層）１
１５が設けられている。通常、ベアＩＣチップの実装に
際しては、領域１０３のように、導体層で形成されたア
イランドをプリント配線板に設けこのアイランドの上に
ベアＩＣチップをダイボンディングにより実装するので
あるが、本例では、プリント配線板１００側のアース電
位を必しも確保する必要のないベアＩＣチップ２０１，
２０２に関しては、その下部となる部分に回路パターン
１０９を設けたことにより、ベアＩＣチップ２０１，２
０２，２０３の周囲に設ける必要のある回路パターン１
０９の数を削減でき、結果としてプリント配線板１００
を小形化することが可能となっている。
【００５９】上記プリント配線板１００の領域１０１〜
１０３には夫々銀ペーストが塗付されてベアＩＣチップ
２０１〜２０３がダイボンディングされる。そして、図
２に示す如く、プリント配線板１００のリードパッド１
０７とベアＩＣチップ２０１〜２０３の電極パッド２０
５がワイヤ２０８にてワイヤボンディングされてマルチ
チップモジュール５Ａが形成される。また、このマルチ
チップモジュール５Ａは、外部電極パッド１０５を用い
てファンクションテストを行い、良品のマルチチップモ
ジュール５Ａのみが図３に示すように主プリント配線板
１に実装される。このマルチチップモジュールの実装に
際しては、プリント配線板１００の外周面に形成された
外部電極パッド１０５が主プリント配線板１に半田付け
されるので、主プリント配線板１側に必要とされるマル
チチップモジュールの実装領域は、プリント配線板１０
０の面積程度のスペースを確保すれば良い。
【００６０】図５乃至図１４は第２の実施例を示す図で
あり、図５はマルチチップモジュールの完成品の斜視
図、図６はプリント配線板の斜視図、図７はプリント配
線板を裏面から示した斜視図、図８はプリント配線板の
平面図、図９はダム枠の斜視図、図１０はダム枠付プリ
ント配線板の斜視図、図１１はダム枠付プリント配線板
にベアＩＣチップを実装した状態の斜視図、図１２はダ
ム枠付プリント配線板の製造工程図、図１３はベアＩＣ
チップの実装工程図、図１４は真空吸着器を用いたマル
チチップモジュールの実装を示す断面図である。
【００６１】本例に係るマルチチップモジュール５Ｂ
は、図５及び図１１に示す如く、多層のプリント配線板
１００Ａ、このプリント配線板１００に実装される３種
類のベアＩＣチップ２０１，２０２，２０３、及びチッ
プ２０１〜２０３を囲繞する状態にプリント配線板１０
０Ａに取り付けられる樹脂封止用のダム枠２２０を具備
し、ダム枠２２０内にチップ２０１〜２０３を封止する
樹脂２３０が充填される。
【００６２】プリント配線板１００Ａの構造は概略第１
の実施例に係るプリント配線板１００と同様な構成とな
っている。これを概略説明すると、図６乃至図８に示す
如く、プリント配線板１００Ａの外周面にはスルーホー
ルを半分に切断した形状の外部電極パッド１０５が多数
設けられている。また、プリント配線板１００Ａの表面
には、ベアＩＣチップ２０１，２０２，２０３の実装領
域１０１，１０２，１０３を囲むようにしてワイヤボン
ディング用のリードパッド１０７が多数設けられてい
る。また、これらのリードパッド１０７や外部電極パッ
ド１０５間はプリント配線板１００Ａの表面に設けられ
た回路パターン、プリント配線板に形成された貫通スル
ーホール、インタースティシャルバイアホール及びプリ
ント配線板１００Ａの内層に設けられた導体層で接続さ
れている。また、プリント配線板１００Ａの領域１０
１，１０２内にも回路パターンが設けられ、領域１０３
は導体層で形成されたアイランドとなっている。そし
て、プリント配線板１００Ａの表裏両面には、外部電極
パッド１０５、リードパッド１０７及び領域１０３以外
を覆うようにして絶縁層としてのソルダーレジスト１１
５が設けられている。また、このソルダーレジスト１１
５は、外部電極パッド１０５間に半田ブリッジが生じな
いように、外部電極パッド１０５間にも設けられてい
る。
【００６３】樹脂封止用のダム枠２２０は、図９乃至図
１１に示す如く、ベアＩＣチップ２０１，２０２，２０
３全体を囲繞できる大きさの角形形状を有しており、ま
た、樹脂封止時やリフロー半田付時にプリント配線板１
００Ａに熱歪が生じないように補強部２２１が設けられ
２分割されている。
【００６４】次に上記プリント配線板１００Ａに対する
ダム枠２２０の取付工程及びベアＩＣチップの実装工程
につき図１２及び図１３を用いて説明する。
【００６５】ダム枠取付工程は、図１２に示す如く、ま
ず、プリント配線板１００Ａの所定箇所に接着剤を塗付
する。本例のダム枠取付は自動機を用いて行なわれる構
成となっており、接着剤塗付に際しては、図８に示す如
く、プリント配線板１００Ａの対角線上の位置（円部
Ａ，Ｂ）にある２つの外部電極パッド（金色）１０５と
このパッド１０５に隣接するソルダーレジスト（緑色）
１１５との境界を両者の色の相違より読取器で認識し、
この２つの境界部分を基準位置としてプリント配線板１
００Ａの所定箇所に接着剤を塗付する。この際、外部電
極パッド１０５は金メッキであり、ソルダーレジスト１
１５はプリント配線板１００Ａの基板（通常半透明）よ
りも認識しやすい色（例えば緑）となっているので、２
つの境界部分を読取器で正確に読み取れる。
【００６６】次に、上記２つの境界部分を基準位置とし
て、プリント配線板１００Ａの接着剤が塗付された所定
箇所にダム枠２２０をマウントし、接着剤を硬化させて
ダム枠２２０はプリント配線板１００Ａに取り付けられ
る（図１０）。
【００６７】このように本例のマルチチップモジュール
では、ダム枠２２０の位置決めは外部電極パッド１０５
とソルダーレジスト１１５の境界部分を色の差より認識
し、この境界部分を基準位置として行う構成であり、従
来の如き位置決め用の穴部をプリント配線板１００Ａに
形成する必要がないので、プリント配線板１００Ａの小
形化を図れる。
【００６８】ベアＩＣチップの実装工程は、図１３に示
す如く、まず、ダム枠付きのプリント配線板１００Ａの
領域１０１〜１０３に銀ペーストを塗付してベアＩＣチ
ップ２０１〜２０３のダイボンディングを行い、硬化
後、プリント配線板１００Ａのリードパッド１０７とベ
アＩＣチップ２０１〜２０３の電極パッドとをワイヤ２
０８にてワイヤボンディングする（図１１）。そして、
ダム枠２２０内に樹脂２３０を充填してベアＩＣチップ
２０１〜２０３の樹脂封止を行い（図５）、硬化後、フ
ァンクションテストを行う。
【００６９】また、本例のマルチチップモジュール５Ｂ
では、図１４に示す如く、ダム枠２２０で囲まれた部分
を真空吸着器７を用いて吸着して主プリント配線板１に
実装する構造となっている。この場合に、ダム枠２２０
は３つのベアＩＣチップ２０１〜２０３を囲繞する大き
さとなっているので、十分な吸着面積を確保できる。ま
た、樹脂２３０はその上面がダム枠の上端面と同一か若
干低くなる範囲でかつ所定の平坦度を保つように充填さ
れているので、吸着器７を用いてマルチチップモジュー
ル５Ｂを確実に吸着できる。
【００７０】図１５乃至図１７は第３の実施例を示す図
であり、図１５はマルチチップモジュールのプリント配
線板の一部切欠斜視図、図１６は図１５のプリント配線
板の抵抗部分の断面図、図１７は図１５のプリント配線
板のコンデンサ部分の断面図である。
【００７１】本例のマルチチップモジュールは、主プリ
ント配線板１に実装される他のマルチチップモジュール
との信号調整用の抵抗及びコンデンサを前述したマルチ
チップモジュール５Ａ又は５Ｂに組み込む場合を示した
ものであり、プリント配線板１００Ｂはセラミックやそ
の他の材料で形成された基板１１８を積層することによ
り形成されている。
【００７２】本例のプリント配線板１００Ｂにおいて
も、図１５に示すように、外周面にはスルーホールを半
分に切断した形状の外部電極パッド１０５が多数設けら
れ、表面にはベアＩＣチップ２０１．２０２，２０３の
実装領域を囲むようにして多数のリードパッド１０７が
設けられ、かつ、これらのリードパッド１０７や外部電
極パッド１０５間はプリント配線板１００Ｂの表面に設
けられた回路パターン１０９、貫通スルーホール１１
１、インタースティシャルバイアホール１１２及び内層
に設けられた導体層１１９で接続されている。そして、
さらに注目すべき点は、プリント配線板１００Ｂの内部
に抵抗１２１及びコンデサ１２２が形成されている点に
ある。抵抗１２１は、図１６に示すように、基板１１８
に抵抗体層１２４を印刷しこの抵抗体層１２４の両端を
内層となる導体層１１９で接続して形成されている。ま
た、コンデサ１２２は、図１７に示すように、一方の導
体層１１９に誘電体層１２６を印刷し、一方の導体層１
１９と他方の導体層１１９とで誘電気体層１２６を挟む
ようにして基板１１８を積層することにより形成されて
いる。尚、抵抗１２１、コンデサ１２２と接続されてい
る導体層１１９はインタースティシャルバイアホール１
１２や回路パターン１０９等を介してリードパッド１０
７や外部電極パッド１０５に接続されている。また、抵
抗体層１２４としてはＡｇ−Ｐｄ系ペーストやＲｈ酸化
物系ペースト等が、誘電体層１２６としてはチタン酸バ
リウム結晶化ガラス等が使用されている。
【００７３】本例では、上記のように、抵抗１２１やコ
ンデンサ１２２をプリント配線板１００Ｂ内に内蔵した
ので、マルチチップモジュールを大形化させないで、抵
抗やコンデンサをマルチチップモジュールに組み込むこ
とができる。
【００７４】図１８乃至図２０は第４の実施例を示す図
であり、図１８はマルチチップモジュールの分解斜視
図、図１９はマルチチップモジュールの斜視図、図２０
は主プリント配線板に実装されたマルチチップモジュー
ルの斜視図である。本例のマルチチップモジュールはプ
リント配線板に複数のベアＩＣチップをフリップチップ
ボンディングにより実装する場合を示したものである。
【００７５】本例に係るマルチチップモジュール５Ｄ
は、図１８及び図１９に示すように、多層のプリント配
線板１００Ｄとこのプリント配線板１００Ｄに実装され
る３種類のベアＩＣチップ２０１Ｄ，２０２Ｄ，２０３
Ｄを具備して構成されており、ベアＩＣチップ２０１
Ｄ，２０２Ｄ，２０３Ｄはプリント配線板１００Ｄの表
面の一点鎖線で示された領域１０１Ｄ，１０２Ｄ，１０
３Ｄに夫々実装される。
【００７６】プリント配線板１００Ｄの外周面には、プ
リント配線板１００と同様、図２０に示す主プリント配
線板１側に半田付けされる外部電極パッド１０５が多数
設けられている。また、プリント配線板１００Ｄの表面
には、領域１０１Ｄ，１０２Ｄ，１０３Ｄ内に、フリッ
プチップボンディング用のパッド１３１が多数設けられ
ている。そして、これらのパッド１３１や外部電極パッ
ド１０５間はプリント配線板１００Ｄの表面に設けられ
た回路パターン１０９、印刷抵抗体１３３、印刷誘電体
１３４やプリント配線板１００Ｄに形成された貫通スル
ーホール１１１、インタースティシャルバイアホール１
１２で接続されている。
【００７７】本例では、第１の実施例と同様、プリント
配線板１００Ｄ表面の回路パターン１０９と内層導体を
インタースティシャルバイアホール１１２で接続するこ
とにより、プリント配線板１００Ｄの表面に形成する必
要がある回路パターンの数を削減している。また、本例
の特徴的な点は、フリップチップボンディングされるベ
アＩＣチップ２０１Ｄ，２０２Ｄ，２０３Ｄの真下、つ
まり、領域１０１Ｄ，１０２Ｄ，１０３Ｄに印刷抵抗体
１３３及び印刷誘電体１３４を設けた点にある。これに
より、従来ベアＩＣチップの周囲に設ける必要があった
チップ抵抗、チップコンデンサを削減することができ、
従って、マルチチップモジュールをさらに小形化でき
る。尚、プリント配線板１００Ｄに印刷抵抗体１３３及
び印刷誘電体１３４を形成後、プリント配線板１００Ｄ
の表面には、フリップチップボンディング用のパッド１
３１及び外部電極パッド１０５の部分を除いてソルダー
レジスト１１５が設けられている。
【００７８】また、プリント配線板１００Ｄの表面であ
って、領域１０１Ｄ，１０２Ｄ，１０３Ｄの外側には、
トリミングを可能とした調整用の印刷抵抗体１３６、印
刷誘導体１３７が設けられている。高周波回路において
は、抵抗体や誘導体を印刷にて形成した場合には、微調
整を必要とするが、印刷抵抗体や印刷誘電体が内層に形
成される場合やベアＩＣチップの下方に形成されてる場
合はそれらの微調整を行うことはできない。そこで、ト
リミングを可能とした印刷抵抗体１３６、印刷誘電体１
３７をプリント配線板１００Ｄの表面に設けている。
【００７９】上記プリント配線板１００Ｄの領域１０１
Ｄ，１０２Ｄ，１０３Ｄのパッド１３１にはフリップチ
ップボンディング方式によりベアＩＣチップ２０１Ｄ，
２０２Ｄ，２０３Ｄが接合され、マルチチップモジュー
ル５Ｄが形成される。このフリップチップボンディング
方式による場合は、ベアＩＣチップの周囲にボンディン
グ用のパッドを設ける必要がないので、ワイヤボンディ
ング方式の場合よりもマルチチップモジュールを小形化
できる。尚、上記マルチチップモジュール５Ｄは、第１
の実施例におけるマルチチップモジュール５Ａと同様、
外部電極１０５を用いてファンクションテストを行った
後、良品のマルチチップモジュール５Ｄのみが図２０に
示すように、主プリント配線板１に実装される。このマ
ルチチップモジュール５Ｄの実装においても、プリント
配線板１００Ｄの外周面に形成の外部電極１０５が主プ
リント配線板１にはんだ付けされるので、第１の実施例
と同様、主プリント配線板１側に必要とされるマルチチ
ップモジュールの実装領域はプリント配線板１００Ｄの
面積程度のスペースを確保すれば良い。
【００８０】
【発明の効果】以上説明したように、第１の発明に係る
マルチチップモジュールでは、他のプリント配線板に半
田付けするための外部電極パッドがプリント配線板の外
周面に形成されているので、従来の如きリード端子をプ
リント配線板の周縁部に設ける必要はない。従って、リ
ード端子の取付工数を削減でき、又、リード端子のスペ
ースを他のプリント配線板に必要としない点で、他のプ
リント配線板の電子部品実装密度を高くできる。また、
第２のプリント配線板の表面であってベアＩＣチップの
底面側に回路パターンが設けられているので、ベアＩＣ
チップの周囲に設ける必要のある回路パターンを減少さ
せることができ、その分だけプリント配線板の小形化を
図れる。
【００８１】
【００８２】
【００８３】第２の発明に係るマルチチップモジュール
では、プリント配線板の表面であってベアＩＣチップの
底面側に抵抗やコンデンサを形成できるので、ベアＩＣ
チップの周囲にチップ抵抗、チップコンデンサを設けな
いで済む。
【００８４】
【００８５】第３の発明に係るマルチチップモジュール
では、プリント配線板の内層に設けられた導体層及びイ
ンタースティシャルバイアホールを介して複数のベアＩ
Ｃチップが電気的に接続されているので、ベアＩＣチッ
プの周囲に設ける必要のある回路パターンを減少させる
ことができ、その分だけプリント配線板の小形化を図れ
る。
【００８６】
【００８７】第４の発明に係るマルチチップモジュール
では、プリント配線板の内層に抵抗を形成できるので、
プリント配線板の表面にチップ抵抗を設ける必要がなく
なり、その分だけプリント配線板の小形化を図れる。
【００８８】
【００８９】第５の発明に係るマルチチップモジュール
では、プリント配線板の内層にコンデンサを形成できる
ので、プリント配線板の表面にチップコンデンサを設け
る必要がなくなり、その分だけプリント配線板の小形化
を図れる。
【００９０】
【００９１】
【００９２】
【００９３】第６の発明に係るマルチチップモジュール
では、調整用の印刷抵抗体、印刷誘電体が設けられてい
るので、抵抗、コンデンサの微調整を行なえるという効
果を有する。
【００９４】第７の発明に係るマルチチップモジュール
では、一つのダム枠で複数のベアＩＣチップを囲繞して
いるので、ベアＩＣチップごとにダム枠を設ける必要が
なくなる。従って、ダム枠の取付工数を削減することが
でき、また、全体としてのダム枠の占める面積を減少さ
せることができるので、この点からもプリント配線板の
小形化を図れる。また、ダム枠で囲まれた部分を真空吸
着器を用いて吸着する場合に十分な吸着面積を確保でき
る。
【００９５】
【００９６】第８の発明に係るマルチチップモジュール
では、電極パッドとこの電極パッドの周囲との境界部分
を基準としてプリント配線板にダム枠が取り付けられる
ので、プリント配線板にダム枠取付用の穴部を設ける必
要がない。従って、穴部で妨げられないで回路パターン
を設けられるのでプリント配線板の小形化を図ることが
できる。
【００９７】
【００９８】
【００９９】
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るマルチチップモジ
ュールの分解斜視図。
【図２】図１に示されたマルチチップモジュールの組立
斜視図。
【図３】図２に示されたマルチチップモジュールを主プ
リント配線板に実装した状態の斜視図。
【図４】図２に示されたマルチチップモジュールの要部
断面図。
【図５】本発明の第２の実施例に係るマルチチップモジ
ュールの斜視図。
【図６】図５に示されたマルチチップモジュールのプリ
ント配線板の斜視図。
【図７】図６に示されたプリント配線板を裏面から示し
た斜視図。
【図８】図６に示されたプリント配線板の平面図。
【図９】図５に示されたマルチチップモジュールのダム
枠の斜視図。
【図１０】ダム枠付プリント配線板の斜視図。
【図１１】ダム枠付プリント配線板にベアＩＣチップを
実装した状態の斜視図。
【図１２】ダム枠付プリント配線板の製造工程図。
【図１３】ベアＩＣチップの実装工程図。
【図１４】図５に示されたマルチチップモジュールを実
装する状態を示す断面図。
【図１５】本発明の第３の実施例に係るマルチチップモ
ジュールのプリント配線板の切欠斜視図。
【図１６】図１５のプリント配線板の要部拡大図。
【図１７】図１５のプリント配線板の要部拡大図。
【図１８】本発明の第４の実施例に係るマルチチップモ
ジュールの分解斜視図。
【図１９】図１８に示されたマルチチップモジュールの
組立斜視図。
【図２０】図１９に示されたマルチチップモジュールを
主プリント配線板に実装した状態の斜視図。
【図２１】パッケージ形ＩＣが実装されたプリント配線
板の平面図。
【図２２】ベアＩＣチップが実装されたプリント配線板
の斜視図。
【図２３】従来のマルチチップモジュールの斜視図。
【図２４】図２０に示されたマルチチップモジュールの
プリント配線板とダム枠の要部拡大図。
【図２５】図２０に示されたマルチチップモジュールの
製造工程図。
【図２６】図２０に示されたマルチチップモジュールを
実装する状態を示す断面図。
【符号の説明】
１ 他のプリント配線板 ５Ａ，５Ｂ，５Ｄ マルチチップモジュール １００，１００Ａ，１００Ｂ，１００Ｄ プリント配線
板 １０１，１０２，１０３，１０１Ｄ，１０２Ｄ，１０３
Ｄチップ実装領域 １０５ 外部電極パッド １０９ 回路パターン １１２ インタースティシャルバイアホール １１５ 絶縁層（ソルダーレジスト） １１６ 内層 １１９ 導体層 １２４ 抵抗体層 １２６ 誘電体層 １３３ 印刷抵抗体 １３４ 印刷誘電体 １３６ 調整用印刷抵抗体 １３７ 調整用印刷誘電体 ２２０ ダム枠 ２２１ 補強部 ２３０ 樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宝木 一敏 東京都日野市旭が丘３丁目１番地の１ 東芝日野通信工業株式会社内 (56)参考文献 特開 平５−21636（ＪＰ，Ａ) 特開 平５−13611（ＪＰ，Ａ) 特開 平４−43669（ＪＰ，Ａ) 特開 昭62−203395（ＪＰ，Ａ) 特開 平５−55450（ＪＰ，Ａ) 特開 平５−36857（ＪＰ，Ａ) 特開 昭63−56949（ＪＰ，Ａ) 特開 平５−144975（ＪＰ，Ａ) 特開 昭60−173862（ＪＰ，Ａ) 特開 平４−359457（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12,23/538,25/04,25/18

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１のプリント配線板に実装される第２
    のプリント配線板と、この第２のプリント配線板に実装
    される複数のベアＩＣチップとを具備して構成されるマ
    ルチチップモジュールにおいて、 前記第２のプリント配線板の外周面にはスルーホールを
    半分に切断した形状とされた第１の導体層部分と、前記
    第２のプリント配線板の端面側であって前記第１の導体
    層部分の周囲に設けられた第２の導体層部分とからな
    り、前記第１のプリント配線板に半田付けされる外部電
    極パッドが設けられ、 前記複数のベアＩＣチップが実装される前記第２のプリ
    ント配線板の複数の領域の内の少くとも一つの領域の表
    面には、貫通スルーホールを含む回路パターンが設けら
    れ、この回路パターン上に絶縁層が設けられ銀ペースト
    が塗布されて前記複数のベアＩＣチップがダイボンディ
    ングされることを特徴とするマルチチップモジュール。
  2. 【請求項２】 複数のベアＩＣチップが実装される前記
    第２のプリント配線板の複数の領域の内の少くとも一つ
    の領域の表面には印刷抵抗体及び印刷誘電体のうちの少
    くとも一方が設けられこの印刷抵抗体、印刷誘電体上に
    絶縁層が設けられていることを特徴とする請求項１に記
    載のマルチチップモジュール。
  3. 【請求項３】 第２のプリント配線板は多層に形成され
    ると共にベアＩＣチップの実装面側から内層に至るイン
    タースティシャルバイアホールが設けられ、前記ベアＩ
    Ｃチップ間が前記インタースティシャルバイアホール及
    び前記内層に設けられた導体層を介して電気的に接続さ
    れていることを特徴とする請求項１に記載のマルチチッ
    プモジュール。
  4. 【請求項４】 第２のプリント配線板は多層に形成され
    ると共に内層に設けられた導体層に両端が電気的に接続
    された抵抗体層が前記内層に設けられていることを特徴
    とする請求項１に記載のマルチチップモジュール。
  5. 【請求項５】 第２のプリント配線板は多層に形成され
    ると共に内層に設けられた導体層に両面が電気的に接続
    された誘電体層が前記内層に設けられていることを特徴
    とする請求項１に記載のマルチチップモジュール。
  6. 【請求項６】 第２プリント配線板の表面であってベア
    ＩＣチップの実装領域の外側にはトリミングを可能とし
    た調整用の印刷抵抗体及び印刷誘電体の少くとも一方が
    設けられていることを特徴とする請求項１に記載のマル
    チチップモジュール。
  7. 【請求項７】 第２のプリント配線板には複数のベアＩ
    Ｃチップを囲繞し前記ベアＩＣチップを封止する樹脂が
    充填されるダム枠が設けられていることを特徴とする請
    求項１に記載のマルチチップモジュール。
  8. 【請求項８】 第２のプリント配線板はベアＩＣチップ
    の実装面側の周縁部に電極パッドが設けられ、この電極
    パッドとこの電極パッドの周囲との境界部分が前記プリ
    ント配線板にダム枠を取り付ける際の基準位置となって
    いることを特徴とする請求項７に記載のマルチチップモ
    ジュール。
JP19145594A 1993-09-14 1994-08-15 マルチチップモジュール Expired - Fee Related JP3461204B2 (ja)

Priority Applications (17)

Application Number Priority Date Filing Date Title
JP19145594A JP3461204B2 (ja) 1993-09-14 1994-08-15 マルチチップモジュール
EP94927045A EP0720232B1 (en) 1993-09-14 1994-09-14 Multi-chip module
DE69434952T DE69434952D1 (de) 1993-09-14 1994-09-14 Viel-chip-modul
US08/617,843 US6147876A (en) 1993-09-14 1994-09-14 Multi-chip module having printed wiring board comprising circuit pattern for IC chip
PCT/JP1994/001517 WO1995008189A1 (en) 1993-09-14 1994-09-14 Multi-chip module
CA002171458A CA2171458C (en) 1993-09-14 1994-09-14 Multi-chip module
AU76650/94A AU690920B2 (en) 1993-09-14 1994-09-14 Multi-chip module
CN94193352A CN1041035C (zh) 1993-09-14 1994-09-14 多芯片模块
FI961176A FI961176A0 (fi) 1993-09-14 1994-09-14 Monisiruinen moduuli
CA002355615A CA2355615C (en) 1993-09-14 1994-09-14 Multi-chip module
CN98107885A CN1203454A (zh) 1993-09-14 1998-04-27 多芯片模块
CN98107887A CN1198593A (zh) 1993-09-14 1998-04-27 多芯片模块
CN98107888A CN1214548A (zh) 1993-09-14 1998-04-27 多芯片模块
CN98107886A CN1214547A (zh) 1993-09-14 1998-04-27 多芯片模块
CN98107889A CN1198594A (zh) 1993-09-14 1998-04-27 多芯片模块
AU78420/98A AU7842098A (en) 1993-09-14 1998-07-27 Multi-chip module
US09/636,714 US6418030B1 (en) 1993-09-14 2000-08-11 Multi-chip module

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP22864493 1993-09-14
JP5-228644 1993-09-14
JP19145594A JP3461204B2 (ja) 1993-09-14 1994-08-15 マルチチップモジュール

Publications (2)

Publication Number Publication Date
JPH07135290A JPH07135290A (ja) 1995-05-23
JP3461204B2 true JP3461204B2 (ja) 2003-10-27

Family

ID=26506700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19145594A Expired - Fee Related JP3461204B2 (ja) 1993-09-14 1994-08-15 マルチチップモジュール

Country Status (9)

Country Link
US (2) US6147876A (ja)
EP (1) EP0720232B1 (ja)
JP (1) JP3461204B2 (ja)
CN (6) CN1041035C (ja)
AU (1) AU690920B2 (ja)
CA (1) CA2171458C (ja)
DE (1) DE69434952D1 (ja)
FI (1) FI961176A0 (ja)
WO (1) WO1995008189A1 (ja)

Families Citing this family (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19632200C2 (de) * 1996-08-09 2002-09-05 Bosch Gmbh Robert Multichipmodul
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
US6522173B1 (en) * 1998-03-31 2003-02-18 Kanji Otsuka Electronic device
JP2000138423A (ja) * 1998-10-30 2000-05-16 Matsushita Electric Ind Co Ltd プリント回路基板およびその製造方法
WO2000033249A1 (fr) * 1998-11-30 2000-06-08 Hitachi, Ltd. Procede de montage d'une puce de circuit electronique
US6917525B2 (en) * 2001-11-27 2005-07-12 Nanonexus, Inc. Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs
US7382142B2 (en) * 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US7247035B2 (en) 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US7349223B2 (en) * 2000-05-23 2008-03-25 Nanonexus, Inc. Enhanced compliant probe card systems having improved planarity
US6542379B1 (en) * 1999-07-15 2003-04-01 International Business Machines Corporation Circuitry with integrated passive components and method for producing
JP2001160663A (ja) * 1999-12-02 2001-06-12 Nec Corp 回路基板
US6535398B1 (en) * 2000-03-07 2003-03-18 Fujitsu Limited Multichip module substrates with buried discrete capacitors and components and methods for making
US6838766B2 (en) 2000-03-21 2005-01-04 Sanyo Electric Co., Ltd. Semiconductor device
US7579848B2 (en) 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
TW502492B (en) * 2000-05-30 2002-09-11 Alps Electric Co Ltd Electronic circuit unit
US6507100B1 (en) * 2000-06-28 2003-01-14 Advanced Micro Devices, Inc. Cu-balanced substrate
US7434305B2 (en) 2000-11-28 2008-10-14 Knowles Electronics, Llc. Method of manufacturing a microphone
US8623710B1 (en) 2000-11-28 2014-01-07 Knowles Electronics, Llc Methods of manufacture of bottom port multi-part surface mount silicon condenser microphone packages
JP2002170739A (ja) * 2000-11-29 2002-06-14 Murata Mfg Co Ltd 積層セラミックコンデンサモジュール
US6798666B1 (en) * 2000-12-29 2004-09-28 Ncr Corporation Introducing loss in a power bus to reduce EMI and electrical noise
WO2002069680A2 (en) * 2001-01-17 2002-09-06 Honeywell International Inc. Adapter for plastic-leaded chip carrier (plcc) and other surface mount technology (smt) chip carriers
US6931369B1 (en) 2001-05-01 2005-08-16 National Semiconductor Corporation Method to perform thermal simulation of an electronic circuit on a network
JP3675364B2 (ja) * 2001-05-30 2005-07-27 ソニー株式会社 半導体装置用基板その製造方法および半導体装置
US6724083B2 (en) * 2001-07-16 2004-04-20 Ars Electronics Co., Ltd. Method of producing semiconductor packages by cutting via holes into half when separating substrate
US6580613B2 (en) * 2001-07-17 2003-06-17 Infineon Technologies Ag Solder-free PCB assembly
US6678877B1 (en) * 2001-08-15 2004-01-13 National Semiconductor Corporation Creating a PC board (PCB) layout for a circuit in which the components of the circuit are placed in the determined PCB landing areas
US20030057544A1 (en) * 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
US6900991B2 (en) * 2001-12-03 2005-05-31 Intel Corporation Electronic assembly with sandwiched capacitors and methods of manufacture
US20030153119A1 (en) * 2002-02-14 2003-08-14 Nathan Richard J. Integrated circuit package and method for fabrication
US6639302B2 (en) * 2002-03-20 2003-10-28 International Business Machines Corporation Stress reduction in flip-chip PBGA packaging by utilizing segmented chip carries
US6903458B1 (en) * 2002-06-20 2005-06-07 Richard J. Nathan Embedded carrier for an integrated circuit chip
US20060213685A1 (en) * 2002-06-27 2006-09-28 Wang Alan E Single or multi-layer printed circuit board with improved edge via design
FR2852190B1 (fr) * 2003-03-03 2005-09-23 Procede de fabrication d'un composant ou d'un module electronique et composant ou module correspondant
US7005584B2 (en) * 2004-02-13 2006-02-28 Honeywell International Inc. Compact navigation device assembly
KR101022539B1 (ko) * 2004-04-29 2011-03-16 엘지디스플레이 주식회사 인쇄회로기판 및 액정표시장치
JP2006100489A (ja) * 2004-09-29 2006-04-13 Ricoh Co Ltd プリント基板及びそのプリント基板を用いた電子ユニット並びに樹脂流出防止用ダムの形成方法
CN100395889C (zh) * 2004-12-23 2008-06-18 旺宏电子股份有限公司 多芯片封装结构
US7212395B2 (en) * 2004-12-28 2007-05-01 Intel Corporation Capacitor design for controlling equivalent series resistance
JP4403090B2 (ja) * 2005-03-02 2010-01-20 日東電工株式会社 配線回路基板
JP4071782B2 (ja) * 2005-05-30 2008-04-02 松下電器産業株式会社 半導体装置
US7327006B2 (en) * 2005-06-23 2008-02-05 Nokia Corporation Semiconductor package
JP4640802B2 (ja) * 2005-07-07 2011-03-02 日東電工株式会社 回路付サスペンション基板
JP4615427B2 (ja) * 2005-12-01 2011-01-19 日東電工株式会社 配線回路基板
US7589395B2 (en) * 2006-06-30 2009-09-15 Intel Corporation Multiple-dice packages using elements between dice to control application of underfill material to reduce void formation
JP2008034639A (ja) * 2006-07-28 2008-02-14 Nitto Denko Corp 配線回路基板
JP4865453B2 (ja) * 2006-08-30 2012-02-01 日東電工株式会社 配線回路基板およびその製造方法
JP2008177491A (ja) * 2007-01-22 2008-07-31 Renesas Technology Corp 半導体装置
US7926173B2 (en) * 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
JP2008282995A (ja) * 2007-05-10 2008-11-20 Nitto Denko Corp 配線回路基板
US7829977B2 (en) * 2007-11-15 2010-11-09 Advanced Semiconductor Engineering, Inc. Low temperature co-fired ceramics substrate and semiconductor package
USD602885S1 (en) * 2008-04-04 2009-10-27 Capres A/S Connector for a microchip probe
AU323139S (en) * 2008-05-15 2008-12-11 Tyco Electronics Services Gmbh Printed circuit board
WO2009138168A1 (de) * 2008-05-15 2009-11-19 Adc Gmbh Leiterplatte für elektrischen verbinder und elektrischer verbinder
CN101394708B (zh) * 2008-10-20 2012-11-28 李鑫 一种电路板及其设计方法
JP4740312B2 (ja) * 2008-12-18 2011-08-03 日東電工株式会社 配線回路基板集合体シート
USD794644S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794643S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794642S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD795262S1 (en) * 2009-01-07 2017-08-22 Samsung Electronics Co., Ltd. Memory device
USD794034S1 (en) * 2009-01-07 2017-08-08 Samsung Electronics Co., Ltd. Memory device
USD794641S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD795261S1 (en) * 2009-01-07 2017-08-22 Samsung Electronics Co., Ltd. Memory device
US8071893B2 (en) 2009-03-04 2011-12-06 Apple Inc. Methods and apparatus for shielding circuitry from interference
USD639812S1 (en) * 2010-05-17 2011-06-14 Panasonic Corporation Memory card
USD643040S1 (en) * 2010-10-26 2011-08-09 Hon Hai Precision Ind. Co., Ltd. Electrical card
JP5557924B2 (ja) * 2010-11-02 2014-07-23 京セラ株式会社 多数個取り配線基板および配線基板ならびに電子装置
US9374643B2 (en) 2011-11-04 2016-06-21 Knowles Electronics, Llc Embedded dielectric as a barrier in an acoustic device and method of manufacture
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
CN102569247A (zh) * 2012-01-17 2012-07-11 华为终端有限公司 集成模块、集成系统板和电子设备
KR101964045B1 (ko) * 2012-04-12 2019-04-01 삼성전자주식회사 반도체 메모리 모듈 및 그 제조 방법
US9078063B2 (en) 2012-08-10 2015-07-07 Knowles Electronics, Llc Microphone assembly with barrier to prevent contaminant infiltration
USD709894S1 (en) * 2012-09-22 2014-07-29 Apple Inc. Electronic device
DE102013001006B4 (de) * 2013-01-22 2015-01-22 Baumüller Nürnberg GmbH Leiterplattenanordnung
JP6202721B2 (ja) * 2013-04-08 2017-09-27 アオイ電子株式会社 回路基板およびそれを用いたサーマルプリントヘッド
JP2016529729A (ja) * 2013-08-28 2016-09-23 キュベイコン リミテッド 半導体ダイおよびパッケージジグソーサブマウント
CN104102387A (zh) * 2014-08-01 2014-10-15 金龙机电（东莞）有限公司 一种触摸屏和触摸屏装置
US9936580B1 (en) 2015-01-14 2018-04-03 Vlt, Inc. Method of forming an electrical connection to an electronic module
US9967984B1 (en) * 2015-01-14 2018-05-08 Vlt, Inc. Power adapter packaging
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
CN107710887B (zh) * 2015-06-19 2020-02-21 日本电信电话株式会社 柔性印刷电路板的焊料接合构造
US9794661B2 (en) 2015-08-07 2017-10-17 Knowles Electronics, Llc Ingress protection for reducing particle infiltration into acoustic chamber of a MEMS microphone package
KR20170046344A (ko) * 2015-10-21 2017-05-02 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지
CN105555039B (zh) * 2016-02-03 2018-10-02 江门崇达电路技术有限公司 一种在pcb的两焊盘间制作线条的方法
US10903734B1 (en) 2016-04-05 2021-01-26 Vicor Corporation Delivering power to semiconductor loads
US10158357B1 (en) 2016-04-05 2018-12-18 Vlt, Inc. Method and apparatus for delivering power to semiconductors
JP6677183B2 (ja) * 2017-01-25 2020-04-08 オムロン株式会社 制御装置
USD826193S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD832229S1 (en) * 2017-05-26 2018-10-30 TinyPCB, Inc. Modular circuit board
USD826190S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD824344S1 (en) * 2017-05-26 2018-07-31 TinyPCB, Inc. Modular circuit board
USD826191S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD826192S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD826194S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD826186S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD829674S1 (en) * 2017-05-26 2018-10-02 TinyPCB, Inc. Modular circuit board
USD824345S1 (en) * 2017-05-26 2018-07-31 TinyPCB, Inc. Modular circuit board
USD826196S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD826195S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD830318S1 (en) * 2017-05-26 2018-10-09 TinyPCB, Inc. Moduler circuit board
USD826187S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD829675S1 (en) * 2017-05-26 2018-10-02 TinyPCB, Inc. Modular circuit board
USD826189S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD826188S1 (en) * 2017-05-26 2018-08-21 TinyPCB, Inc. Modular circuit board
USD839222S1 (en) * 2017-05-30 2019-01-29 TinyPCB, Inc. Modular circuit board
USD834546S1 (en) * 2017-05-30 2018-11-27 TinyPCB, Inc. Modular circuit board
USD842260S1 (en) * 2017-05-30 2019-03-05 TinyPCB, Inc. Modular circuit board
USD830320S1 (en) * 2017-05-30 2018-10-09 TinyPCB, Inc. Modular circuit board
USD833993S1 (en) * 2017-05-30 2018-11-20 TinyPCB, Inc. Modular circuit board
USD833990S1 (en) * 2017-05-30 2018-11-20 TinyPCB, Inc. Modular circuit board
USD839221S1 (en) * 2017-05-30 2019-01-29 TinyPCB, Inc. Modular circuit board
USD841606S1 (en) * 2017-05-30 2019-02-26 TinyPCB, Inc. Modular circuit board
USD841605S1 (en) * 2017-05-30 2019-02-26 TinyPCB, Inc. Modular circuit board
USD830321S1 (en) * 2017-05-30 2018-10-09 TinyPCB, Inc. Modular circuit board
USD833994S1 (en) * 2017-05-30 2018-11-20 TinyPCB, Inc. Modular circuit board
USD839223S1 (en) * 2017-05-30 2019-01-29 TinyPCB, Inc. Modular circuit board
USD830319S1 (en) * 2017-05-30 2018-10-09 TinyPCB, Inc. Modular circuit board
USD833991S1 (en) * 2017-05-30 2018-11-20 TinyPCB, Inc. Modular circuit board
USD833992S1 (en) * 2017-05-30 2018-11-20 TinyPCB, Inc. Modular circuit board
TWI647581B (zh) * 2017-11-22 2019-01-11 緯創資通股份有限公司 電路板以及佈局結構
CN110139477B (zh) * 2018-02-09 2021-10-08 台达电子企业管理（上海）有限公司 应用于智能终端的电源模块及电源模块组装结构
EP3854186A1 (en) 2018-09-19 2021-07-28 Tesla, Inc. Mechanical architecture for a multi-chip module
US11107753B2 (en) * 2018-11-28 2021-08-31 Semiconductor Components Industries, Llc Packaging structure for gallium nitride devices
US11201602B1 (en) 2020-09-17 2021-12-14 Analog Devices, Inc. Apparatus and methods for tunable filtering
US11201600B1 (en) 2020-10-05 2021-12-14 Analog Devices, Inc. Apparatus and methods for control and calibration of tunable filters
CN114188235B (zh) * 2022-02-15 2022-04-19 江苏高格芯微电子有限公司 一种低功耗高精度协议集成电路模组封装工艺

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1452108A (fr) * 1964-07-29 1966-02-25 Telefunken Patent Procédé de fabrication d'un montage microminiaturisé
US3714709A (en) * 1970-07-06 1973-02-06 Rca Corp Method of manufacturing thick-film hybrid integrated circuits
US3689804A (en) * 1971-09-30 1972-09-05 Nippon Denso Co Hybrid circuit device
US3885304A (en) * 1972-03-23 1975-05-27 Bosch Gmbh Robert Electric circuit arrangement and method of making the same
US4372037A (en) * 1975-03-03 1983-02-08 Hughes Aircraft Company Large area hybrid microcircuit assembly
US4208698A (en) * 1977-10-26 1980-06-17 Ilc Data Device Corporation Novel hybrid packaging scheme for high density component circuits
JPS5687395A (en) * 1979-12-18 1981-07-15 Fujitsu Ltd Semiconductor device
US4349862A (en) * 1980-08-11 1982-09-14 International Business Machines Corporation Capacitive chip carrier and multilayer ceramic capacitors
US4437141A (en) * 1981-09-14 1984-03-13 Texas Instruments Incorporated High terminal count integrated circuit device package
EP0111890B1 (en) * 1982-12-15 1991-03-13 Nec Corporation Monolithic multicomponents ceramic substrate with at least one dielectric layer of a composition having a perovskite structure
GB2144907A (en) * 1983-08-09 1985-03-13 Standard Telephones Cables Ltd Mounting integrated circuit devices
CA1222586A (en) * 1983-11-11 1987-06-02 Tadahiko Akiyama Personal-servicing communication system
US4616655A (en) * 1984-01-20 1986-10-14 Cordis Corporation Implantable pulse generator having a single printed circuit board and a chip carrier
JPS60173862A (ja) * 1984-02-20 1985-09-07 Nec Corp 集積回路装置
US5237204A (en) * 1984-05-25 1993-08-17 Compagnie D'informatique Militaire Spatiale Et Aeronautique Electric potential distribution device and an electronic component case incorporating such a device
US4692839A (en) * 1985-06-24 1987-09-08 Digital Equipment Corporation Multiple chip interconnection system and package
US5220488A (en) * 1985-09-04 1993-06-15 Ufe Incorporated Injection molded printed circuits
US4780795A (en) * 1986-04-28 1988-10-25 Burr-Brown Corporation Packages for hybrid integrated circuit high voltage isolation amplifiers and method of manufacture
JPS62260354A (ja) * 1986-05-06 1987-11-12 Mitsubishi Electric Corp 半導体装置
JPS62260353A (ja) * 1986-05-06 1987-11-12 Mitsubishi Electric Corp 半導体装置
US4814943A (en) * 1986-06-04 1989-03-21 Oki Electric Industry Co., Ltd. Printed circuit devices using thermoplastic resin cover plate
JPH01500866A (ja) * 1986-09-19 1989-03-23 ヒユーズ・エアクラフト・カンパニー 多層構造中に埋設された受動部品のトリミング
JPS63104361A (ja) * 1986-10-20 1988-05-09 Mitsubishi Electric Corp 半導体装置
US4811082A (en) * 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure
GB2197540B (en) * 1986-11-12 1991-04-17 Murata Manufacturing Co A circuit structure.
FI82169C (fi) * 1987-08-21 1991-01-10 Nokia Mobira Oy Rf-skyddad hybridkrets.
US4788524A (en) * 1987-08-27 1988-11-29 Gte Communication Systems Corporation Thick film material system
WO1989004552A1 (en) * 1987-10-30 1989-05-18 Lsi Logic Corporation Method and means of fabricating a semiconductor device package
US4882657A (en) * 1988-04-06 1989-11-21 Ici Array Technology, Inc. Pin grid array assembly
EP0339154B1 (en) * 1988-04-26 1994-11-17 Citizen Watch Co. Ltd. Memory card
US5253010A (en) * 1988-05-13 1993-10-12 Minolta Camera Kabushiki Kaisha Printed circuit board
JP2570381B2 (ja) * 1988-05-13 1997-01-08 ミノルタ株式会社 フレキシブルプリント基板へのｉｃチツプ搭載構造
EP0351581A1 (de) * 1988-07-22 1990-01-24 Oerlikon-Contraves AG Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
JPH02106087A (ja) * 1988-10-14 1990-04-18 Rohm Co Ltd 混成集積回路装置
KR930010076B1 (ko) * 1989-01-14 1993-10-14 티디케이 가부시키가이샤 다층혼성집적회로
JP2790640B2 (ja) * 1989-01-14 1998-08-27 ティーディーケイ株式会社 混成集積回路部品の構造
JP3090453B2 (ja) * 1989-07-10 2000-09-18 株式会社日立製作所 厚膜薄膜積層基板およびそれを用いた電子回路装置
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5045820A (en) * 1989-09-27 1991-09-03 Motorola, Inc. Three-dimensional microwave circuit carrier and integral waveguide coupler
MY105486A (en) * 1989-12-15 1994-10-31 Tdk Corp A multilayer hybrid circuit.
NO900229D0 (no) * 1990-01-16 1990-01-16 Micro Electronics Ame A S Fremgangsmaate for fremstilling av miniatyrisert impedanstilpasset ledningsnett.
JPH04130470A (ja) * 1990-09-21 1992-05-01 Mita Ind Co Ltd 画像形成装置のための自己診断および自己修復システム
US5557142A (en) * 1991-02-04 1996-09-17 Motorola, Inc. Shielded semiconductor device package
US5166772A (en) * 1991-02-22 1992-11-24 Motorola, Inc. Transfer molded semiconductor device package with integral shield
FR2675632B1 (fr) * 1991-04-18 1997-04-30 Texas Instruments France Dispositif de conditionnement de circuits integres
JPH04335561A (ja) * 1991-05-13 1992-11-24 Mitsubishi Electric Corp 半導体装置
JPH04130470U (ja) * 1991-05-21 1992-11-30 シヤープ株式会社 半導体装置
WO1992021150A1 (en) * 1991-05-23 1992-11-26 Motorola, Inc. Integrated circuit chip carrier
JP2976605B2 (ja) * 1991-08-26 1999-11-10 ソニー株式会社 メモリモジュール
JPH05102262A (ja) * 1991-10-03 1993-04-23 Hitachi Ltd 半導体装置及びそれを実装した実装装置
JPH05206314A (ja) * 1991-11-12 1993-08-13 Nec Corp 半導体装置
JPH05160290A (ja) * 1991-12-06 1993-06-25 Rohm Co Ltd 回路モジュール
US5854534A (en) * 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
JPH0798620A (ja) * 1992-11-13 1995-04-11 Seiko Epson Corp 電子装置およびこれを用いたコンピュータ
US5241351A (en) * 1992-11-19 1993-08-31 Xerox Corporation Multi-blade turret holder
JPH06267788A (ja) * 1993-03-15 1994-09-22 Murata Mfg Co Ltd 複合部品
US5355016A (en) * 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
GB2283863A (en) * 1993-11-16 1995-05-17 Ibm Direct chip attach module
WO1996019829A1 (en) * 1994-12-22 1996-06-27 Pace Benedict G Device for superheating steam

Also Published As

Publication number Publication date
CN1214547A (zh) 1999-04-21
EP0720232B1 (en) 2007-04-11
FI961176L (fi) 1996-03-13
EP0720232A1 (en) 1996-07-03
CN1130958A (zh) 1996-09-11
CN1203454A (zh) 1998-12-30
CN1198594A (zh) 1998-11-11
CN1214548A (zh) 1999-04-21
CA2171458C (en) 2001-11-27
FI961176A7 (fi) 1996-03-13
US6147876A (en) 2000-11-14
EP0720232A4 (en) 1996-11-13
US6418030B1 (en) 2002-07-09
CN1198593A (zh) 1998-11-11
WO1995008189A1 (en) 1995-03-23
CA2171458A1 (en) 1995-03-23
JPH07135290A (ja) 1995-05-23
DE69434952D1 (de) 2007-05-24
AU7665094A (en) 1995-04-03
CN1041035C (zh) 1998-12-02
AU690920B2 (en) 1998-05-07
FI961176A0 (fi) 1996-03-13

Similar Documents

Publication Publication Date Title
JP3461204B2 (ja) マルチチップモジュール
US8432033B2 (en) Electronic device and manufacturing method therefor
US6228683B1 (en) High density leaded ball-grid array package
KR100231276B1 (ko) 반도체패키지의 구조 및 제조방법
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US7312108B2 (en) Method for assembling a ball grid array package with two substrates
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
JP2541487B2 (ja) 半導体装置パッケ―ジ
JPH0817964A (ja) 半導体装置及びその製造方法及び基板
JP3063846B2 (ja) 半導体装置
EP0578028A1 (en) High frequency semiconductor device
JPH06295935A (ja) 半導体パッケージ
JP3450477B2 (ja) 半導体装置及びその製造方法
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
KR100762871B1 (ko) 칩크기 패키지 제조방법
JPH0517709B2 (ja)
JP3398556B2 (ja) 半導体装置の製造方法
JP2822990B2 (ja) Ｃｓｐ型半導体装置
JPH06302757A (ja) 電子部品搭載装置及びその実装方法
JPH07122701A (ja) 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム
USRE43112E1 (en) Stackable ball grid array package
JP2883458B2 (ja) 混成集積回路用配線板の製造方法
KR20030025481A (ko) 플립칩 반도체패키지 및 그의 제조방법
JP3405718B2 (ja) 半導体装置
CA2355615C (en) Multi-chip module

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030729

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100815

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100815

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees