JP6202721B2 - 回路基板およびそれを用いたサーマルプリントヘッド - Google Patents

Description

本発明は、回路基板に関する。より詳細には、金ペーストを用いて導体パターンを形成する回路基板において、ワイヤーボンディング強度を落とさずに、金ペーストの使用量を削減することができる、サーマルプリントヘッドなどに適用される回路基板に特に有用である。

従来、金ペーストにて導体パターンを形成する回路基板は、例えば、厚膜サーマルプリントヘッドなどに適用されている。この厚膜サーマルプリントヘッドでは、図１に示すように絶縁基板１に金ペーストを印刷焼成して導体膜を形成する。さらにフォトリソ法により個別電極２、共通電極４、その他の配線パターンが形成される。そしてこれらの上層には、発熱抵抗体３、保護膜５などが印刷焼成される。さらに絶縁基板１上には駆動用のドライバーＩＣチップ８がダイボンディングされており、該ＩＣチップ８と配線基板６が金ワイヤー７にて接続される。導体パターンを形成する金ペーストには、有機金ペーストと無機金ペースト（ガラスフリット金）が知られている。厚膜サーマルプリントヘッドの場合には、発熱抵抗体３の発熱エネルギーを効率よく感熱紙に伝えるために、有機金ペーストを使用した金導体膜厚を薄く形成し、個別電極（金導体）２からの放熱を防ぐことが一般的である。しかしながら、このままでは金ワイヤーボンディング部６でのワイヤーボンディング強度（プル強度）が低く信頼性が確保されない。

こうした問題点を改善するために、ワイヤーボンディング部の金ペーストには高純度（２４金）の有機金、または、無機金ペーストが使用され、導体パターンの膜厚を１μｍ以上の厚みとしてワイヤーボンディング強度を高くすることが行われてきた。膜厚を厚く形成するためには、印刷及び焼成のプロセスを何度も繰り返して積層することが行われている（特許文献１）。また、無機金ペーストは金含有量が７０％以上と、有機金ペーストの金含有量３０％以下に比べて非常にコストが高いので、金含有量を低減させるために、有機金と無機金ペーストとを混合した混合ペーストを用いてボンディングパッドパターンを形成することも行われている（特許文献２）。

特開平７−３２９３２９号公報 特開平６−１３２３３８号公報

ところが、金ワイヤーボンディング部に少なくとも１層以上のパターンを積層し、金導体を厚く形成することは工程数の増加を生じることとなり、放熱される熱量の増加が避けられなかった。また、ワイヤーボンディング部を設けるには専用パターンによる印刷に必要とされる材料費などからコストを押し上げる要因となる、という問題があった。さらに、金ペーストにより形成した導体パターンは時に金収縮を起こす場合があり、適正な焼成条件の決定が求められている。
そこで、本発明は、上記の従来技術の問題点を解決し、製造工程数を増やすことなく、金ペーストを必要以上に使用しなくても、ワイヤーボンディング強度を落とさずに、ワイヤーボンディングが可能な回路基板、およびサーマルプリントヘッドを提供することを目的とする。

本発明により、製造工程数を増やすことなく、金ペーストを必要以上に使用せず、むしろ金ペーストの使用量を従来より減らして、ワイヤーボンディング強度を落とさずに、ワイヤーボンディングが可能な回路基板、それを用いる回路基板およびサーマルプリントヘッドを提供することができる。
本発明の回路基板は、次に記載の効果を奏する導体パターンを形成することができる。
１．焼成温度の変動(±２０℃程度)により発生する、低純度金（１８金〜２２金）層の「金収縮」もなく、パターン全面において、安定した品位を供給できる。
２．金パターンの印刷回数を、例えば、4回から２回へと削減することができる。
３．ワイヤーボンディング専用のパターンが不要なことから使用するスクリーンの数を削減することができる。
４．上記の工程の削減により、焼成炉電力費、スクリーン費用、労務費などを節減することができる。
５．金材料の原単位を削減することができる。
６．ワイヤーボンディング領域を拡大でき高純度金表面であればどこでもワイヤーボンディングが可能である。
７．銀材料による共通電極との重なり部分で発生する「拡散」を１／２以下に減少させることが可能となり、共通電極の抵抗値上昇を抑えることができる。
８．ボンディング部の膜厚が均一になるため、ボンディング強度が広範囲で安定している。
９．発熱抵抗体の下層の金パターンを薄くできることにより、発熱抵抗体の放熱を抑えることが可能となり、サーマルプリントヘッドにおける発色性が向上する。

サーマルプリントヘッドの構造を説明する図面。 従来の厚膜サーマルプリントヘッドの断面構造。 本発明の厚膜サーマルプリントヘッドの断面構造。 ワイヤーボンディング部と共通電極間に、パルス電圧を印加したときの、電圧（パルス電圧）と、発熱ドットの抵抗値の相関。 ワイヤーボンディング性を試験したステッチ写真。 本発明と従来例に係る印刷回路（導体パターン）の総合的な評価結果。 本発明と従来例に係る印刷回路（導体パターン）の具体的な評価結果。

本発明は、絶縁基板上に低純度金含有ペーストを用いて形成された低純度金層とその上層に高純度金含有ペーストを用いて形成された高純度金層が積層されていることを特徴とする回路基板に関するものであり、使用金材料の原料および回路基板としての性能の改善を達成することができるものである。本発明の回路基板、それを用いて導体パターンを構成してなる回路基板は、特に、厚膜サーマルプリントヘッドに適していることからこれを具体的例にして、従来の厚膜サーマルプリントヘッドと対比して説明する。
図２は従来の厚膜サーマルプリントヘッドの断面構造を、図３は本発明の厚膜サーマルプリントヘッドの断面構造を示している。従来は、セラミック基板上に、グレーズ層を設け、１８〜２２金ペーストによる配線形成を複数回繰り返した後、その上面に、発熱抵抗体１３、ワイヤーボンディング部１６、および共通電極１４が設けられている積層構造となっている。
この複数の１８〜２２金による金層を設けることはワイヤーボンディング部の強度を確保するためである。ワイヤーボンディング部１６は２３〜２４金からなっている。これに対し、本発明の回路基板では、セラミック基板上にグレーズ層を施すところまでは従来例と共通するものの、１８〜２２金からなる低純度金層を施した上に、２３〜２４金からなる層を施した積層構造としている。これにより、従来の複層からなるパターンよりも薄くなし得るので、個別電極からの放熱を防ぐことが可能となると共に、金材料の使用量を削減することができる。

［低純度金層］
低純度金層はグレーズ基板上に設けられその純度は１８金から２２金が好ましい。１８金よりも純度が低いと電極の抵抗値が高くなりすぎ、また、２２金よりも純度が高くなると材料費が高くなるなどの問題点が生じる。
低純度金層の形成数はできるだけ少ないことが原材料費から見て好ましく、単一層であることが最も好ましい。
本発明での低純度金層の膜厚は０．１〜０．６μｍであることが好ましく、これよりも厚い膜厚とする必要はない。

［高純度金層]
高純度金層は低純度金層上の全面に積層されている。高純度金層は低純度金層よりも金の純度が高く、２３〜２４金からなることが好ましい。高純度金層は一度の印刷、焼成、フォトリソ法
により設けられた単一層であることが好ましい。この層は、０．２〜０．８μｍの単一層であることが好ましく、比較的薄膜であることから金の原材料費は低減され、さらに電気的、熱的特性を改善することができる。

［ワイヤーボンディングパターン]
従来の回路基板にはワイヤーボンディング専用のパターンが設けられていて、ドライバーＩＣと個別電極を接続する金ワイヤーがその表面に接合されている。しかしながら、本発明においては、金ワイヤーは高純度金（個別電極）の表面に直接接合することができ、接合強度において従来技術と比較して、むしろ優れている。また、高純度金層は広く低純度金層の上面全部に形成されているため、金ワイヤーを接続する箇所が限定されず、広範囲な高純度金層面から適宜選択することが可能である。

［焼成温度］
焼成条件（焼成ピーク温度、焼成ピーク時間、エアー流量など）を変えた実験を行い、焼成された膜状態について従来のものと対比して検討を行ったところ、本発明では、８００℃の焼成ピーク温度のみならず、これより５０℃低い７５０℃であっても、大差なく良好な成膜品位を保っていることがわかっており、焼成温度の変動により発生する低純度金層の「金収縮」がなくなりパターンの全面において安定した品位の印刷回路を提供することができる。

［本発明の総合的評価］
本発明と従来例に係る印刷回路（導体パターン）を作成してその評価を○、△、×によって表し、総合的な評価として印刷回路基板として適正かどうかを判断した結果を図６に示す。
図６に示すように、試料としては、基板上に２２金被膜上に２４金被膜を形成した本発明品、基板上に２２金被膜上に２２金被膜を形成した従来構造（比較例１）、および基板上に２４金被膜上に２２金被膜を形成した比較例構造（比較例２）を作成し、焼成後の被膜の「ポーラスの発生状態」および「金収縮状態」を観察した結果を示す。
本発明品では目立つ欠陥はなく適正と判断されたが、比較例１では「ポーラスの発生状態」および「金収縮状態」が観察されやや不満な状態を示し、比較例２では不適との評価となった。

以下に、本発明を実施例に基づいて具体的に説明するが、本発明がこれらの実施例により限定されるものではない。

本実施例では、低純度金層に２２金（組成：有機金）、高純度金層として２４金（組成：有機金）を用いて3種類の試料を作製して試験した。
図７に示す構造の試料を作成した。
比較例１：低純度金層を3層の表面に高純度金層を設けた試料、
比較例２：低純度金層を2層の表面に高純度金層を設けた試料
本発明の実施例：低純度金層１層の表面に高純度金層を設けた試料。
導体膜（図１の２）を作製するには、比較例1が13工程、比較例２が10工程、本発明が6工程を要した。図７には導体膜の構造と各性能の比較結果を示す。焼成は８００℃で行った。この試験結果より、本発明の構造がフォトリソに際して膜厚変動が少なく、表面粗さについても滑らかな表面状態を維持していることが明らかとなった。
共通電極（図１の４）の拡散度合いは比較例に比して１／２程度まで抑えられており、これによりリード線の抵抗値上昇が防がれている。
図７に示した試験結果から、本発明の印刷回路は、製造工程数が大幅に削減され、使用する原材料は少なくて済むことがわかる。また、作製された印刷回路の性能を、エッチング後のファインライン性、エッチング後のワイヤーボンディンブ部（図１の６）膜厚および表面粗さ（Ｒａ）の安定性、通電極（図１の４）の拡散度合い（焼成後の外観の変色部分の寸法により判定した。）、リード線の抵抗値を総合的に判断したところ、本発明は比較例１（従来品）に優る。
比較例２では共通電極抵抗値、発熱ドットの耐パルス性（図２の１３）において劣る結果となった。

上記の３種の試料により発熱ドット（図２の１３）の耐パルス性を比較した。
試験方法を次に述べる。試験結果を図４に示した。
図４は、ワイヤーボンディング部（図２の１５）と、共通電極（図２の１４）間に、パルス電圧を印加したときの、電圧（パルス電圧）と、発熱ドットの抵抗値の相関を示したものである。この試験の結果から、耐パルス性において、比較例１（従来）と遜色ないことが判明した。

実施例1で製作した本発明の実施例についてワイヤーボンディング性を評価した。実施例1の高純度金層の表面に金ワイヤーを接合した後、プル強度を測定し表１に示した。ワイヤーボンディング条件が広範囲にばらついた状態であってもプル強度が安定していることが分かる。

本発明は、印刷回路の製品原価の大半を占めている金にかかる部分の構造をシンプルにすることにより材料費、労務費、経費の削減を図るものであるばかりかその性能においても従来品を凌駕するものである。また、本発明の印刷回路は、大量生産にも適した条件を具備していていることから実用化における問題点もない。

１ 絶縁基板
２ 個別電極
３ 発熱抵抗体
４ 共通電極
５ 保護膜
６ ワイヤーボンディング部
７ 金ワイヤー
８ ドライバーＩＣ
１１ セラミック基板
１２ 個別電極
１３ 発熱ドット（発熱抵抗体）
１４ 共通電極
１５、１６ ワイヤーボンディング部
１７ 金ワイヤー
１８ ドライバーＩＣ
２０ グレーズ層
２１ 低純度金層
２２ 高純度金層

Claims (8)

1. 絶縁基板上に金含有ペーストを用いて導体パターンを形成するための回路基板において、低純度金含有ペーストを用いて形成された、純度１８〜２２金からなる低純度金層と、その上層に、高純度金含有ペーストを用いて形成された、純度２３〜２４金からなる高純度金層が積層されていることを特徴とする回路基板。
2. 高純度金層は低純度金層上に積層されている請求項１に記載の回路基板。
3. 低純度金層および高純度金層のそれぞれが単層および多層からなる請求項１または２に記載の回路基板。
4. 低純度金層が０．１〜１．０μｍの膜厚であり、高純度金層が０．１〜１．０μｍの膜厚である請求項１から３のいずれかに記載の回路基板。
5. 低純度金層および高純度金層がそれぞれ有機金ペーストを用いて形成されている請求項１から４のいずれかに記載の回路基板。
6. 回路基板の高純度金層に、ワイヤーボンディング専用のパターンを設けることなく、直接ワイヤーボンディングされている請求項１から５のいずれかに記載の回路基板。
7. 回路基板の高純度金層上に銀による共通電極を設けた請求項６に記載の回路基板。
8. 請求項１から７のいずれかに記載の回路基板の導体パターンを有するサーマルプリントヘッド。