JPH08181441A - 回路基板およびその製造方法、電子デバイス実装体、グリーンシート - Google Patents
回路基板およびその製造方法、電子デバイス実装体、グリーンシートInfo
- Publication number
- JPH08181441A JPH08181441A JP6318487A JP31848794A JPH08181441A JP H08181441 A JPH08181441 A JP H08181441A JP 6318487 A JP6318487 A JP 6318487A JP 31848794 A JP31848794 A JP 31848794A JP H08181441 A JPH08181441 A JP H08181441A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- copper
- conductor layer
- wiring
- green sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Ceramic Products (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 ガラスセラミックスと表面導体層との接合
性、表面導体層とピンとの接合性がともに良好なガラス
セラミック多層回路基板を提供すること。 【構成】 銅を主成分とした表面導体層のうち、少なく
ともパッド部分を２層構造とする。ガラスセラミックス
側の層（第１層）は、銅を主成分とし、これにガラスセ
ラミックスとの接合性を高める無機物（例えば、アルミ
ナ、ムライト、チタン）を添加したペーストを、グリー
ンシートに印刷することで形成する。さらにこの上の層
は、銅を主成分とし上記無機物を含まないペーストを、
第１層の上から印刷することで形成する。該表面導体層
を備えたグリーンシートを最外側に配置するように、他
のグリーンシートとともに積層し焼結する。
性、表面導体層とピンとの接合性がともに良好なガラス
セラミック多層回路基板を提供すること。 【構成】 銅を主成分とした表面導体層のうち、少なく
ともパッド部分を２層構造とする。ガラスセラミックス
側の層（第１層）は、銅を主成分とし、これにガラスセ
ラミックスとの接合性を高める無機物（例えば、アルミ
ナ、ムライト、チタン）を添加したペーストを、グリー
ンシートに印刷することで形成する。さらにこの上の層
は、銅を主成分とし上記無機物を含まないペーストを、
第１層の上から印刷することで形成する。該表面導体層
を備えたグリーンシートを最外側に配置するように、他
のグリーンシートとともに積層し焼結する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体部品を取り付け
たり、電気信号の入出力のためのピンを取り付けて機能
モジュールを構成するのに好適な多層回路基板及びその
製造方法に関する。
たり、電気信号の入出力のためのピンを取り付けて機能
モジュールを構成するのに好適な多層回路基板及びその
製造方法に関する。
【０００２】
【従来の技術】回路基板は、その内部，表面に導体（通
常は、銅）からなる配線回路が形成されている。そし
て、表面に形成されている配線回路のうち、他の電子部
品の端子（あるいは、他の電子部品と接続するための入
出力用ピン）が接合される部分は、パッドとされてい
る。電気信号入出力用ピンの取り付け等は、該パッド
に、薄膜導体層、金属めっき層等を介してろう付けする
ことで行われている。
常は、銅）からなる配線回路が形成されている。そし
て、表面に形成されている配線回路のうち、他の電子部
品の端子（あるいは、他の電子部品と接続するための入
出力用ピン）が接合される部分は、パッドとされてい
る。電気信号入出力用ピンの取り付け等は、該パッド
に、薄膜導体層、金属めっき層等を介してろう付けする
ことで行われている。
【０００３】配線回路間を絶縁する絶縁体が、ガラス、
セラミックスでできている場合、配線回路を構成する導
体と、絶縁体と、の接合が弱いと考えられる。そのた
め、両者の接合（接着）性について様々な検討がなされ
てきた。また、接合性を改善するための技術も提案され
てきた。
セラミックスでできている場合、配線回路を構成する導
体と、絶縁体と、の接合が弱いと考えられる。そのた
め、両者の接合（接着）性について様々な検討がなされ
てきた。また、接合性を改善するための技術も提案され
てきた。
【０００４】例えば、特開平６−２０４６５６号公報に
は、添加物の無い純金属導体層とセラミックス基板とを
接合した場合でも、高い接合強度が得られることを述べ
ている。そして、その理由として、接合界面付近におい
て導体金属とセラミックス中の金属との合金層が形成さ
れることを挙げている。
は、添加物の無い純金属導体層とセラミックス基板とを
接合した場合でも、高い接合強度が得られることを述べ
ている。そして、その理由として、接合界面付近におい
て導体金属とセラミックス中の金属との合金層が形成さ
れることを挙げている。
【０００５】特公平５−６３１１０号公報には、チタネ
ート系カップリング剤を銅ペーストに添加することで、
銅導体層とガラスセラミックスとの接着性を向上させる
技術が開示されている。
ート系カップリング剤を銅ペーストに添加することで、
銅導体層とガラスセラミックスとの接着性を向上させる
技術が開示されている。
【０００６】特開平４−３６７５７５号公報には、アル
ミニウム等の金属を銅ペーストに添加することで、銅導
体層とガラスセラミックスとの接着性を向上させる技術
が開示されている。
ミニウム等の金属を銅ペーストに添加することで、銅導
体層とガラスセラミックスとの接着性を向上させる技術
が開示されている。
【０００７】
【発明が解決しようとする課題】しかしながら、特開平
６−２０４６５６号公報に記載されている事実は、銅導
体とガラスセラミックスとを接着する場合には、あては
まるものではなかった。
６−２０４６５６号公報に記載されている事実は、銅導
体とガラスセラミックスとを接着する場合には、あては
まるものではなかった。
【０００８】また、特公平５−６３１１０号公報、特開
平４−３６７５７５号公報に記載の技術は、銅導体とガ
ラスセラミックスとの接着強度を高めることはできるも
のの、逆に、銅導体でできたパッドへのピンの取付けが
困難になるという問題があった。これは、該先行技術に
おいて銅ペーストに添加している無機物は、ろう剤，め
っきと接着性が低いものであり、パッドの表面にはこれ
らの無機物が露出しているからである。
平４−３６７５７５号公報に記載の技術は、銅導体とガ
ラスセラミックスとの接着強度を高めることはできるも
のの、逆に、銅導体でできたパッドへのピンの取付けが
困難になるという問題があった。これは、該先行技術に
おいて銅ペーストに添加している無機物は、ろう剤，め
っきと接着性が低いものであり、パッドの表面にはこれ
らの無機物が露出しているからである。
【０００９】本発明は、ガラスセラミックスとの接合性
（接着性）が良好で、かつ入出力ピン接続のための金属
めっき層もしくはろう剤との接合性（接着性）も良好な
回路基板およびその製造方法を提供することを目的とす
る。また、このような回路基板の材料となるグリーンシ
ートを提供することを目的とする。さらに、このような
回路基板とこれに搭載された電子デバイスとを含んで構
成される電子デバイス実装体を提供することを目的とす
る。
（接着性）が良好で、かつ入出力ピン接続のための金属
めっき層もしくはろう剤との接合性（接着性）も良好な
回路基板およびその製造方法を提供することを目的とす
る。また、このような回路基板の材料となるグリーンシ
ートを提供することを目的とする。さらに、このような
回路基板とこれに搭載された電子デバイスとを含んで構
成される電子デバイス実装体を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】本発明は上記目的を達成
するためになされたもので、その第１の態様としては、
銅の融点以下の温度で焼結可能なガラスセラミックスを
含んで構成される絶縁体と、上記絶縁体の表面に設けら
れ、少なくともその一部が複数層からなる配線と、を備
え、上記配線の複数層からなる部分は、銅を主成分とし
接合強化剤を含んで構成され、上記絶縁体に接して配置
された第１種導体層と、上記接合強化剤を含むことなく
銅を主成分として構成され、上記配線の最表面側に配置
された第２種導体層と、を含んで構成されること、を特
徴とする回路基板が提供される。
するためになされたもので、その第１の態様としては、
銅の融点以下の温度で焼結可能なガラスセラミックスを
含んで構成される絶縁体と、上記絶縁体の表面に設けら
れ、少なくともその一部が複数層からなる配線と、を備
え、上記配線の複数層からなる部分は、銅を主成分とし
接合強化剤を含んで構成され、上記絶縁体に接して配置
された第１種導体層と、上記接合強化剤を含むことなく
銅を主成分として構成され、上記配線の最表面側に配置
された第２種導体層と、を含んで構成されること、を特
徴とする回路基板が提供される。
【００１１】上記接合強化剤は、アルミナ、ムライト、
チタン、酸化チタン、クロム、酸化クロム、マンガン、
二酸化マンガンからなる群から選ばれた少なくとも１種
を含んだものであることが好ましい。
チタン、酸化チタン、クロム、酸化クロム、マンガン、
二酸化マンガンからなる群から選ばれた少なくとも１種
を含んだものであることが好ましい。
【００１２】上記第１種導体層中における上記接合強化
剤の体積割合は、１〜１５％であることが好ましい。
剤の体積割合は、１〜１５％であることが好ましい。
【００１３】本発明の第２の態様としては、銅の融点以
下の温度で焼結可能なガラスセラミックスを含んで構成
される絶縁体と、上記絶縁体の表面に設けられ、少なく
ともその一部が複数層からなる配線と、を備え、上記配
線の複数層からなる部分は、銅とチタンの合金を含んで
構成され、上記絶縁体に接して配置された合金導体層
と、上記接合強化剤を含むことなく銅を主成分として構
成され、上記配線の最表面側に配置された第２種導体層
と、を含んで構成されることを特徴とする回路基板が提
供される。
下の温度で焼結可能なガラスセラミックスを含んで構成
される絶縁体と、上記絶縁体の表面に設けられ、少なく
ともその一部が複数層からなる配線と、を備え、上記配
線の複数層からなる部分は、銅とチタンの合金を含んで
構成され、上記絶縁体に接して配置された合金導体層
と、上記接合強化剤を含むことなく銅を主成分として構
成され、上記配線の最表面側に配置された第２種導体層
と、を含んで構成されることを特徴とする回路基板が提
供される。
【００１４】上述の各態様における回路基板において
は、上記第２種導体層のさらに外側に設けられた金めっ
き層を有することが好ましい。上記金めっき層は、置換
金めっき層であることが好ましい。
は、上記第２種導体層のさらに外側に設けられた金めっ
き層を有することが好ましい。上記金めっき層は、置換
金めっき層であることが好ましい。
【００１５】本発明の第３の態様としては、上述した回
路基板と、上記第２種導体層の上に配置されたろう剤
と、上記ろう剤によって回路基板に固定された、導体か
らなるピンと、を有することを特徴とする回路基板が提
供される。
路基板と、上記第２種導体層の上に配置されたろう剤
と、上記ろう剤によって回路基板に固定された、導体か
らなるピンと、を有することを特徴とする回路基板が提
供される。
【００１６】本発明の第４の態様としては、上述の回路
基板と、該回路基板に搭載された半導体素子と、を含ん
で構成される電子デバイス実装体が提供される。
基板と、該回路基板に搭載された半導体素子と、を含ん
で構成される電子デバイス実装体が提供される。
【００１７】本発明の第４の態様としては、その表面に
配線を形成されたグリーンシートにおいて、上記配線の
少なくとも一部は複数層からなり、該配線の複数層から
なる部分は、銅を主成分とし接合強化剤を含んで構成さ
れ、上記絶縁体に接して配置された第１種導体層と、上
記接合強化剤を含むことなく銅を主成分として構成さ
れ、上記配線の最表面側に配置された第２種導体層と、
を含んで構成されること、を特徴とするグリーンシート
が提供される。
配線を形成されたグリーンシートにおいて、上記配線の
少なくとも一部は複数層からなり、該配線の複数層から
なる部分は、銅を主成分とし接合強化剤を含んで構成さ
れ、上記絶縁体に接して配置された第１種導体層と、上
記接合強化剤を含むことなく銅を主成分として構成さ
れ、上記配線の最表面側に配置された第２種導体層と、
を含んで構成されること、を特徴とするグリーンシート
が提供される。
【００１８】この場合、上記接合強化剤は、アルミナ、
ムライト、チタン、酸化チタン、クロム、酸化クロム、
マンガン、二酸化マンガンからなる群から選ばれた少な
くとも１種を含んだものであることが好ましい。
ムライト、チタン、酸化チタン、クロム、酸化クロム、
マンガン、二酸化マンガンからなる群から選ばれた少な
くとも１種を含んだものであることが好ましい。
【００１９】本発明の第５の態様としては、その表面に
配線を形成されたグリーンシートにおいて、上記配線の
少なくとも一部は複数層からなり、該配線の複数層から
なる部分は、銅とチタンの合金を含んで構成され、上記
絶縁体に接して配置された合金導体層と、上記接合強化
剤を含むことなく銅を主成分として構成され、上記配線
の最表面側に配置された第２種導体層と、を含んで構成
されることを特徴とするグリーンシートが提供される。
配線を形成されたグリーンシートにおいて、上記配線の
少なくとも一部は複数層からなり、該配線の複数層から
なる部分は、銅とチタンの合金を含んで構成され、上記
絶縁体に接して配置された合金導体層と、上記接合強化
剤を含むことなく銅を主成分として構成され、上記配線
の最表面側に配置された第２種導体層と、を含んで構成
されることを特徴とするグリーンシートが提供される。
【００２０】本発明の第６の態様としては、表面に配線
の形成されたグリーンシートを積層し、これを焼結する
ことで回路基板を製造する回路基板の製造方法におい
て、最外側に位置させるグリーンシートの積層において
は、上述のグリーンシートを用い、これを上記第２種導
体層を外側に位置させるような向きで積層することを特
徴とする回路基板の製造方法が提供される。
の形成されたグリーンシートを積層し、これを焼結する
ことで回路基板を製造する回路基板の製造方法におい
て、最外側に位置させるグリーンシートの積層において
は、上述のグリーンシートを用い、これを上記第２種導
体層を外側に位置させるような向きで積層することを特
徴とする回路基板の製造方法が提供される。
【００２１】
【作用】ＬＳＩ素子と基板の接続信頼性を高めるため
に、回路基板の絶縁体には、銅の融点以下の温度で焼結
可能なガラスセラミックス製のものを使用する。具体的
には、低熱膨張であるホウケイ酸ガラス、コージェライ
ト析出型結晶化ガラス及び２Ａｌ2Ｏ3・Ｂ2Ｏ3および／
またはＡｌ2Ｏ3・Ｂ2Ｏ3析出型結晶化ガラスなどを主成
分としたものを使用可能である。なお、本明細書中、”
ガラスセラミックス”という言葉は、非晶質のガラス
粉末と結晶性のセラミックスの粉末とを混合し焼成した
もの、結晶製のガラスあるいはセラミックス、の両方
含めた意味で用いている。
に、回路基板の絶縁体には、銅の融点以下の温度で焼結
可能なガラスセラミックス製のものを使用する。具体的
には、低熱膨張であるホウケイ酸ガラス、コージェライ
ト析出型結晶化ガラス及び２Ａｌ2Ｏ3・Ｂ2Ｏ3および／
またはＡｌ2Ｏ3・Ｂ2Ｏ3析出型結晶化ガラスなどを主成
分としたものを使用可能である。なお、本明細書中、”
ガラスセラミックス”という言葉は、非晶質のガラス
粉末と結晶性のセラミックスの粉末とを混合し焼成した
もの、結晶製のガラスあるいはセラミックス、の両方
含めた意味で用いている。
【００２２】第１種導体層は、銅を主成分としこれに接
合強化剤を含ませたものとする。接合強化剤としては、
ガラスセラミック多層回路基板の焼結温度で軟化して形
状が変化することがなく、かつ、上記のようなガラスセ
ラミックスとの間にアンカー効果による接着性向上が見
られる、アルミナ、ムライト等の耐火物の粉末を使用可
能である。もしくは、上記のようなガラスセラミックス
と反応して反応層を形成することによって、銅とガラス
セラミックスとの接着性を向上させる効果のあるチタ
ン、酸化チタン、クロム、酸化クロム等を使用可能であ
る。さらには、マンガン、二酸化マンガンを使用可能で
ある。
合強化剤を含ませたものとする。接合強化剤としては、
ガラスセラミック多層回路基板の焼結温度で軟化して形
状が変化することがなく、かつ、上記のようなガラスセ
ラミックスとの間にアンカー効果による接着性向上が見
られる、アルミナ、ムライト等の耐火物の粉末を使用可
能である。もしくは、上記のようなガラスセラミックス
と反応して反応層を形成することによって、銅とガラス
セラミックスとの接着性を向上させる効果のあるチタ
ン、酸化チタン、クロム、酸化クロム等を使用可能であ
る。さらには、マンガン、二酸化マンガンを使用可能で
ある。
【００２３】焼成後の配線部の固有抵抗を出来る限り低
くするためには、接合強化剤の添加量はできるだけ少量
に抑えることが好ましい。従って、添加量が少なくても
前述のアンカー効果およびケミカルボンドが期待できる
ように、接合強化剤の平均粒径は５μｍ以下とすること
が望ましい。
くするためには、接合強化剤の添加量はできるだけ少量
に抑えることが好ましい。従って、添加量が少なくても
前述のアンカー効果およびケミカルボンドが期待できる
ように、接合強化剤の平均粒径は５μｍ以下とすること
が望ましい。
【００２４】接合強化剤の添加量は、１体積％以上、１
５体積％以下とすることが好ましい。この１体積％とい
う下限は、前述のアンカー効果およびケミカルボンドが
期待できる最低限の量としての観点から決定されたもの
である。１５体積％という上限は、焼成後の該銅導体部
の固有抵抗が銅本来のそれに近く、充分に低くなるよう
にとの観点から決定されたものである。
５体積％以下とすることが好ましい。この１体積％とい
う下限は、前述のアンカー効果およびケミカルボンドが
期待できる最低限の量としての観点から決定されたもの
である。１５体積％という上限は、焼成後の該銅導体部
の固有抵抗が銅本来のそれに近く、充分に低くなるよう
にとの観点から決定されたものである。
【００２５】上述の第１種導体層に代わって、銅とチタ
ンの合金を含んで構成される合金導体層を用いても良
い。この合金導体層を、銅粉末および銅とチタンの合金
粉末を含んだペーストを印刷することで形成する場合に
は、銅粉末および銅とチタンの合金粉末の平均粒径は、
ガラスセラミックスとの焼成収縮整合の点から２〜８μ
ｍが望ましい。
ンの合金を含んで構成される合金導体層を用いても良
い。この合金導体層を、銅粉末および銅とチタンの合金
粉末を含んだペーストを印刷することで形成する場合に
は、銅粉末および銅とチタンの合金粉末の平均粒径は、
ガラスセラミックスとの焼成収縮整合の点から２〜８μ
ｍが望ましい。
【００２６】絶縁体表面の配線は、実際には第１種導体
層（あるいは、合金導体層）と第２種導体層とをそれぞ
れ一つずつ含んだ構造、すなわち、全体としては２層構
造とすることが好ましい。
層（あるいは、合金導体層）と第２種導体層とをそれぞ
れ一つずつ含んだ構造、すなわち、全体としては２層構
造とすることが好ましい。
【００２７】第２種導体層のさらに外側に、適宜、金め
っき層（特に、置換金めっき層）を設けてもよい。金め
っき層を設けた状態での本発明の回路基板の要部拡大図
を図１に示した。
っき層（特に、置換金めっき層）を設けてもよい。金め
っき層を設けた状態での本発明の回路基板の要部拡大図
を図１に示した。
【００２８】ピンの取り付けは、ろう剤（例えば、Ａｕ
Ｓｎ）を用いて行う。この場合、金めっき層はろう剤中
に溶け込んでしまい、図２のごとく、事実上存在しなく
なることが多い。
Ｓｎ）を用いて行う。この場合、金めっき層はろう剤中
に溶け込んでしまい、図２のごとく、事実上存在しなく
なることが多い。
【００２９】上述の回路基板を作製する方法としては、
回路の形成しやすさ、取扱いの容易さなどからグリーン
シート法を用いるのが望ましい。
回路の形成しやすさ、取扱いの容易さなどからグリーン
シート法を用いるのが望ましい。
【００３０】グリーンシートは、原料粉末と樹脂、溶剤
等を混合撹拌して得たスラリーを脱気した後、グリーン
シート作製機によって作製される。この方法において
は、スラリーの粘度及びドクターブレードの間隙等の調
整によってグリーンシートの厚さを変えることが可能で
あるが、割れ等のないシートを作るためにシートの厚さ
は０．１〜１．０ｍｍが望ましい。このシートを用途に
応じて、穴明け、導体ペースト充填、配線、パターンを
印刷した後、複数枚積層し、焼成する。上述の第１種導
体層、第２種導体層、合金導体層も、この焼成前に印刷
しておく。また、積層に際しては、第２種導体層を外側
に位置させるような向きで積層する。
等を混合撹拌して得たスラリーを脱気した後、グリーン
シート作製機によって作製される。この方法において
は、スラリーの粘度及びドクターブレードの間隙等の調
整によってグリーンシートの厚さを変えることが可能で
あるが、割れ等のないシートを作るためにシートの厚さ
は０．１〜１．０ｍｍが望ましい。このシートを用途に
応じて、穴明け、導体ペースト充填、配線、パターンを
印刷した後、複数枚積層し、焼成する。上述の第１種導
体層、第２種導体層、合金導体層も、この焼成前に印刷
しておく。また、積層に際しては、第２種導体層を外側
に位置させるような向きで積層する。
【００３１】焼成雰囲気としては、導体が酸化せず、樹
脂が飛散除去される非酸化性雰囲気もしくは真空中が望
ましい。雰囲気圧は、通常、常圧でよいが、必要に応じ
て加圧してもよい。焼成温度は、９００〜１０５０℃で
ある。焼結時間は、通常０．５〜３時間である。また焼
成時、通常積層基板を加圧しないが、必要に応じて加圧
焼成してもよい。
脂が飛散除去される非酸化性雰囲気もしくは真空中が望
ましい。雰囲気圧は、通常、常圧でよいが、必要に応じ
て加圧してもよい。焼成温度は、９００〜１０５０℃で
ある。焼結時間は、通常０．５〜３時間である。また焼
成時、通常積層基板を加圧しないが、必要に応じて加圧
焼成してもよい。
【００３２】本発明の回路基板は、絶縁体（ガラスセラ
ミックス）側に位置する第１種導体層は、銅以外にアル
ミナ、ムライト、チタン、酸化チタン、クロム、酸化ク
ロム、マンガン、二酸化マンガン等の無機物を含むた
め、アンカー効果およびケミカル・ボンド等によって基
板材であるガラスセラミックスとの接着性が良好であ
る。
ミックス）側に位置する第１種導体層は、銅以外にアル
ミナ、ムライト、チタン、酸化チタン、クロム、酸化ク
ロム、マンガン、二酸化マンガン等の無機物を含むた
め、アンカー効果およびケミカル・ボンド等によって基
板材であるガラスセラミックスとの接着性が良好であ
る。
【００３３】一方、外側に位置する第２種導体層は無機
物としては銅粉のみからなるペーストを焼成してなるた
め、表面のほぼ全面に金属（銅）が露出している。その
ため、金属めっき層との接着性、ろう剤との接着性がと
もに良好である。
物としては銅粉のみからなるペーストを焼成してなるた
め、表面のほぼ全面に金属（銅）が露出している。その
ため、金属めっき層との接着性、ろう剤との接着性がと
もに良好である。
【００３４】これらの２つの層（第１種導体層と第２種
導体層、あるいは、合金導体層と第２種導体層）はどち
らも銅が主成分であり、また、銅の融点に近い温度で焼
成するため、両層間の接着性は極めて良好である。
導体層、あるいは、合金導体層と第２種導体層）はどち
らも銅が主成分であり、また、銅の融点に近い温度で焼
成するため、両層間の接着性は極めて良好である。
【００３５】
【実施例】以下、本発明を実施例によりさらに具体的に
説明するが、本発明はこれら実施例に限定されない。
説明するが、本発明はこれら実施例に限定されない。
【００３６】実施例１ まずグリーンシートを作製するためのスラリーを作る。
【００３７】スラリーは、平均粒径３μmのホウケイ酸
ガラス粉末６３重量部と、平均粒径３μｍのムライト粉
末３７重量部と、メタクリル酸系のバインダを２０重量
部と、トリクロルエチレン１２４重量部と、テトラクロ
ルエチレン３２重量部と、ｎ−ブチルアルコール４４重
量部とを加え、ボールミルで２４時間湿式混合して作製
する。ここで使用したホウケイ酸ガラスの組成は、Ｓｉ
Ｏ２が８４ｗｔ％、Ｂ２Ｏ３が９ｗｔ％、Ａｌ２Ｏ３が
３ｗｔ％、アルカリ金属酸化物が４ｗｔ％の組成からな
るものである。次に真空脱気処理により適当な粘度に調
整することでスラリーができる。
ガラス粉末６３重量部と、平均粒径３μｍのムライト粉
末３７重量部と、メタクリル酸系のバインダを２０重量
部と、トリクロルエチレン１２４重量部と、テトラクロ
ルエチレン３２重量部と、ｎ−ブチルアルコール４４重
量部とを加え、ボールミルで２４時間湿式混合して作製
する。ここで使用したホウケイ酸ガラスの組成は、Ｓｉ
Ｏ２が８４ｗｔ％、Ｂ２Ｏ３が９ｗｔ％、Ａｌ２Ｏ３が
３ｗｔ％、アルカリ金属酸化物が４ｗｔ％の組成からな
るものである。次に真空脱気処理により適当な粘度に調
整することでスラリーができる。
【００３８】このスラリーを、ドクターブレードを用い
てシリコーンコートしたポリエステルフィルム上に０．
５ｍｍ厚さに塗布し、その後乾燥してグリーンシートを
作製した。
てシリコーンコートしたポリエステルフィルム上に０．
５ｍｍ厚さに塗布し、その後乾燥してグリーンシートを
作製した。
【００３９】次に、このグリーンシートに、ポンチで直
径１６０μｍの穴（スルーホール）を４５０μｍピッチ
で明け、導体ペーストを印刷充填した。さらに導体ペー
ストの印刷により、表面層、信号拡大層、シールド層、
電源拡大層、電源層、Ｘ，Ｙ配線層、変換層および裏面
層を形成した。
径１６０μｍの穴（スルーホール）を４５０μｍピッチ
で明け、導体ペーストを印刷充填した。さらに導体ペー
ストの印刷により、表面層、信号拡大層、シールド層、
電源拡大層、電源層、Ｘ，Ｙ配線層、変換層および裏面
層を形成した。
【００４０】スルーホールに充填する導体ペーストは、
平均粒径３μmの還元銅粉末を５０〜１００体積％、前
述の平均粒径３μｍのホウケイ酸ガラス粉末を５０〜０
体積％で配合し、この混合粉末１００重量部に、エチル
ヒドロキシエチルセルロース３０重量部、ブチルカルビ
トールアセテート１００ 重量部を加えたものを、３０
分間らいかい機にて混合し、その後、三本ロールを数回
通して混練し、適当な粘度に調整して作製した。
平均粒径３μmの還元銅粉末を５０〜１００体積％、前
述の平均粒径３μｍのホウケイ酸ガラス粉末を５０〜０
体積％で配合し、この混合粉末１００重量部に、エチル
ヒドロキシエチルセルロース３０重量部、ブチルカルビ
トールアセテート１００ 重量部を加えたものを、３０
分間らいかい機にて混合し、その後、三本ロールを数回
通して混練し、適当な粘度に調整して作製した。
【００４１】表面層、信号拡大層、シールド層、電源拡
大層、電源層、Ｘ、Ｙ配線層、変換層の印刷に使用した
銅ペーストは、無機成分が銅のみからなる一般の銅ペー
ストである。
大層、電源層、Ｘ、Ｙ配線層、変換層の印刷に使用した
銅ペーストは、無機成分が銅のみからなる一般の銅ペー
ストである。
【００４２】裏面層には、２種類のペースト（以下”第
１のペースト”、”第２のペースト”と呼ぶ）を印刷す
る。本実施例では、この第１のペーストは、特許請求の
範囲において言う第１種導体層を形成するためのもので
ある。第２のペーストは、第２種導体層を形成するため
のものである。裏面層は、第１のペーストをまず印刷
し、続いて同じ位置（パターン）に、第２のペーストを
印刷することで、作製した。第１のペーストは、平均粒
径３μｍの還元銅粉末を８５〜９９体積％、平均粒径２
μｍのαアルミナ粉末を１５〜１体積％で配合し、この
混合粉末１００重量部にエチルヒドロキシエチルセルロ
ース３０重量部、ブチルカルビトールアセテート１００
重量部を加えたものを、３０分らいかい機にて混合
し、その後、三本ロールを数回通して混練し、適当な粘
度に調整したものある。第２のペーストは、無機成分が
銅のみからなる一般の銅ペーストである。
１のペースト”、”第２のペースト”と呼ぶ）を印刷す
る。本実施例では、この第１のペーストは、特許請求の
範囲において言う第１種導体層を形成するためのもので
ある。第２のペーストは、第２種導体層を形成するため
のものである。裏面層は、第１のペーストをまず印刷
し、続いて同じ位置（パターン）に、第２のペーストを
印刷することで、作製した。第１のペーストは、平均粒
径３μｍの還元銅粉末を８５〜９９体積％、平均粒径２
μｍのαアルミナ粉末を１５〜１体積％で配合し、この
混合粉末１００重量部にエチルヒドロキシエチルセルロ
ース３０重量部、ブチルカルビトールアセテート１００
重量部を加えたものを、３０分らいかい機にて混合
し、その後、三本ロールを数回通して混練し、適当な粘
度に調整したものある。第２のペーストは、無機成分が
銅のみからなる一般の銅ペーストである。
【００４３】このようにして作製したグリーンシート６
０枚を位置合わせして積層した後、熱間プレスにより圧
着した。圧着条件は、温度１３０℃、圧力は１５０ｋｇ
ｆ／ｃｍ2 である。圧着後、脱脂のため１００℃／ｈ
ｒ以下の昇温速度で昇温し、８５０℃で１５時間保持し
た。雰囲気は銅を酸化させず、グリーンシートのバイン
ダを飛散除去できるＮ2＋Ｈ2＋Ｈ2Ｏ気流中である。そ
の後、雰囲気をＮ2に変え、さらに１０００℃で２時間
焼成した。
０枚を位置合わせして積層した後、熱間プレスにより圧
着した。圧着条件は、温度１３０℃、圧力は１５０ｋｇ
ｆ／ｃｍ2 である。圧着後、脱脂のため１００℃／ｈ
ｒ以下の昇温速度で昇温し、８５０℃で１５時間保持し
た。雰囲気は銅を酸化させず、グリーンシートのバイン
ダを飛散除去できるＮ2＋Ｈ2＋Ｈ2Ｏ気流中である。そ
の後、雰囲気をＮ2に変え、さらに１０００℃で２時間
焼成した。
【００４４】作製したガラスセラミック多層回路基板の
裏面導体層とガラスセラミックスとの接着強度を調べた
ところ、ピール強度が２０ｋｇｆ／ｍ、引張り強度が８
００ｋｇｆ／ｃｍ2以上と良好であった。またこの裏面
導体層に置換Ａｕめっきを施したところ、ほぼ全面置換
Ａｕめっきされ、密着性も良好であった。さらにその上
にＡｕＳｎはんだを用いて、ＣｕＺｒ製の電気信号入出
力用ピンをろう付けしたところ、ピンの接着性も良好で
あった。
裏面導体層とガラスセラミックスとの接着強度を調べた
ところ、ピール強度が２０ｋｇｆ／ｍ、引張り強度が８
００ｋｇｆ／ｃｍ2以上と良好であった。またこの裏面
導体層に置換Ａｕめっきを施したところ、ほぼ全面置換
Ａｕめっきされ、密着性も良好であった。さらにその上
にＡｕＳｎはんだを用いて、ＣｕＺｒ製の電気信号入出
力用ピンをろう付けしたところ、ピンの接着性も良好で
あった。
【００４５】実施例２ 本実施例は、グリーンシートの裏面層に印刷する上述の
第１のペーストの具体的組成が、実施例１とは異なる。
それ以外の点は、実施例１と同様である。
第１のペーストの具体的組成が、実施例１とは異なる。
それ以外の点は、実施例１と同様である。
【００４６】本実施例では、第１のペーストとして、平
均粒径３μｍの還元銅粉末を８５〜９９体積％、平均粒
径２μｍのチタン粉末を１５〜１体積％を配合し、この
混合粉末１００ 重量部にエチルヒドロキシエチルセル
ロース３０重量部、ブチルカルビトールアセテート１０
０ 重量部を加えたものを、３０分らいかい機にて混合
後、三本ロールを数回通して混練し、適当な粘度に調整
して作製したもの使用した。本実施例でのこの第１のペ
ーストが、特許請求の範囲において言う”合金導体層”
を形成するために用いられる。
均粒径３μｍの還元銅粉末を８５〜９９体積％、平均粒
径２μｍのチタン粉末を１５〜１体積％を配合し、この
混合粉末１００ 重量部にエチルヒドロキシエチルセル
ロース３０重量部、ブチルカルビトールアセテート１０
０ 重量部を加えたものを、３０分らいかい機にて混合
後、三本ロールを数回通して混練し、適当な粘度に調整
して作製したもの使用した。本実施例でのこの第１のペ
ーストが、特許請求の範囲において言う”合金導体層”
を形成するために用いられる。
【００４７】本実施例のガラスセラミック多層回路基板
の裏面導体層と、ガラスセラミックスと、の接着強度を
調べたところ、ピール強度が２２ｋｇｆ／ｍ、引張り強
度が８００ｋｇｆ／ｃｍ2以上と良好であった。またこ
の裏面導体層に置換Ａｕめっきを施したところ、ほぼ全
面置換Ａｕめっきされ、密着性も良好であった。さらに
その上にＡｕＳｎはんだを用いて、ＣｕＺｒ製の電気信
号入出力用ピンをろう付けしたところ、ピンの接着性も
良好であった。
の裏面導体層と、ガラスセラミックスと、の接着強度を
調べたところ、ピール強度が２２ｋｇｆ／ｍ、引張り強
度が８００ｋｇｆ／ｃｍ2以上と良好であった。またこ
の裏面導体層に置換Ａｕめっきを施したところ、ほぼ全
面置換Ａｕめっきされ、密着性も良好であった。さらに
その上にＡｕＳｎはんだを用いて、ＣｕＺｒ製の電気信
号入出力用ピンをろう付けしたところ、ピンの接着性も
良好であった。
【００４８】実施例３ 本実施例は、グリーンシートの裏面層に印刷する上述の
第１のペーストの具体的組成が、実施例１とは異なる。
それ以外の点は、実施例１と同様である。
第１のペーストの具体的組成が、実施例１とは異なる。
それ以外の点は、実施例１と同様である。
【００４９】本実施例では第１のペーストとして、平均
粒径３μｍの銅チタン合金粉末（チタン０．１重量％）
１００ 重量部にエチルヒドロキシエチルセルロース３
０重量部、ブチルカルビトールアセテート１００ 重量
部を加えたものを、３０分らいかい機にて混合後、三本
ロールを数回通して混練し、適当な粘度に調整して作製
したものを使用した。
粒径３μｍの銅チタン合金粉末（チタン０．１重量％）
１００ 重量部にエチルヒドロキシエチルセルロース３
０重量部、ブチルカルビトールアセテート１００ 重量
部を加えたものを、３０分らいかい機にて混合後、三本
ロールを数回通して混練し、適当な粘度に調整して作製
したものを使用した。
【００５０】本実施例のガラスセラミック多層回路基板
の裏面導体層と、ガラスセラミックスと、の接着強度を
調べたところ、ピール強度が３０ｋｇｆ／ｍ、引張り強
度が８００ｋｇｆ／ｃｍ2以上と良好であった。またこ
の裏面導体層に置換Ａｕめっきを施したところ、ほぼ全
面置換Ａｕめっきされ、密着性も良好であった。さらに
その上にＡｕＳｎはんだを用いて、ＣｕＺｒ製の電気信
号入出力用ピンをろう付けしたところ、ピンの接着性も
良好であった。
の裏面導体層と、ガラスセラミックスと、の接着強度を
調べたところ、ピール強度が３０ｋｇｆ／ｍ、引張り強
度が８００ｋｇｆ／ｃｍ2以上と良好であった。またこ
の裏面導体層に置換Ａｕめっきを施したところ、ほぼ全
面置換Ａｕめっきされ、密着性も良好であった。さらに
その上にＡｕＳｎはんだを用いて、ＣｕＺｒ製の電気信
号入出力用ピンをろう付けしたところ、ピンの接着性も
良好であった。
【００５１】実施例４ 本実施例は、グリーンシートの裏面層に印刷する上述の
第１のペーストの具体的組成が、実施例１とは異なる。
それ以外の点は、実施例１と同様である。
第１のペーストの具体的組成が、実施例１とは異なる。
それ以外の点は、実施例１と同様である。
【００５２】本実施例では第１のペーストとして、平均
粒径３μｍの還元銅粉末を８５〜９９体積％、平均粒径
２μｍのムライト粉末を１５〜１体積％で配合し、この
混合粉末１００ 重量部にエチルヒドロキシエチルセル
ロース３０重量部、ブチルカルビトールアセテート１０
０ 重量部を加えたものを、３０分らいかい機にて混合
後、三本ロールを数回通して混練し、適当な粘度に調整
して作製したものを使用した。
粒径３μｍの還元銅粉末を８５〜９９体積％、平均粒径
２μｍのムライト粉末を１５〜１体積％で配合し、この
混合粉末１００ 重量部にエチルヒドロキシエチルセル
ロース３０重量部、ブチルカルビトールアセテート１０
０ 重量部を加えたものを、３０分らいかい機にて混合
後、三本ロールを数回通して混練し、適当な粘度に調整
して作製したものを使用した。
【００５３】本実施例のガラスセラミック多層回路基板
の裏面導体層と、ガラスセラミックスと、の接着強度を
調べたところ、ピール強度が１９ｋｇｆ／ｍ、引張り強
度が８００ｋｇｆ／ｃｍ2以上と良好であった。またこ
の裏面導体層の上に直接ＡｕＳｎはんだを用いて、Ｃｕ
Ｚｒ製の電気信号入出力用ピンをろう付けしたところ、
ピンの接着性も良好であった。
の裏面導体層と、ガラスセラミックスと、の接着強度を
調べたところ、ピール強度が１９ｋｇｆ／ｍ、引張り強
度が８００ｋｇｆ／ｃｍ2以上と良好であった。またこ
の裏面導体層の上に直接ＡｕＳｎはんだを用いて、Ｃｕ
Ｚｒ製の電気信号入出力用ピンをろう付けしたところ、
ピンの接着性も良好であった。
【００５４】実施例５ 本実施例は、実施例１〜４で作製したガラスセラミック
多層回路基板１を含んで構成される電子素子の実装体で
ある。
多層回路基板１を含んで構成される電子素子の実装体で
ある。
【００５５】実施例１〜４で作製したガラスセラミック
多層回路基板１には、ライン配線２およびスルーホール
３が形成されている。このガラスセラミック多層回路基
板１の上面に、銅とポリイミドとを用いて多層回路４を
形成した。さらに、ＬＳＩチップ５をはんだ６により装
着した。その後、この裏面導体層に置換Ａｕめっきを施
し、その上にＡｕＳｎはんだを用いて、ＣｕＺｒ製の電
気信号入出力用ピンをろう付けした。このようにして作
成されたモジュールの内部構成を図３に示した。このモ
ジュールでは、ＬＳＩチップ５との高精度の接続が図ら
れている。
多層回路基板１には、ライン配線２およびスルーホール
３が形成されている。このガラスセラミック多層回路基
板１の上面に、銅とポリイミドとを用いて多層回路４を
形成した。さらに、ＬＳＩチップ５をはんだ６により装
着した。その後、この裏面導体層に置換Ａｕめっきを施
し、その上にＡｕＳｎはんだを用いて、ＣｕＺｒ製の電
気信号入出力用ピンをろう付けした。このようにして作
成されたモジュールの内部構成を図３に示した。このモ
ジュールでは、ＬＳＩチップ５との高精度の接続が図ら
れている。
【００５６】絶縁材料８の機械的強度が大きいため、ピ
ン７のろう付け、ＬＳＩチップ５のはんだ付け等による
ピン付け部周辺にはクラックは認められなかった。また
基板に反り、変形等は認められなかった。
ン７のろう付け、ＬＳＩチップ５のはんだ付け等による
ピン付け部周辺にはクラックは認められなかった。また
基板に反り、変形等は認められなかった。
【００５７】実施例６ 本実施例は、実施例１〜４で作製したガラスセラミック
多層回路基板１を含んで構成される電子素子の実装体で
ある。
多層回路基板１を含んで構成される電子素子の実装体で
ある。
【００５８】本実施例では、ガラスセラミック多層回路
基板１と、ＬＳＩチップ５と、の間に多層回路基板１と
同じ材質のキャリア基板９をはさんでいる。そして、キ
ャリア基板９の上面端部およびＬＳＩチップ５上面にお
いて、キャップ１１をはんだ６により接合することで、
キャリア基板９を封止している。
基板１と、ＬＳＩチップ５と、の間に多層回路基板１と
同じ材質のキャリア基板９をはさんでいる。そして、キ
ャリア基板９の上面端部およびＬＳＩチップ５上面にお
いて、キャップ１１をはんだ６により接合することで、
キャリア基板９を封止している。
【００５９】ガラスセラミック多層回路基板１は、実施
例１〜４で作製したものである。キャリア基板９の上面
には、実施例５と同様、薄膜多層配線４が形成されてい
る。ＬＳＩチップ５と多層回路基板１との接続は、実施
例５と同様、はんだ６によってなされている。
例１〜４で作製したものである。キャリア基板９の上面
には、実施例５と同様、薄膜多層配線４が形成されてい
る。ＬＳＩチップ５と多層回路基板１との接続は、実施
例５と同様、はんだ６によってなされている。
【００６０】実施例７ 本実施例は、接合強化剤（ここでは、アルミナ）の添加
量を様々に変更したものである。これ以外の点は、実施
例１と同様である。この回路基板について、絶縁体（ガ
ラスセラミックス基板）と表面導体層（これは、第１種
導体層および第２種導体層から成る）との接着強度、表
面導体層の比抵抗を測定した結果を、図５に示した。
量を様々に変更したものである。これ以外の点は、実施
例１と同様である。この回路基板について、絶縁体（ガ
ラスセラミックス基板）と表面導体層（これは、第１種
導体層および第２種導体層から成る）との接着強度、表
面導体層の比抵抗を測定した結果を、図５に示した。
【００６１】図５からわかるように、接着強度は約１体
積％を境としてその挙動が大きく変化する。添加量が１
体積％以下では、急激に接着強度が低下し始める。
積％を境としてその挙動が大きく変化する。添加量が１
体積％以下では、急激に接着強度が低下し始める。
【００６２】一方、導体層の比抵抗は、添加量の増大と
ともに連続的に増大している。銅とほぼ同等の抵抗値
（ここでは、約２．３μΩ・ｃｍを基準とした）を保つ
ためには、１５体積％を超えることは好ましくない。
ともに連続的に増大している。銅とほぼ同等の抵抗値
（ここでは、約２．３μΩ・ｃｍを基準とした）を保つ
ためには、１５体積％を超えることは好ましくない。
【００６３】最後に、本発明を適用可能な基板の具体的
組成のいくつか挙げておく。本発明の基板としては、以
下の組成Ｉ，ＩＩ，ＩＩＩ，ＩＶの材料を使用可能であ
る。
組成のいくつか挙げておく。本発明の基板としては、以
下の組成Ｉ，ＩＩ，ＩＩＩ，ＩＶの材料を使用可能であ
る。
【００６４】 組成Ｉ ＳｉＯ2 ５０〜５５ ｗｔ％ Ａｌ2Ｏ3 １８〜２３ ｗｔ％ ＭｇＯ １８〜２５ ｗｔ％ Ｐ2Ｏ5 ０〜 ３ ｗｔ％ Ｂ2Ｏ3 ０〜 ３ ｗｔ％ 組成ＩＩ アルカリ土類酸化物 ９〜３０ ｗｔ％ Ｂ2Ｏ3 ３５〜５８ ｗｔ％ Ａｌ2Ｏ3 １５〜３７ ｗｔ％ ＳｉＯ2 ０〜２３ ｗｔ％ 組成ＩＩＩ ＭｇＯ ２８ ｗｔ％ Ｂ2Ｏ3 ４７ ｗｔ％ Ａｌ2Ｏ3 ２５ ｗｔ％ ＳｉＯ2 ０ ｗｔ％ 組成ＩＶ ＭｇＯ １５ ｗｔ％ Ｂ2Ｏ3 ５５ ｗｔ％ Ａｌ2Ｏ3 １０ ｗｔ％ ＳｉＯ2 ２０ ｗｔ％
【００６５】
【発明の効果】以上説明したとおり本発明によれば、裏
面導体層と基材のガラスセラミックスとの接着性および
裏面導体層と金属めっき層、ろう剤との接着性を両立さ
せることができる。
面導体層と基材のガラスセラミックスとの接着性および
裏面導体層と金属めっき層、ろう剤との接着性を両立さ
せることができる。
【００６６】ガラスセラミックスと銅の熱膨張差は大き
く、ガラスセラミックスと無機物としては銅粉のみから
なるペーストを焼成してなる銅導体層の間に、アルミナ
等の無機物を含有した銅導体層が挿入され、この層の熱
膨張係数はガラスセラミックスと銅の熱膨張係数の中間
の値となるため、熱膨張係数が傾斜し、熱膨張差による
熱応力を緩和する効果もある。
く、ガラスセラミックスと無機物としては銅粉のみから
なるペーストを焼成してなる銅導体層の間に、アルミナ
等の無機物を含有した銅導体層が挿入され、この層の熱
膨張係数はガラスセラミックスと銅の熱膨張係数の中間
の値となるため、熱膨張係数が傾斜し、熱膨張差による
熱応力を緩和する効果もある。
【図１】本発明のガラスセラミック多層回路基板の断面
図である。
図である。
【図２】本発明のガラスセラミック多層回路基板に電気
信号入出力用ピンを取り付けた状態を示す断面図であ
る。
信号入出力用ピンを取り付けた状態を示す断面図であ
る。
【図３】本発明のガラスセラミック多層回路基板にＬＳ
Ｉチップを実装した、電子素子の実装体の内部構造を示
す模式図である。
Ｉチップを実装した、電子素子の実装体の内部構造を示
す模式図である。
【図４】本発明のガラスセラミック多層回路基板にＬＳ
Ｉチップを実装した、電子素子の実装体の内部構造を示
す模式図である。
Ｉチップを実装した、電子素子の実装体の内部構造を示
す模式図である。
【図５】接合強化剤の添加量と接着強度との関係、およ
び、接合強化剤の添加量と比抵抗との関係を測定した結
果を示すグラフである。
び、接合強化剤の添加量と比抵抗との関係を測定した結
果を示すグラフである。
１…ガラスセラミック多層回路基板 ２…スルーホール ３…第１種導体層（あるいは、合金導体層） ４…第２種導体層 ５…置換金めっき層 ６…ＡｕＳｎろう材 ７…電気信号入出力用ピン ８…ライン配線 ９…絶縁材料 １０…薄膜多層回路 １１…はんだ １２…ＬＳＩチップ １３…キャリア基板 １４…キャップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阿美 徳宏 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 中村 真人 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 小林 二三幸 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 千石 則夫 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内
Claims (12)
- 【請求項１】銅の融点以下の温度で焼結可能なガラスセ
ラミックスを含んで構成される絶縁体と、 上記絶縁体の表面に設けられ、少なくともその一部が複
数層からなる配線と、を備え、 上記配線の複数層からなる部分は、 銅を主成分とし接合強化剤を含んで構成され、上記絶縁
体に接して配置された第１種導体層と、 上記接合強化剤を含むことなく銅を主成分として構成さ
れ、上記配線の最表面側に配置された第２種導体層と、
を含んで構成されること、 を特徴とする回路基板。 - 【請求項２】請求項１記載の回路基板において、 上記接合強化剤は、アルミナ、ムライト、チタン、酸化
チタン、クロム、酸化クロム、マンガン、二酸化マンガ
ンからなる群から選ばれた少なくとも１種を含んだもの
であること、 を特徴とする回路基板。 - 【請求項３】請求項１記載の回路基板において、 上記第１種導体層中における上記接合強化剤の体積割合
は、１〜１５％であること、 を特徴とする回路基板。 - 【請求項４】銅の融点以下の温度で焼結可能なガラスセ
ラミックスを含んで構成される絶縁体と、 上記絶縁体の表面に設けられ、少なくともその一部が複
数層からなる配線と、を備え、 上記配線の複数層からなる部分は、 銅とチタンの合金を含んで構成され、上記絶縁体に接し
て配置された合金導体層と、 上記接合強化剤を含むことなく銅を主成分として構成さ
れ、上記配線の最表面側に配置された第２種導体層と、
を含んで構成されること、を特徴とする回路基板。 - 【請求項５】請求項１，２または４記載の回路基板にお
いて、 上記第２種導体層のさらに外側に設けられた金めっき層
を有すること、 を特徴とする回路基板。 - 【請求項６】請求項５記載の回路基板において、 上記金めっき層は、置換金めっき層であること、 を特徴とする回路基板。
- 【請求項７】請求項１，２または４記載の回路基板と、 上記第２種導体層の上に配置されたろう剤と、 上記ろう剤によって回路基板に固定された、導体からな
るピンと、 を有することを特徴とする回路基板。 - 【請求項８】請求項１，２，３，４，５，６または７記
載の回路基板と、 該回路基板に搭載された半導体素子と、 を含んで構成される電子デバイス実装体。 - 【請求項９】その表面に配線を形成されたグリーンシー
トにおいて、 上記配線の少なくとも一部は複数層からなり、該配線の
複数層からなる部分は、 銅を主成分とし接合強化剤を含んで構成され、上記絶縁
体に接して配置された第１種導体層と、 上記接合強化剤を含むことなく銅を主成分として構成さ
れ、上記配線の最表面側に配置された第２種導体層と、
を含んで構成されること、 を特徴とするグリーンシート。 - 【請求項１０】請求項９記載のグリーンシートにおい
て、 上記接合強化剤は、アルミナ、ムライト、チタン、酸化
チタン、クロム、酸化クロム、マンガン、二酸化マンガ
ンからなる群から選ばれた少なくとも１種を含んだもの
であること、 を特徴とするグリーンシート。 - 【請求項１１】その表面に配線を形成されたグリーンシ
ートにおいて、 上記配線の少なくとも一部は複数層からなり、該配線の
複数層からなる部分は、 銅とチタンの合金を含んで構
成され、上記絶縁体に接して配置された合金導体層と、 上記接合強化剤を含むことなく銅を主成分として構成さ
れ、上記配線の最表面側に配置された第２種導体層と、
を含んで構成されること、 を特徴とするグリーンシート。 - 【請求項１２】表面に配線の形成されたグリーンシート
を積層し、これを焼結することで回路基板を製造する回
路基板の製造方法において、 最外側に位置させるグリーンシートの積層においては、
請求項９または１１記載のグリーンシートを用い、これ
を上記第２種導体層を外側に位置させるような向きで積
層すること、 を特徴とする回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31848794A JP3401102B2 (ja) | 1994-12-21 | 1994-12-21 | 回路基板およびその製造方法、電子デバイス実装体、グリーンシート |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31848794A JP3401102B2 (ja) | 1994-12-21 | 1994-12-21 | 回路基板およびその製造方法、電子デバイス実装体、グリーンシート |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001208444A Division JP2002134885A (ja) | 2001-07-09 | 2001-07-09 | 回路基板およびその製造方法、電子デバイス実装体、グリーンシート |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08181441A true JPH08181441A (ja) | 1996-07-12 |
| JP3401102B2 JP3401102B2 (ja) | 2003-04-28 |
Family
ID=18099672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31848794A Expired - Fee Related JP3401102B2 (ja) | 1994-12-21 | 1994-12-21 | 回路基板およびその製造方法、電子デバイス実装体、グリーンシート |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3401102B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005209681A (ja) * | 2004-01-20 | 2005-08-04 | Murata Mfg Co Ltd | 導電性ペーストおよび積層セラミック電子部品の製造方法 |
| JP2008078453A (ja) * | 2006-09-22 | 2008-04-03 | Murata Mfg Co Ltd | セラミック電子部品およびその製造方法 |
| US7388296B2 (en) | 2005-06-09 | 2008-06-17 | Ngk Spark Plug Co., Ltd. | Wiring substrate and bonding pad composition |
| JP2008300507A (ja) * | 2007-05-30 | 2008-12-11 | Shinko Electric Ind Co Ltd | 配線基板とその製造方法 |
| WO2013064531A1 (de) * | 2011-11-03 | 2013-05-10 | Ceramtec Gmbh | Leiterplatte aus ain mit kupferstrukturen |
| JP2014143361A (ja) * | 2013-01-25 | 2014-08-07 | Kyocera Corp | セラミック配線基板 |
| US9006582B2 (en) | 2012-03-14 | 2015-04-14 | Ngk Spark Plug Co., Ltd. | Ceramic substrate and process for producing same |
| JP2016031999A (ja) * | 2014-07-28 | 2016-03-07 | 株式会社ノリタケカンパニーリミテド | 放熱性基板 |
| JPWO2016104391A1 (ja) * | 2014-12-25 | 2017-10-05 | 住友電気工業株式会社 | プリント配線板用基板、プリント配線板及びプリント配線板用基板の製造方法 |
| CN111540604A (zh) * | 2020-05-07 | 2020-08-14 | 无锡太湖学院 | 一种多层片状陶瓷电子元器件的制备方法 |
-
1994
- 1994-12-21 JP JP31848794A patent/JP3401102B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005209681A (ja) * | 2004-01-20 | 2005-08-04 | Murata Mfg Co Ltd | 導電性ペーストおよび積層セラミック電子部品の製造方法 |
| US7388296B2 (en) | 2005-06-09 | 2008-06-17 | Ngk Spark Plug Co., Ltd. | Wiring substrate and bonding pad composition |
| JP2008078453A (ja) * | 2006-09-22 | 2008-04-03 | Murata Mfg Co Ltd | セラミック電子部品およびその製造方法 |
| JP2008300507A (ja) * | 2007-05-30 | 2008-12-11 | Shinko Electric Ind Co Ltd | 配線基板とその製造方法 |
| US9717149B2 (en) | 2011-11-03 | 2017-07-25 | Ceramtec Gmbh | Circuit board made of AIN with copper structures |
| WO2013064531A1 (de) * | 2011-11-03 | 2013-05-10 | Ceramtec Gmbh | Leiterplatte aus ain mit kupferstrukturen |
| CN103891421A (zh) * | 2011-11-03 | 2014-06-25 | 陶瓷技术有限责任公司 | 具有铜结构的AlN印制电路板 |
| US9006582B2 (en) | 2012-03-14 | 2015-04-14 | Ngk Spark Plug Co., Ltd. | Ceramic substrate and process for producing same |
| JPWO2013137214A1 (ja) * | 2012-03-14 | 2015-08-03 | 日本特殊陶業株式会社 | セラミック基板およびその製造方法 |
| JP2014143361A (ja) * | 2013-01-25 | 2014-08-07 | Kyocera Corp | セラミック配線基板 |
| JP2016031999A (ja) * | 2014-07-28 | 2016-03-07 | 株式会社ノリタケカンパニーリミテド | 放熱性基板 |
| JPWO2016104391A1 (ja) * | 2014-12-25 | 2017-10-05 | 住友電気工業株式会社 | プリント配線板用基板、プリント配線板及びプリント配線板用基板の製造方法 |
| CN111540604A (zh) * | 2020-05-07 | 2020-08-14 | 无锡太湖学院 | 一种多层片状陶瓷电子元器件的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3401102B2 (ja) | 2003-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08242062A (ja) | 低温焼成セラミック回路基板 | |
| JP3401102B2 (ja) | 回路基板およびその製造方法、電子デバイス実装体、グリーンシート | |
| US5138426A (en) | Ceramic joined body | |
| JP4038602B2 (ja) | 導電性ペースト及びセラミック多層基板 | |
| JP2002134885A (ja) | 回路基板およびその製造方法、電子デバイス実装体、グリーンシート | |
| JP3610247B2 (ja) | 配線基板 | |
| JP3538549B2 (ja) | 配線基板およびその製造方法 | |
| JPH0613755A (ja) | セラミック多層配線基板とその製造方法 | |
| JP2003224338A (ja) | ガラスセラミック配線基板 | |
| JPH11284296A (ja) | 配線基板 | |
| JPH11186727A (ja) | 配線基板およびその製造方法 | |
| JP2004327945A (ja) | セラミック電子回路部品 | |
| JP2670679B2 (ja) | メタライズ組成物 | |
| JP4646362B2 (ja) | 導体組成物およびこれを用いた配線基板 | |
| JP2002084051A (ja) | 銅メタライズ組成物、低温焼結セラミック配線基板、及びその製造方法 | |
| JP2002050865A (ja) | ガラスセラミック配線基板及びその製造方法 | |
| JP2669033B2 (ja) | セラミック回路基板の製造方法 | |
| JP2000312057A (ja) | 配線基板およびその製造方法 | |
| JP2001077511A (ja) | セラミック基板の製造方法 | |
| JPH09191063A (ja) | 回路基板、その製造方法、電子デバイス実装体およびグリーンシート | |
| JP3905991B2 (ja) | ガラスセラミック配線基板 | |
| JPH0828558B2 (ja) | セラミツク基板及びその製造方法 | |
| JP3134234B2 (ja) | メタライズ基板及びその製造方法 | |
| JPH11135899A (ja) | セラミック回路基板 | |
| JP3241945B2 (ja) | ガラスセラミック多層回路基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |