JPH08242062A - 低温焼成セラミック回路基板 - Google Patents

低温焼成セラミック回路基板

Info

Publication number
JPH08242062A
JPH08242062A JP7044684A JP4468495A JPH08242062A JP H08242062 A JPH08242062 A JP H08242062A JP 7044684 A JP7044684 A JP 7044684A JP 4468495 A JP4468495 A JP 4468495A JP H08242062 A JPH08242062 A JP H08242062A
Authority
JP
Japan
Prior art keywords
conductor
layer
firing
low temperature
weight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7044684A
Other languages
English (en)
Other versions
JP3331083B2 (ja
Inventor
Junzo Fukuda
順三 福田
Masashi Fukaya
昌志 深谷
Hideaki Araki
英明 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP04468495A priority Critical patent/JP3331083B2/ja
Priority to US08/606,798 priority patent/US5665459A/en
Priority to DE19608484A priority patent/DE19608484B4/de
Publication of JPH08242062A publication Critical patent/JPH08242062A/ja
Priority to US08/816,032 priority patent/US5879788A/en
Application granted granted Critical
Publication of JP3331083B2 publication Critical patent/JP3331083B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H05K3/248—Finish coating of conductors by using conductive pastes, inks or powders fired compositions for inorganic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Conductive Materials (AREA)

Abstract

(57)【要約】 【目的】 Ａｇ−Ａｕ接合部の信頼性向上とプロセスの
簡単化を実現する。 【構成】 ＣａＯ−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3 系
ガラス粉末６０重量部とアルミナ粉末４０重量部とを含
むグリーンシート１２にビアホール１３を形成し、この
ビアホール１３にＡｇ系導体ペースト（ビア）１４を充
填した後、同じＡｇ系導体の配線パターン１５を印刷す
る。このグリーンシート１２を複数枚積層して熱圧着し
た後、これを低温焼成してセラミック基板１１を作製す
る。このセラミック基板１１表面のＡｇ系導体のビア１
４の露出部分にＡｇ／Ｐｄ層１６の厚膜ペーストを印刷
してその上からＡｕ系導体の配線パターン１７を印刷
し、これを同時焼成する。上記Ａｇ／Ｐｄ層１６のペー
スト組成は、Ａｇ７０〜９５重量部、Ｐｄ粉５〜３０重
量部よりなる金属成分を１００重量部、ホウケイ酸鉛系
ガラス粉２〜１０重量部及び有機ビヒクルを含むと良
い。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、Ａｇ系の配線導体を低
温焼成セラミックと同時焼成して成る低温焼成セラミッ
ク回路基板に関するものである。
【０００２】
【従来の技術】Ａｇ系の配線導体は、導通抵抗が小さく
電気的特性に優れているが、融点がアルミナ基板等の一
般的なセラミック基板の焼成温度（１６００℃前後）よ
りも低いため、アルミナ基板等にはＡｇ系の配線導体を
使用できない。このため、アルミナ基板等では配線導体
として高融点のＷやＭｏを用いているが、これらの高融
点金属は導通抵抗が大きく、しかも、酸化防止のために
還元雰囲気中で高温焼成しなければならないという欠点
がある。
【０００３】そこで、本出願人は、特公平３−５３２６
９号公報に示すように、Ａｇ系導体の融点以下の温度
（８００〜１０００℃）の空気中で焼成できる低温焼成
セラミック基板を開発し、この低温焼成セラミック基板
にＡｇ系の配線導体を同時焼成するようにしている。こ
の場合、Ａｇ系導体は特定条件下でマイグレーションを
生じるため、耐マイグレーション性が要求される基板表
面の電極部等には、耐マイグレーション性に優れたＡｕ
系導体をＡｇ系導体上に成膜する必要がある。この際、
Ａｇ系導体上に直接Ａｕ系導体を接合させて焼成する
と、カーケンドール効果によりＡｇ原子がＡｕ系導体中
に拡散して接合界面に多数の空孔が発生し、接合部の信
頼性を低下させてしまう。
【０００４】これを防ぐために、本出願人は、特公平５
−６９３１９号公報に示すように、Ａｇ系導体とＡｕ系
導体との間にＮｉ，Ｃｒ，Ｔｉ等の中間金属層をメッ
キ，スパッタ等により形成し、Ａｇ原子がＡｕ系導体中
に拡散することを中間金属層により防いで、接合部の信
頼性を向上させるようにしている。
【０００５】
【発明が解決しようとする課題】しかしながら、Ａｇ系
導体とＡｕ系導体との間にＮｉ，Ｃｒ，Ｔｉ等の中間金
属層を介在させる構成とすると、中間金属層をコストの
かかるメッキ，スパッタにより形成しなければならず、
コスト高になってしまう。そこで、中間金属層を厚膜印
刷法で形成することも考えられるが、Ｎｉの焼成は酸化
防止のためにＮ2雰囲気中で行う必要があり、やはりコ
スト高になってしまう。
【０００６】また、中間金属層上にＡｕ系導体の厚膜を
焼成した後、抵抗等の他の回路素子を形成するために、
８００〜９００℃程度の焼成を繰り返し行うと、Ａｇ−
Ａｕ接合部に断線等が生じることがあり、Ａｇ−Ａｕ接
合部の信頼性にも今一歩の向上が望まれていた。
【０００７】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、製造のプロセスを簡
単化して低コスト化を実現できると共に、Ａｇ−Ａｕ接
合部の信頼性も向上することができる低温焼成セラミッ
ク回路基板を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の低温焼成セラミック回路基板は、Ａｇ系の
配線導体を低温焼成セラミックと同時焼成したものであ
って、前記Ａｇ系の配線導体にＡｇ／Ｐｄ層を介してＡ
ｕ系の配線導体を成膜し、前記Ａｇ／Ｐｄ層をＡｇ７０
〜９５重量部、Ｐｄ５〜３０重量部よりなる金属成分を
１００重量部、ホウケイ酸鉛系ガラス２〜１０重量部及
び有機ビヒクルを含む厚膜ペーストを焼成して形成した
構成となっている（請求項１）。この場合、低温焼成セ
ラミックは、ＣａＯ−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3
系ガラス粉末とＡｌ2 Ｏ3 粉末との混合物を用いると良
い（請求項２）。
【０００９】
【作用】本発明の構成のものは、Ａｇ系の配線導体にＡ
ｇ／Ｐｄ層を厚膜法で成膜し、このＡｇ／Ｐｄ層にＡｕ
系の配線導体を成膜する。この際、中間層となるＡｇ／
Ｐｄ層は、焼成雰囲気と焼成温度をＡｇ系の配線導体や
Ａｕ系の配線導体と一致させることができるため、これ
らを同時焼成することができる。しかも、後述する表１
及び表２の試験結果から明らかなように、Ａｇ／Ｐｄ層
を形成する厚膜ペーストの組成を、Ａｇ７０〜９５重量
部、Ｐｄ５〜３０重量部よりなる金属成分を１００重量
部、ホウケイ酸鉛系ガラス２〜１０重量部に設定すれ
ば、繰り返し焼成に対するＡｇ−Ａｕ接合部の不良発生
率がほぼ０であり、高い信頼性を確保できる。ここで、
Ａｇ／Ｐｄペーストに混合するホウケイ酸鉛系ガラス
は、２重量部より少ないと、Ａｇ−Ａｕの接合が弱くな
り、逆に、１０重量部より多いと、繰り返し焼成により
断線するおそれがある。
【００１０】また、低温焼成セラミックとして、ＣａＯ
−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3系ガラス粉末とＡｌ
2 Ｏ3 粉末との混合物を用いると、焼成過程においてア
ノーサイト若しくはアノーサイト＋ケイ酸カルシウムの
部分結晶化を起こさせて、酸化雰囲気（空気）中で８０
０〜１０００℃の低温焼成を可能にするだけでなく、焼
成過程における微細パターンのずれを上述した部分結晶
化により抑えながら、焼成時間の短時間化が可能とな
る。
【００１１】
【実施例】まず、本発明の一実施例における低温焼成セ
ラミック回路基板の構成を図１に基づいて説明する。セ
ラミック基板１１は、後述する組成の低温焼成用のグリ
ーンシート１２を複数枚積層して焼成して一体化したも
のである。各層のグリーンシート１２の所定位置には、
０．０５〜１．００ｍｍφ程度のビアホール１３が打ち
抜き形成され、層間を電気的に接続できるように、各ビ
アホール１３にＡｇ系導体ペースト（ビア）１４が充填
されている。更に、表層を除く各層のグリーンシート１
２の表面には、ビア１４と同じＡｇ系導体ペーストで配
線パターン１５がスクリーン印刷されている。これらＡ
ｇ系導体のビア１４と配線パターン１５は、グリーンシ
ート１２の積層体と同時焼成されている。
【００１２】一方、セラミック基板１１の表面上に露出
したビア１４には、後述する組成のＡｇ／Ｐｄ層１６が
厚膜法により成膜され、このＡｇ／Ｐｄ層１６上にＡｕ
系の配線導体１７が厚膜法により成膜されている。これ
らＡｇ／Ｐｄ層１６とＡｕ系の配線導体１７は、焼成後
の基板１１の表面に同時焼成されている。Ａｕ系の配線
導体１７上には、半導体チップ１８がダイボンディング
され、この半導体チップ１８上面の電極とＡｕ系の配線
導体１７とが金線等のボンディングワイヤ１９で接続さ
れている。
【００１３】次に、上記構成の低温焼成セラミック回路
基板の製造方法を説明する。まず、ＣａＯ１８．２重量
％、Ａｌ2 Ｏ3 １８．２重量％、ＳｉＯ2 ５４．５重量
％及びＢ2 Ｏ3 ９．１重量％を含む混合物を１４５０℃
で溶融してガラス化した後、水中で急冷し、これを粉砕
して平均粒径が３〜３．５μｍのＣａＯ−ＳｉＯ2 −Ａ
ｌ2 Ｏ3 −Ｂ2 Ｏ3 系ガラス粉末を作製する。このガラ
ス粉末６０重量％と平均粒径１．２μｍのアルミナ粉末
４０重量％とを混合したセラミック絶縁体用混合粉末に
溶剤（例えばトルエン、キシレン）、バインダー（例え
ばアクリル樹脂）及び可塑性（例えばＤＯＰ）を加え、
充分混練して粘度２０００〜４００００ｃｐｓのスラリ
ーを作製し、通常のドクターブレード法を用いて厚み
０．４ｍｍのグリーンシート１２を作製する。
【００１４】この後、打抜き型やパンチングマシーン等
を用いて、このグリーンシート１２を例えば３０ｍｍ角
に切断すると共に、所定位置に例えば０．３ｍｍφのビ
アホール１３を打ち抜き形成する。予め、Ａｇ粉末にバ
インダー（例えばエチルセルローズ）と溶剤（例えばテ
ルピオネール）を加え、これらを充分混練して作製した
Ａｇ系導体ペースト１４を上記ビアホール１３に充填
し、同じＡｇ系導体ペーストを使用して配線パターン１
５をスクリーン印刷する。同様の方法で、複数枚のグリ
ーンシート１２にＡｇ系導体の配線パターン１５を順次
印刷し（但し表層のグリーンシート１２にはＡｇ系導体
の配線パターン１５を印刷しない）、これら複数枚のグ
リーンシート１２を積層し、この積層体を例えば８０〜
１５０℃、５０〜２５０ｋｇ／ｃｍ2 の条件で熱圧着し
て一体化する。次いで、この積層体を通常の電気式連続
ベルト炉を使用して、８００〜１０００℃（好ましくは
９００℃）、２０分ホールドの条件で酸化雰囲気（空
気）中で焼成して、セラミック基板１１を作製する。こ
のセラミック基板１１に同時焼成されたＡｇ系導体（ビ
ア１４と配線パターン１５）の導通抵抗は２．４ｍΩ／
□と小さかった。
【００１５】この後、セラミック基板１１表面のＡｇ系
導体のビア１４の露出部分に、Ａｇ／Ｐｄ層１６を形成
するために、下記の表１に示したＡｇ／ＰｄペーストＮ
ｏ．１をスクリーン印刷して乾燥させる。
【００１６】
【表１】
【００１７】更に、このＡｇ／Ｐｄ層１６の印刷パター
ン上に、Ａｕ系導体ペーストを使用してＡｕ系導体の配
線パターン１７をスクリーン印刷する。この後、８５０
℃、１０分ホールドの条件で通常の電気式連続ベルト炉
を使用して酸化雰囲気（空気）中で焼成し、セラミック
基板１１のＡｇ系導体のビア１４上にＡｇ／Ｐｄ層１６
（中間層）とＡｕ系導体の配線パターン１７とを同時焼
成する。
【００１８】本発明者らは、以上のようにして作製した
低温焼成セラミック回路基板のＡｇ系導体のビア１４と
Ａｕ系導体の配線パターン１７との間の接合部（以下
「Ａｇ−Ａｕ接合部」という）の信頼性を評価するため
に、この低温焼成セラミック回路基板（実施例１）を通
常のＲｕＯ2 系抵抗形成条件である９００℃、１０分ホ
ールドの条件で焼成を５回繰り返して行い、Ａｇ−Ａｕ
接合部を含む配線部の断線等による不良率（＝不良数／
テスト接合点数）をテストした。このテストに使用した
Ａｇ／Ｐｄペーストのサンプルは、表１のＮｏ．１〜Ｎ
ｏ．４の他、比較例として次の表２のＮｏ．５〜Ｎｏ．
８のサンプルも使用した。
【００１９】
【表２】
【００２０】これら表１及び表２のサンプルを使用して
行った繰り返し焼成のテスト結果を次の表３に示す。
【００２１】
【表３】
【００２２】この表３中の実施例１，４は、焼成後のセ
ラミック基板１１のＡｇ系導体のビア１４上に、Ａｇ／
Ｐｄ層１６（中間層）とＡｕ系導体の配線パターン１７
とを同時焼成したものであるが、実施例２，３では、焼
成前のグリーンシート１２表面に露出するＡｇ系導体の
ビア１４上に、表１に示したＡｇ／ＰｄペーストＮｏ．
２を使用してＡｇ／Ｐｄ層１６のパターンをスクリーン
印刷すると共に、このＡｇ／Ｐｄ層１６の印刷パターン
上にＡｕ系導体の配線パターン１７をスクリーン印刷
し、これらＡｇ／Ｐｄ層１６とＡｕ系導体の配線パター
ン１７とをグリーンシート１２の積層体の焼成と同時に
低温焼成する。
【００２３】また、比較例１〜４は、表２に示したＡｇ
／ＰｄペーストＮｏ．５〜Ｎｏ．８を使用して実施例
２，３と同じ方法で焼成した例であり、比較例５は、Ａ
ｇ／Ｐｄ層１６を省いて、Ａｇ系導体のビア１４上に直
接Ａｕ系導体の配線パターン１７を成膜した例である。
【００２４】表３に示すように、実施例１〜４では、い
ずれも、Ａｇ−Ａｕ接合部１００００点当りの不良数が
０であり、中間層であるＡｇ／Ｐｄ層１６によりＡｇ−
Ａｕ接合部の信頼性が飛躍的に高められることが確かめ
られた。このようなＡｇ−Ａｕ接合部の高信頼性を得る
ために必要なＡｇ／Ｐｄ層１６のペースト組成は、表１
から明らかなように、Ａｇ７０〜９５重量部、Ｐｄ粉５
〜３０重量部よりなる金属成分を１００重量部、ホウケ
イ酸鉛系ガラス粉２〜１０重量部及び有機ビヒクルを含
むと良い。この場合、Ａｇ、Ｐｄ粉は粒径０．１〜１０
μｍの範囲内であれば使用可能であり、Ａｇ／Ｐｄの合
金粉体でも、個別のＡｇ、Ｐｄ粉の混合粉体でも構わな
い。
【００２５】また、ガラス粉は、ホウケイ酸鉛系（Ｐｂ
Ｏ−ＳｉＯ2 −Ｂ2 Ｏ3 系）のガラス粉末が好ましい。
ホウケイ酸鉛系ガラスは、ＰｂＯ、ＳｉＯ2 、Ｂ2 Ｏ3
を主成分とし、これらにＡｌ2 Ｏ3 、ＺｒＯ2 、ＴｉＯ
2 、、Ｔａ2 Ｏ3 、ＣａＯ、ＺｎＯ、ＢａＯ等が耐水
性、熱膨張係数の変化を目的に添加されている。このホ
ウケイ酸鉛系ガラスの配合量は、２〜１０重量部程度が
好ましい。このガラス粉末の量が２重量部より少ない
と、Ａｇ−Ａｕの接合が弱くなり、逆に、１０重量部よ
り多いと、繰り返し焼成により断線するおそれがある。
【００２６】また、有機ビヒクルのバインダーはエチル
セルロースが好ましく、溶剤はブチルカルビトール、ア
セテート又はテレピネオールが好ましいが、印刷可能な
バインダーであれば、他のバインダーでも構わない。
【００２７】一方、セラミック基板１１を焼成するグリ
ーンシート１２はＣａＯ−ＳｉＯ2−Ａｌ2 Ｏ3 −Ｂ2
Ｏ3 系ガラス粉末とＡｌ2 Ｏ3 粉末との混合物を用いる
と良く、その好ましい組成は、ＣａＯ１０〜５５重量
％、ＳｉＯ2 ４５〜７０重量％、Ａｌ2 Ｏ3 ０〜３０重
量％、Ｂ2 Ｏ3 ５〜２０重量％よりなるガラス粉末３５
〜５０重量％と、Ａｌ2 Ｏ3 粉末５０〜３５重量％であ
る。このような組成のグリーンシート１２を用いると、
焼成過程においてアノーサイト若しくはアノーサイト＋
ケイ酸カルシウムの部分結晶化を起こさせて、酸化雰囲
気（空気）中で８００〜１０００℃の低温焼成を可能に
するだけでなく、焼成過程における微細パターンのずれ
を上述した部分結晶化により抑えることができて、ファ
インパターンの形成が容易である。また、焼成時に３０
〜５０℃／分という早いスピードで昇温しても、７３０
〜８５０℃までガラス層が全く軟化せず、収縮もしない
多孔質体を維持するため、クラックが入ったり、カーボ
ンをガラス層に封じ込めること無く、バインダーを容易
に除去でき、更に、８００〜１０００℃の焼成温度付近
で急速に収縮焼結するため、大型の緻密なセラミック基
板を短時間で焼成可能である。
【００２８】尚、図１に示す低温焼成セラミック回路基
板は、片面のみにＡｇ／Ｐｄ層１６を介してＡｕ系導体
の配線パターン１７を成膜しているが、基板両面にＡｇ
／Ｐｄ層１６を介してＡｕ系導体の配線パターン１７を
成膜するようにしても良い。その他、本発明は、グリー
ンシート１２の積層枚数を変更しても良い等、要旨を逸
脱しない範囲で種々変更して実施できることは言うまで
もない。
【００２９】
【発明の効果】以上の説明から明らかなように、本発明
のセラミック基板表面のＡｇ系の配線導体に所定組成の
Ａｇ／Ｐｄ層を介してＡｕ系の配線導体を成膜するよう
にしたので、繰り返し焼成に対するＡｇ−Ａｕ接合部の
不良発生がほとんどなく、極めて高い信頼性を確保でき
る。しかも、中間層となるＡｇ／Ｐｄ層を厚膜法で成膜
できると共に、このＡｇ／Ｐｄ層をＡｕ系の配線導体と
共に低温の酸化雰囲気（空気）中で同時焼成することが
できるため、製造のプロセスを簡単化・短縮化すること
ができ、低コスト化の要求も満たすことができる。ま
た、従来のようにメッキ法で中間金属層を形成する場合
と異なり、接合部への湿分の侵入を招く洗浄工程を行わ
ずに済み、これも接合部の信頼性を高める効果がある。
【００３０】また、低温焼成セラミックとして、ＣａＯ
−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3系ガラス粉末とＡｌ
2 Ｏ3 粉末との混合物を用いれば、焼成過程における部
分結晶化により、酸化雰囲気（空気）中で８００〜１０
００℃の低温焼成を行い得ると共に、焼成過程における
微細パターンのずれを上述した部分結晶化により抑えな
がら、焼成時間を短時間化することができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す低温焼成セラミック回
路基板の拡大縦断面図である。
【符号の説明】
１１…セラミック基板、１２…焼成後のグリーンシー
ト、１３…ビアホール、１４…ビア（Ａｇ系の配線導
体）、１５…Ａｇ系導体の配線パターン、１６…Ａｇ／
Ｐｄ層、１７…Ａｕ系導体の配線パターン、１８…半導
体チップ、１９…ボンディングワイヤ。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/46 6921−4Ｅ Ｈ０５Ｋ 3/46

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 Ａｇ系の配線導体を低温焼成セラミック
    と同時焼成して成る低温焼成セラミック回路基板におい
    て、前記Ａｇ系の配線導体にＡｇ／Ｐｄ層を介してＡｕ
    系の配線導体が成膜され、前記Ａｇ／Ｐｄ層は、Ａｇ７
    ０〜９５重量部、Ｐｄ５〜３０重量部よりなる金属成分
    を１００重量部、ホウケイ酸鉛系ガラス２〜１０重量部
    及び有機ビヒクルを含む厚膜ペーストを焼成して成るこ
    とを特徴とする低温焼成セラミック回路基板。
  2. 【請求項２】 前記低温焼成セラミックは、ＣａＯ−Ｓ
    ｉＯ2 −Ａｌ2 Ｏ3−Ｂ2 Ｏ3 系ガラス粉末とＡｌ2 Ｏ
    3 粉末との混合物より成ることを特徴とする請求項１に
    記載の低温焼成セラミック回路基板。
JP04468495A 1995-03-06 1995-03-06 低温焼成セラミック回路基板 Expired - Lifetime JP3331083B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP04468495A JP3331083B2 (ja) 1995-03-06 1995-03-06 低温焼成セラミック回路基板
US08/606,798 US5665459A (en) 1995-03-06 1996-02-26 Low-temperature fired ceramic circuit substrate and thick-film paste for use in fabrication thereof
DE19608484A DE19608484B4 (de) 1995-03-06 1996-03-05 Bei niedriger Temperatur gebranntes Keramik-Schaltungssubstrat
US08/816,032 US5879788A (en) 1995-03-06 1997-03-11 Low-temperature fired ceramic circuit substrate and thick-film paste for use in fabrication thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04468495A JP3331083B2 (ja) 1995-03-06 1995-03-06 低温焼成セラミック回路基板

Publications (2)

Publication Number Publication Date
JPH08242062A true JPH08242062A (ja) 1996-09-17
JP3331083B2 JP3331083B2 (ja) 2002-10-07

Family

ID=12698267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04468495A Expired - Lifetime JP3331083B2 (ja) 1995-03-06 1995-03-06 低温焼成セラミック回路基板

Country Status (3)

Country Link
US (2) US5665459A (ja)
JP (1) JP3331083B2 (ja)
DE (1) DE19608484B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351671A (ja) * 2005-06-14 2006-12-28 Alps Electric Co Ltd 配線基板

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246723A (ja) * 1996-03-11 1997-09-19 Sumitomo Kinzoku Electro Device:Kk 低温焼成セラミック回路基板
US5855995A (en) * 1997-02-21 1999-01-05 Medtronic, Inc. Ceramic substrate for implantable medical devices
US6146743A (en) * 1997-02-21 2000-11-14 Medtronic, Inc. Barrier metallization in ceramic substrate for implantable medical devices
JPH11160356A (ja) * 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法
US6076726A (en) 1998-07-01 2000-06-20 International Business Machines Corporation Pad-on-via assembly technique
US6215320B1 (en) * 1998-10-23 2001-04-10 Teradyne, Inc. High density printed circuit board
US6150041A (en) * 1999-06-25 2000-11-21 Delphi Technologies, Inc. Thick-film circuits and metallization process
JP3494115B2 (ja) * 2000-03-30 2004-02-03 株式会社村田製作所 導電性ペーストおよびこれを用いた積層セラミック電子部品
JP3473601B2 (ja) * 2000-12-26 2003-12-08 株式会社デンソー プリント基板およびその製造方法
US7046104B2 (en) * 2003-02-10 2006-05-16 Harris Corporation Controlling a time delay line by adding and removing a fluidic dielectric
JP4556422B2 (ja) * 2003-12-02 2010-10-06 パナソニック株式会社 電子部品およびその製造方法
US20080176103A1 (en) * 2005-03-28 2008-07-24 Ngk Insulators, Ltd. Conductive Paste and Electronic Parts
KR100651358B1 (ko) * 2005-06-22 2006-11-29 삼성전기주식회사 Ｒｆ모듈의 전력단 회로를 내장한 인쇄회로기판
US7459104B2 (en) * 2005-07-18 2008-12-02 Datec Coating Corporation Low temperature fired, lead-free thick film heating element
TW200733143A (en) * 2006-01-23 2007-09-01 Hitachi Metals Ltd Conductor paste, multilayer ceramic substrate and fabrication method of multilayer ceramic substrate
JP2007258436A (ja) * 2006-03-23 2007-10-04 Alps Electric Co Ltd 配線基板、及びその製造方法
US7704416B2 (en) * 2007-06-29 2010-04-27 E.I. Du Pont De Nemours And Company Conductor paste for ceramic substrate and electric circuit
KR101046134B1 (ko) * 2007-12-27 2011-07-01 삼성전기주식회사 세라믹 기판 및 그 제조방법과 이를 이용한 전기장치
JP2015065344A (ja) * 2013-09-25 2015-04-09 東芝ライテック株式会社 発光モジュールおよび照明装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3891450A (en) * 1971-07-02 1975-06-24 Owens Illinois Inc Solvents and vehicles for micro-circuitry pastes and pastes made therefrom
JPS5729185U (ja) * 1980-07-28 1982-02-16
JPS5852900A (ja) * 1981-09-24 1983-03-29 株式会社日立製作所 セラミツク多層配線板の製造方法
JPS60260465A (ja) * 1984-06-01 1985-12-23 鳴海製陶株式会社 低温焼成セラミツクス
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
JPS62279695A (ja) * 1986-05-29 1987-12-04 株式会社住友金属セラミックス セラミツク多層配線基板
JPH0437629A (ja) * 1990-05-31 1992-02-07 Toshiba Corp 厚膜ペースト
JP3259845B2 (ja) * 1991-09-09 2002-02-25 マツダ株式会社 研磨制御方法及びその装置
JP3237258B2 (ja) * 1993-01-22 2001-12-10 株式会社デンソー セラミック多層配線基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351671A (ja) * 2005-06-14 2006-12-28 Alps Electric Co Ltd 配線基板
JP4613103B2 (ja) * 2005-06-14 2011-01-12 アルプス電気株式会社 配線基板

Also Published As

Publication number Publication date
DE19608484B4 (de) 2004-07-08
US5665459A (en) 1997-09-09
US5879788A (en) 1999-03-09
DE19608484A1 (de) 1996-09-12
JP3331083B2 (ja) 2002-10-07

Similar Documents

Publication Publication Date Title
JP3331083B2 (ja) 低温焼成セラミック回路基板
JPH0361359B2 (ja)
JPH11504159A (ja) セラミック回路板支持基板用ガラスボンディング層
JP2001243836A (ja) 導電性ペースト及びそれを用いた印刷配線板
JPH09246723A (ja) 低温焼成セラミック回路基板
US7261841B2 (en) Thick film conductor case compositions for LTCC tape
JPH0569319B2 (ja)
US20060009036A1 (en) High thermal cycle conductor system
US7731812B2 (en) Thick film conductor case compositions for LTCC tape
JP3785903B2 (ja) 多層基板及びその製造方法
JP2598872B2 (ja) ガラスセラミックス多層基板
JP3093601B2 (ja) セラミック回路基板
JPH0812953B2 (ja) ガラスセラミックス多層回路基板焼結体
JP2885477B2 (ja) 多層配線基板及びその製造方法
JP2872273B2 (ja) セラミツク基板材料
JP3258231B2 (ja) セラミック回路基板およびその製造方法
JPS5817695A (ja) 多層回路板とその製造方法
JP3076214B2 (ja) 低温焼成セラミック多層回路基板
JP3130914B2 (ja) 多層回路基板
JP2002076609A (ja) 回路基板
JP2002198626A (ja) 低温焼成セラミック回路基板の製造方法
JPH01166599A (ja) 積層セラミック基板の製造方法
JP3426920B2 (ja) 配線基板
JP2000049431A (ja) セラミック回路基板
JPH07157363A (ja) ガラスセラミックス組成物

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130719

Year of fee payment: 11

EXPY Cancellation because of completion of term