JPH09246723A - 低温焼成セラミック回路基板 - Google Patents

低温焼成セラミック回路基板

Info

Publication number
JPH09246723A
JPH09246723A JP8052759A JP5275996A JPH09246723A JP H09246723 A JPH09246723 A JP H09246723A JP 8052759 A JP8052759 A JP 8052759A JP 5275996 A JP5275996 A JP 5275996A JP H09246723 A JPH09246723 A JP H09246723A
Authority
JP
Japan
Prior art keywords
conductor
layer
intermediate metal
metal layer
wiring conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8052759A
Other languages
English (en)
Inventor
Katsuya Kawakami
勝也 川上
Junzo Fukuda
順三 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP8052759A priority Critical patent/JPH09246723A/ja
Priority to DE19707253A priority patent/DE19707253C2/de
Priority to US08/808,019 priority patent/US5847326A/en
Publication of JPH09246723A publication Critical patent/JPH09246723A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H05K3/248—Finish coating of conductors by using conductive pastes, inks or powders fired compositions for inorganic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 繰り返し焼成に対するＡｇ−Ａｕ接合部の信
頼性を向上させる。 【解決手段】 各層の絶縁層（グリーンシート）１２の
所定位置に形成されたスルーホール１３には、Ａｇ系内
層配線導体（ビア）１４が充填され、表層を除く各層の
絶縁層１２の表面に、Ａｇ系導体のペーストで内層配線
導体１５のパターンが印刷・焼成されている。セラミッ
ク基板１１の表面上に露出したＡｇ系内層配線導体（ビ
ア）１４上には、Ａｕ／Ａｇ系導体の厚膜ペーストで中
間金属層１６が印刷・焼成され、この中間金属層１６上
にＡｕ系の表層配線導体１７が印刷・焼成されている。
ここで、Ａｕ／Ａｇの組成をＡｕが１０〜８０重量％、
Ａｇが９０〜２０重量％とすることで、繰り返し焼成に
対するＡｇ系内層配線導体（ビア）１４とＡｕ系表層配
線導体１７との間の接合信頼性を高めることができる。
Ａｕ系表層配線導体１７上には、半導体チップ１８が搭
載されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、低温焼成セラミッ
クの基板内層の配線導体としてＡｇ系導体を用いた低温
焼成セラミック回路基板に関するものである。
【０００２】
【従来の技術】Ａｇ系の配線導体は、導通抵抗が小さく
電気的特性に優れているが、融点がアルミナ基板の焼成
温度（１６００℃前後）よりも低いため、アルミナ基板
には、Ａｇ系の配線導体を使用できない。このため、ア
ルミナ基板では配線導体として高融点のＷやＭｏを用い
ているが、これらの高融点金属は導通抵抗が大きく、し
かも、酸化防止のために還元雰囲気中で高温焼成しなけ
ればならないという欠点がある。
【０００３】そこで、特公平３−５３２６９号公報に示
すように、Ａｇ系導体の融点以下の温度（８００〜１０
００℃）で酸化雰囲気（空気）中にて焼成できる低温焼
成セラミック基板を用い、この低温焼成セラミック基板
の内層にＡｇ系の配線導体のパターンを形成して同時焼
成することが行われている。この場合、Ａｇ系導体は特
定条件下でマイグレーションを生じるため、耐マイグレ
ーション性が要求される基板表層の電極部等には、耐マ
イグレーション性に優れたＡｕ系導体をＡｇ系導体上に
形成する必要がある。また、基板表層に半導体チップを
実装し、ワイヤボンディングする場合は、Ａｕ系導体が
必要である。この場合、Ａｇ系導体上に直接Ａｕ系導体
を接合させて焼成すると、カーケンドール効果によりＡ
ｇ原子がＡｕ系導体中に拡散して接合界面に多数の空孔
が発生し、接合部の信頼性を低下させてしまう。
【０００４】これを防ぐために、特公平５−６９３１９
号公報に示すように、Ａｇ系導体とＡｕ系導体との間に
Ｎｉ，Ｃｒ，Ｔｉ等の中間金属層をメッキにより形成し
て、Ａｇ原子がＡｕ系導体中に拡散することを中間金属
層により防いで、接合部の信頼性を向上させるようにし
たものがある。
【０００５】
【発明が解決しようとする課題】ところで、中間金属層
上に印刷したＡｕ系導体を焼成した後に、基板の表層に
例えばＲｕＯ2 系の抵抗、オーバーコートガラス、Ａｇ
系の表層配線導体等を後付けするために、それらの印刷
と焼成を何回も繰り返して行う場合がある。この場合、
従来のように中間金属層をＮｉ等のメッキで形成した基
板は、繰り返し焼成すると、中間金属層（メッキ層）が
膨れてＡｇ−Ａｕ接合部に断線等が生じることがあり、
繰り返し焼成に対するＡｇ−Ａｕ接合部の信頼性が低い
という欠点があった。ここで、繰り返し焼成により中間
金属層（メッキ層）が膨れる理由としては、内層Ａｇ系
導体へのメッキ液のしみ込みが考えられる。
【０００６】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、繰り返し焼成に対す
るＡｇ−Ａｕ接合部の信頼性を向上できる低温焼成セラ
ミック回路基板を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１の低温焼成セラミック回路基板
は、低温焼成セラミックで形成された複数層の絶縁層の
内層に、Ａｇ系の配線導体を配置し、表層にＡｕ系の配
線導体を配置すると共に、前記Ａｇ系の内層配線導体と
前記Ａｕ系の表層配線導体とを、両者間にＡｕ／Ａｇ系
導体の厚膜ペーストで形成した中間金属層を介在させて
接続した構成としたものである。
【０００８】この構成では、中間金属層をＡｕ／Ａｇ系
の厚膜ペーストで形成しているので、従来の中間金属層
の膨れの原因と考えられるメッキ液のしみ込みが無くな
り、繰り返し焼成を行ってもＡｇ−Ａｕ接合部に断線が
生じにくくなる。これにより、繰り返し焼成に対するＡ
ｇ−Ａｕ接合部の不良発生率が従来よりも大幅に減少し
て、繰り返し焼成に対するＡｇ−Ａｕ接合部の信頼性が
向上する。
【０００９】特に、請求項２のように、中間金属層を形
成するＡｕ／Ａｇ系導体の組成を、Ａｕが１０〜８０重
量％、Ａｇが９０〜２０重量％の範囲で選択すれば、後
述する表１に示すように、繰り返し焼成回数が７回で
も、Ａｇ−Ａｕ接合部に断線が全く発生せず、繰り返し
焼成に対する極めて高い接合信頼性が確保される。
【００１０】
【発明の実施の形態】まず、本発明の一実施形態におけ
る低温焼成セラミック回路基板の構成を図１に基づいて
説明する。セラミック基板１１は、後述する組成の低温
焼成用のグリーンシート（絶縁層）１２を複数枚積層し
て焼成して一体化したものである。各層の絶縁層１２の
所定位置には、スルーホール１３が打ち抜き形成され、
層間を電気的に接続できるように、各スルーホール１３
にＡｇ系内層配線導体（ビア）１４が充填されている。
また、表層を除く各層の絶縁層１２の表面には、ビア１
４と同じＡｇ系導体ペーストで内層配線導体１５のパタ
ーンが印刷・焼成されている。ここで、Ａｇ系導体とし
ては、Ａｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ、Ａｇ−Ｐｄ−Ｐ
ｔ等が用いられる。
【００１１】また、セラミック基板１１の表面上に露出
したビア１４には、後述する組成のＡｕ／Ａｇ系の中間
金属層１６が印刷・焼成され、この中間金属層１６上に
Ａｕ系の表層配線導体１７のパターンが印刷・焼成され
ている。Ａｕ系の表層配線導体１７上には、半導体チッ
プ１８がダイボンディングされ、この半導体チップ１８
上面の電極とＡｕ系の表層配線導体１７とが金線等のボ
ンディングワイヤ１９で接続される。
【００１２】一方、セラミック基板１１の裏面には、Ａ
ｇ系の表層配線導体２０のパターンが印刷・焼成され、
その上に、ＲｕＯ2 系ペーストで表層抵抗２１が印刷・
焼成され、更にその上に、オーバーコートガラス層２２
が印刷・焼成されている。
【００１３】この場合、焼成の順序は、図２の製造工程
図に示すように、まず、Ａｇ系の内層配線導体１４，１
５と中間金属層１６をグリーンシート１２の積層体と同
時焼成し、その後、Ａｕ系の表層配線導体１７を印刷・
焼成し（１回目の繰り返し焼成）、その後、Ａｇ系の表
層配線導体２０を印刷・焼成し（２回目の繰り返し焼
成）、その後、表層抵抗２１を印刷・焼成し（３回目の
繰り返し焼成）、最後にオーバーコートガラス層２２を
印刷・焼成する（４回目の繰り返し焼成）。尚、表層の
配線構造が複雑な基板では、繰り返し焼成が５回以上繰
り返されるものもある。
【００１４】次に、製造方法を詳細に説明する。まず、
低温焼成セラミック材料を作るために、ＣａＯ１０〜５
５重量％、ＳｉＯ2 ４５〜７０重量％、Ａｌ2 Ｏ3 ０〜
３０重量％、Ｂ2 Ｏ3 ５〜２０重量％を含む混合物を１
４５０℃で溶融してガラス化した後、水中で急冷し、こ
れを粉砕して、平均粒径が３〜３．５μｍのＣａＯ−Ａ
ｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 系ガラス粉末を作製す
る。このガラス粉末５０〜６５重量％と平均粒径１．０
〜２．０μｍのアルミナ粉末５０〜３５重量％とを混合
したセラミック絶縁体用混合粉末に溶剤（例えばトルエ
ン、キシレン）、バインダー（例えばアクリル樹脂）及
び可塑性（例えばＤＯＰ）を加え、十分に混練して粘度
２０００〜４００００ｃｐｓのスラリーを作製し、通常
のドクターブレード法を用いて厚み０．１〜０．４ｍｍ
のグリーンシート１２を作製する。
【００１５】この後、打抜き型やパンチングマシーン等
を用いて、このグリーンシート１２を所定寸法に切断す
ると共に、所定位置に例えば０．３ｍｍφのスルーホー
ル１３を打ち抜き形成する。この後、Ａｇ系導体ペース
トで内層配線導体（ビア）１４を上記スルーホール１３
に充填し、同じＡｇ系導体ペーストで内層配線導体１５
のパターンをスクリーン印刷する。同様の方法で、複数
枚のグリーンシート１２にＡｇ系の内層配線導体１４，
１５のパターンを順次スクリーン印刷する。
【００１６】更に、表層に積層されるグリーンシート１
２には、ビア１４の露出部分に、Ａｕ／Ａｇ系導体の厚
膜ペーストで中間金属層１６をスクリーン印刷する。こ
こで、Ａｕ／Ａｇ系ペーストは、Ａｕ／Ａｇの粉体（但
しＡｕが１０〜８０重量％、Ａｇが９０〜２０重量％）
にバインダー（例えばエチルセルローズ）と溶剤（例え
ばテルピオネール）を加え、これらを混練して作製した
ものである。尚、Ａｕ／Ａｇの粉体は、Ａｕ／Ａｇの合
金粉体でも、或はＡｕ粉とＡｇ粉との混合粉体のいずれ
でも良い。
【００１７】以上のようにしてＡｇ系の内層配線導体１
４，１５や中間金属層１６を印刷した複数枚のグリーン
シート１２を積層し、この積層体を例えば８０〜１５０
℃、５０〜２５０ｋｇ／ｃｍ2 の条件で熱圧着して一体
化する。次いで、この積層体を通常の電気式連続ベルト
炉を使用して、例えば９００℃、２０分ホールドの条件
で酸化雰囲気（空気）中にて焼成する。
【００１８】この後、焼成基板の表層にＡｕ１００重量
％のＡｕ系導体ペーストでＡｕ系の表層配線導体１７を
スクリーン印刷し、通常の電気式連続ベルト炉を使用し
て、８５０℃、１０分ホールドの条件で空気中で焼成を
行う（１回目の繰り返し焼成）。その後、Ａｇ系導体ペ
ースト（例えばＡｇ／Ｐｄペースト）を使用して表層配
線導体２０を印刷して、同様に焼成し（２回目の繰り返
し焼成）、更に、その上からＲｕＯ2 系ペーストで表層
抵抗２１をスクリーン印刷して、同様に焼成し（３回目
の繰り返し焼成）、最後にオーバーコートガラス層２２
をスクリーン印刷して焼成する（４回目の繰り返し焼
成）。
【００１９】本発明者は、以上のようにして作製した低
温焼成セラミック回路基板のＡｇ系導体のビア１４とＡ
ｕ系の表層配線導体１７との間の接合部（以下「Ａｇ−
Ａｕ接合部」という）の信頼性を評価するために、下記
の表１に示す組成で、Ａｇ−Ａｕ接合部が形成されたサ
ンプル基板を用いて、通常の電気式連続ベルト炉を使用
して８５０℃、１０分ホールドの条件で酸化雰囲気焼成
を繰り返して行い、断線したスルーホール数の評価を行
った。この繰り返し焼成評価の結果が下記の表１に示さ
れている。
【００２０】
【表１】
【００２１】各サンプル基板のセラミック組成は、次の
Ａ，Ｂ，Ｃの３種類であり、いずれも１０００℃以下で
焼成可能な低温焼成セラミックである。Ａは、上記実施
形態で説明したＣａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ
3 系ガラス６０重量％と、アルミナ４０重量％との混合
物である。Ｂは、市販のアルミナ鉛ホウケイ酸ガラス
（ＰｂＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 ）５０重量
％と、アルミナ５０重量％との混合物である。Ｃは、Ｃ
ａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −Ｂ2 Ｏ3 −ＭｇＯ系ガラ
ス６０重量％と、アルミナ４０重量％との混合物であ
る。
【００２２】各サンプル基板のＡｕ系表層配線導体の組
成は、Ｎｏ．３とＮｏ．１２を除き、Ａｕが１００重量
％である。Ｎｏ．３とＮｏ．１２のＡｕ系表層配線導体
はＡｕ／Ｐｔで、Ａｕが９５重量％、Ｐｔが５重量％で
ある。
【００２３】Ａｇ系内層配線導体の組成は、Ｎｏ．３、
Ｎｏ．７、Ｎｏ．１１、Ｎｏ．１２を除き、Ａｇが１０
０重量％である。一方、Ｎｏ．３、Ｎｏ．７、Ｎｏ．１
１のＡｇ系内層配線導体はＡｇ／Ｐｔで、Ａｇが９９重
量％、Ｐｔが１重量％であり、Ｎｏ．１２のＡｇ系内層
配線導体はＡｇ／Ｐｄで、Ａｇが９０重量％、Ｐｄが１
０重量％である。
【００２４】中間金属層は、Ｎｏ．１〜１０がＡｕ／Ａ
ｇであり、Ｎｏ．１１はＡｇ／Ｐｄであり、Ｎｏ．１２
はＡｇ／Ｐｔである。Ｎｏ．１３の中間金属層はＮｉメ
ッキであり、従来例（特公平５−６９３１９号公報）に
相当する。
【００２５】これらのサンプル基板を用いて繰り返し焼
成試験を行った結果、Ｎｏ．１〜８は、繰り返し焼成を
７回行っても、中間金属層の膨れが無く、全スルーホー
ル数（１００００個）中、断線したスルーホール数は０
であり、中間金属層（Ａｕ／Ａｇ層）の存在によって繰
り返し焼成に対するＡｇ−Ａｕ接合部の信頼性が飛躍的
に高められることが確かめられた。このようなＡｇ−Ａ
ｕ接合部の極めて高い接合信頼性を得るために必要なＡ
ｕ／Ａｇの組成は、Ａｕが１０〜８０重量％、Ａｇが９
０〜２０重量％である。
【００２６】Ｎｏ．９は、中間金属層をＡｕ／Ａｇで形
成しているが、Ａｕが５重量％と少ないため、中間金属
層による接合効果がＮｏ．１〜８よりも低下する。この
場合でも、中間金属層の膨れは無く、繰り返し焼成回数
が３回までは、断線したスルーホール数は０であり、従
来（Ｎｏ．１３）よりも繰り返し焼成に対するＡｇ−Ａ
ｕ接合部の信頼性を向上できる。
【００２７】また、Ｎｏ．１０も、中間金属層をＡｕ／
Ａｇで形成しているが、Ａｕが９０重量％と多すぎるた
め、接合効果が低下して、繰り返し焼成回数が１回で
も、断線したスルーホール数が５個となり、接続不良が
僅かに発生する。但し、この場合でも、繰り返し焼成回
数が３回以上になると、断線したスルーホール数が従来
（Ｎｏ．１３）よりも少なくなり、Ａｕ／Ａｇの中間金
属層による接合効果が認められる。
【００２８】Ｎｏ．１１とＮｏ．１２は、中間金属層が
Ａｇ／Ｐｄ、Ａｇ／Ｐｔで形成されている。Ｎｏ．１１
とＮｏ．１２も、中間金属層（Ａｇ／Ｐｄ、Ａｇ／Ｐ
ｔ）による接合効果が低く、繰り返し焼成回数が１回で
も、断線したスルーホール数が９〜１０個となり、接続
不良が発生する。
【００２９】Ｎｏ．１３（従来例）は、中間金属層をＮ
ｉメッキで形成しているため、繰り返し焼成回数が１回
であれば、全スルーホール数（１００００個）中、断線
したスルーホール数が０であるが、繰り返し焼成回数が
増加するに従って、断線したスルーホール数が増大し、
繰り返し焼成に対するＡｇ−Ａｕ接合部の信頼性が低下
する。
【００３０】尚、図１に示す低温焼成セラミック回路基
板は、片面のみにＡｕ／Ａｇ系の中間金属層１６を介し
てＡｕ系表層配線導体１７を形成しているが、基板両面
にＡｕ／Ａｇ系の中間金属層１６を介してＡｕ系表層配
線導体１７を形成するようにしても良い。
【００３１】また、上記実施形態では、中間金属層１６
をＡｇ系の内層配線導体１５とグリーンシート１２の積
層体と共に同時焼成するようにしたが、内層配線導体１
５とグリーンシート１２の積層体とを同時焼成した後
に、後付けで中間金属層１６を印刷して焼成するように
しても良い。
【００３２】その他、本発明は、グリーンシート（絶縁
層）１２の積層枚数を変更しても良い等、要旨を逸脱し
ない範囲で種々変更して実施できることは言うまでもな
い。
【００３３】
【発明の効果】以上の説明から明らかなように、本発明
の低温焼成セラミック回路基板によれば、Ａｇ系の内層
配線導体とＡｕ系の表層配線導体とをＡｕ／Ａｇ系の中
間金属層を介して接続したので、従来の接合信頼性低下
の原因と考えられるメッキ液のしみ込みが無くなり、繰
り返し焼成に対するＡｇ−Ａｕ接合部の信頼性を向上で
きる（請求項１）。
【００３４】更に、中間金属層を形成するＡｕ／Ａｇ系
導体の組成を、Ａｕが１０〜８０重量％、Ａｇが９０〜
２０重量％とすれば、Ａｇ−Ａｕ接合部の断線防止効果
を確実なものとすることができる（請求項２）。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す低温焼成セラミック
回路基板の拡大縦断面図
【図２】低温焼成セラミック回路基板の一般的な製造手
順を示す工程図
【符号の説明】
１１…セラミック基板、１２…焼成後のグリーンシート
（絶縁層）、１３…スルーホール、１４…ビア（Ａｇ系
の内層配線導体）、１５…Ａｇ系の内層配線導体、１６
…Ａｕ／Ａｇ系の中間金属層、１７…Ａｕ系の表層配線
導体、１８…半導体チップ、１９…ボンディングワイ
ヤ、２０…Ａｇ系の表層配線導体、２１…表層抵抗、２
２…オーバーコートガラス層。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 低温焼成セラミックで形成された複数層
    の絶縁層の内層に、Ａｇ系の配線導体を配置し、表層に
    Ａｕ系の配線導体を配置してなる低温焼成セラミック回
    路基板において、 前記Ａｇ系の内層配線導体と前記Ａｕ系の表層配線導体
    とを、両者間にＡｕ／Ａｇ系導体の厚膜ペーストで形成
    した中間金属層を介在させて接続したことを特徴とする
    低温焼成セラミック回路基板。
  2. 【請求項２】 前記中間金属層を形成するＡｕ／Ａｇ系
    導体の組成は、Ａｕが１０〜８０重量％、Ａｇが９０〜
    ２０重量％であることを特徴とする請求項１に記載の低
    温焼成セラミック回路基板。
JP8052759A 1996-03-11 1996-03-11 低温焼成セラミック回路基板 Pending JPH09246723A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8052759A JPH09246723A (ja) 1996-03-11 1996-03-11 低温焼成セラミック回路基板
DE19707253A DE19707253C2 (de) 1996-03-11 1997-02-24 Keramische Mehrlagenleiterplatte in LTCC-Technik mit verbesserter Beständigkeit der Ag-Au-Verbindung
US08/808,019 US5847326A (en) 1996-03-11 1997-03-03 Low-temperature fired ceramic circuit substrate with improved Ag-Au connection reliability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8052759A JPH09246723A (ja) 1996-03-11 1996-03-11 低温焼成セラミック回路基板

Publications (1)

Publication Number Publication Date
JPH09246723A true JPH09246723A (ja) 1997-09-19

Family

ID=12923819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8052759A Pending JPH09246723A (ja) 1996-03-11 1996-03-11 低温焼成セラミック回路基板

Country Status (3)

Country Link
US (1) US5847326A (ja)
JP (1) JPH09246723A (ja)
DE (1) DE19707253C2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232269A (ja) * 1999-02-10 2000-08-22 Nec Toyama Ltd プリント配線板およびプリント配線板の製造方法
US6150041A (en) * 1999-06-25 2000-11-21 Delphi Technologies, Inc. Thick-film circuits and metallization process
JP2001244376A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd 半導体装置
US6800815B1 (en) * 2001-01-16 2004-10-05 National Semiconductor Corporation Materials and structure for a high reliability bga connection between LTCC and PB boards
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
JP2003017851A (ja) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP4310086B2 (ja) 2002-08-01 2009-08-05 株式会社日立製作所 エンジン用電子機器
JP2004079288A (ja) * 2002-08-13 2004-03-11 Agilent Technol Inc 液体金属を用いた電気接点開閉装置
US7127809B2 (en) * 2004-03-18 2006-10-31 Northrop Grumman Corporation Method of forming one or more base structures on an LTCC cofired module
DE102005037950B3 (de) * 2005-08-11 2007-04-19 Imst Gmbh Ein Verfahren zum vereinfachten Aufbau von Mikrowellenschaltungen in LTCC-Technik mit reduzierter Anzahl von Durchgangslöchern
TW200920215A (en) * 2007-10-17 2009-05-01 Murata Manufacturing Co Multilayer ceramic substrate and process for producing the multilayer ceramic
KR100896610B1 (ko) * 2007-11-05 2009-05-08 삼성전기주식회사 다층 세라믹 기판 및 그 제조방법
KR101046134B1 (ko) * 2007-12-27 2011-07-01 삼성전기주식회사 세라믹 기판 및 그 제조방법과 이를 이용한 전기장치
JP5391981B2 (ja) * 2009-02-02 2014-01-15 富士通株式会社 回路基板とその製造方法、及び抵抗素子
US8704105B2 (en) 2009-12-31 2014-04-22 E I Du Pont De Nemours And Company Mixed-metal system conductors for LTCC (low-temperature co-fired ceramic)
CN104952839B (zh) * 2014-03-28 2018-05-04 恒劲科技股份有限公司 封装装置及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4081901A (en) * 1974-12-23 1978-04-04 International Business Machines Corporation Method of making a ternary barrier structure for conductive electrodes
JPS60260465A (ja) * 1984-06-01 1985-12-23 鳴海製陶株式会社 低温焼成セラミツクス
JPS62279695A (ja) * 1986-05-29 1987-12-04 株式会社住友金属セラミックス セラミツク多層配線基板
GB2222911B (en) * 1988-09-16 1992-07-01 Stc Plc Hybrid circuits
US5084323A (en) * 1989-04-07 1992-01-28 Nippondenso Co., Ltd. Ceramic multi-layer wiring substrate and process for preparation thereof
JP3331083B2 (ja) * 1995-03-06 2002-10-07 株式会社住友金属エレクトロデバイス 低温焼成セラミック回路基板

Also Published As

Publication number Publication date
DE19707253C2 (de) 2000-06-08
US5847326A (en) 1998-12-08
DE19707253A1 (de) 1997-09-18

Similar Documents

Publication Publication Date Title
JP3237258B2 (ja) セラミック多層配線基板
JP3331083B2 (ja) 低温焼成セラミック回路基板
JPH09246723A (ja) 低温焼成セラミック回路基板
JPH0361359B2 (ja)
EP0997941A2 (en) Conductive paste and ceramic printed circuit substrate using the same
JP3826685B2 (ja) ガラスセラミック回路基板の製造方法
JPH0569319B2 (ja)
JP3093601B2 (ja) セラミック回路基板
JP2002043758A (ja) 多層基板及びその製造方法
JP3098288B2 (ja) 導体組成物およびそれを用いたセラミック基板
JPH05221686A (ja) 導体ペースト組成物および配線基板
JP3258231B2 (ja) セラミック回路基板およびその製造方法
JP3369633B2 (ja) 導体ペースト及びそれを用いたセラミック多層配線基板
JP4465852B2 (ja) 低温焼成セラミック回路基板
JP3076214B2 (ja) 低温焼成セラミック多層回路基板
JPH09307205A (ja) 低温焼成セラミック基板
JP3152873B2 (ja) 低温焼成回路基板
JPH0620516A (ja) 導体組成物，セラミック多層基板及び半導体装置
JP3093602B2 (ja) セラミック回路基板の製造方法
JPH088505A (ja) 低温焼成セラミック回路基板およびその製造法
JPH10203863A (ja) 低温焼成セラミック材料とグリーンシート及び絶縁用ペースト
JPH10209335A (ja) セラミック回路基板
JP2002015620A (ja) 導体組成物およびこれを用いた配線基板
JPS58130590A (ja) セラミツク配線基板および該セラミツク配線基板を用いた厚膜ハイブリツドｉｃ
JPH0368195A (ja) セラミック積層基板およびその製造方法