JPH10203863A - 低温焼成セラミック材料とグリーンシート及び絶縁用ペースト - Google Patents

低温焼成セラミック材料とグリーンシート及び絶縁用ペースト

Info

Publication number
JPH10203863A
JPH10203863A JP9007299A JP729997A JPH10203863A JP H10203863 A JPH10203863 A JP H10203863A JP 9007299 A JP9007299 A JP 9007299A JP 729997 A JP729997 A JP 729997A JP H10203863 A JPH10203863 A JP H10203863A
Authority
JP
Japan
Prior art keywords
low
ceramic
thermal expansion
temperature
green sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9007299A
Other languages
English (en)
Inventor
Tomoko Matsuo
知子 松尾
Masashi Fukaya
昌志 深谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP9007299A priority Critical patent/JPH10203863A/ja
Publication of JPH10203863A publication Critical patent/JPH10203863A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions

Landscapes

  • Compositions Of Oxide Ceramics (AREA)

Abstract

(57)【要約】 【課題】 低温焼成セラミックの熱膨張係数を小さくす
る。 【解決手段】 低温焼成セラミック基板11の表層のグ
リーンシート12には、低温焼成セラミックと半導体チ
ップ15の中間的な熱膨張係数のセラミック層16を印
刷する。各層のグリーンシート12はCaO−Al2
3 −SiO2−B2 3 系ガラス粉末50〜65重量%
とアルミナ粉末50〜35重量%との混合物よりなる低
温焼成セラミック材料により形成され、セラミック層1
6は、この低温焼成セラミック材料にBi2 3 を外掛
けで0.5〜15重量%含む低温焼成セラミック材料に
より形成され、Bi2 3 を含まない低温焼成セラミッ
クよりも熱膨張係数が小さくなっている。低温焼成セラ
ミック基板11とセラミック層16とを同時焼成した
後、低温焼成セラミック基板11の上面に表層抵抗体1
8を印刷・焼成し、セラミック層16上に半導体チップ
15を実装する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、熱膨張係数を小さ
くした低温焼成セラミック材料とグリーンシート及び絶
縁用ペーストに関するものである。
【0002】
【従来の技術】一般に、セラミック基板は、プラスチッ
ク基板と比較して耐熱性に優れると共に、熱膨張係数が
小さく、ファインパターン化が容易である等の利点があ
るため、半導体パッケージやハイブリッドICの基板と
して幅広く用いられている。近年の高密度化・小型化に
伴い、セラミック基板に半導体のベアチップを直接実装
するフリップチップ実装が増加する傾向がある。このフ
リップチップ実装では、チップ(Si)とセラミック基
板との熱膨張係数の差が大きいと、チップ接合部に実装
時の熱膨張差による残留応力が発生したり、通常使用時
の発熱により比較的大きな熱応力が発生し、その繰り返
しによりチップ接合部が熱疲労破壊しやすく、接合信頼
性が低下してしまう。
【0003】現在のセラミック基板の中で、最も多く使
用されているアルミナ基板は、熱膨張係数が7.0×1
-6/degであり、プラスチック基板と比較して熱膨
張係数がかなり小さいが、それでも、アルミナ基板の熱
膨張係数は、Siの熱膨張係数(3.5×10-6/de
g)と比較すればかなり大きく、両者の熱膨張係数の差
が3.5×10-6/degにもなってしまう。このた
め、アルミナ基板では、フリップチップ実装の信頼性が
低くなってしまう。
【0004】
【発明が解決しようとする課題】そこで、近年、特公平
3−53269号公報に示すようにアルミナ基板よりも
熱膨張係数が小さい、1000℃以下で焼成可能な低温
焼成セラミック基板が開発されている。この低温焼成セ
ラミック基板は、熱膨張係数が約5.5×10-6/de
gであり、Siとの熱膨張係数の差がアルミナ基板より
も小さくなっているが、それでも、Siとの熱膨張係数
の差がまだ約2.0×10-6/degもあり、大型のフ
リップチップでは、チップ接合部の残留応力や熱応力を
十分に緩和するまでには至らない。従って、最近のフリ
ップチップの大型化の傾向に伴い、低温焼成セラミック
基板でも、更なる低熱膨張係数化が望まれるようになっ
てきている。
【0005】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、低熱膨張係数化の要
求を満たすことができる低温焼成セラミック材料とグリ
ーンシート及び絶縁用ペーストを提供することにある。
【0006】
【課題を解決するための手段】上述した目的を達成する
ために、本発明の低温焼成セラミック材料は、CaO−
Al2 3 −SiO2 −B2 3 系ガラス粉末50〜6
5重量%と、不純物が0〜10重量%のアルミナ粉末5
0〜35重量%との混合物にBi2 3 を外掛けで0.
5〜15重量%配合して作製したものである(請求項
1)。後述する表1及び表2に示すように、Bi2 3
を含まない低温焼成セラミックの熱膨張係数は、5.2
〜5.7×10-6/degであるのに対し、Bi2 3
を外掛けで0.5〜15重量%を含む低温焼成セラミッ
クの熱膨張係数は、4.6〜5.0×10-6/degで
あり、Siの熱膨張係数(3.5×10-6/deg)に
近くなる。
【0007】この低温焼成セラミック材料の利用形態と
しては、グリーンシート(請求項2,3)又は絶縁用ペ
ースト(請求項4,5)の2通りがある。グリーンシー
トは、上記低温焼成セラミック材料に、バインダー樹
脂、溶剤及び可塑剤を加えて作製したスラリーをテープ
成形したものであり、必要なサイズに切断して使用され
る。このグリーンシートのバインダー樹脂として、アク
リル樹脂又はポリビニルブチラールを用いれば、良好な
テープ成形性を確保できる。
【0008】一方、絶縁用ペーストは、前記低温焼成セ
ラミック材料に、バインダー樹脂と溶剤を配合して混練
したものであり、この絶縁用ペーストを印刷すること
で、必要な形状のセラミック層を形成できる。この絶縁
用ペーストのバインダー樹脂として、エチルセルローズ
又はポリビニルブチラールを用いれば、良好な印刷性を
確保できる。
【0009】
【発明の実施の形態】
[第1の実施形態]まず、図1に基づいて本発明の第1
の実施形態を説明する。低温焼成セラミック基板11
は、複数枚の低温焼成セラミックのグリーンシート12
を積層・熱圧着して800〜1000℃で焼成したもの
である。
【0010】低温焼成セラミックのグリーンシート12
は、次のような手順で製造される。まず、CaO:10
〜55重量%、SiO2 :45〜70重量%、Al2
3 :0〜30重量%、不純物:0〜10重量%及び外掛
けでB2 3 :5〜20重量%を含む混合物を1450
℃で溶融してガラス化した後、水中で急冷し、これを粉
砕してCaO−Al2 3 −SiO2 −B2 3 系ガラ
ス粉末を作製する。このガラス粉末50〜65重量%
(好ましくは60重量%)と、不純物が0〜10重量%
のAl2 3 粉末50〜35重量%(好ましくは40重
量%)とを混合して低温焼成セラミック粉末を作製し、
この低温焼成セラミック粉末に溶剤(例えばトルエン、
キシレン)、バインダー樹脂(例えばアクリル樹脂)及
び可塑剤を加え、十分に混練してスラリーを作製し、通
常のドクターブレード法を用いてグリーンシートを作製
する。
【0011】このグリーンシートを所定寸法に切断し、
その所定位置にビアホール(図示せず)を打ち抜いて、
各層のグリーンシート12を形成する。そして、各層の
グリーンシート12のビアホールにAg、Ag/Pd、
Ag/Pt等のAg系導体ペーストを充填し、これと同
じ組成のAg系導体ペーストを使用して内層のグリーン
シート12に内層導体パターン13をスクリーン印刷
し、最上層(表層)のグリーンシート12に表層導体パ
ターン14をスクリーン印刷する。この際、使用する導
体ペーストとして、Ag系導体ペーストに代えて、C
u、Au等、他の低融点金属を用いても良い。
【0012】更に、最上層のグリーンシート12には、
半導体チップ15を搭載する部位に低温焼成セラミック
の熱膨張係数と半導体チップ15の熱膨張係数の中間的
な熱膨張係数のセラミック層16をスクリーン印刷して
形成する。このセラミック層16の組成は、上述したグ
リーンシート12と同じ組成の低温焼成セラミック材料
に対してBi2 3 を外掛けで0.5〜15重量%配合
したものであり、この低温焼成セラミック材料にバイン
ダー樹脂(エチルセルローズ又はポリビニルブチラー
ル)と溶剤を加え、十分に混練して作製した絶縁用ペー
ストを最上層のグリーンシート12の所定位置に部分的
にスクリーン印刷してセラミック層16を形成する。こ
のセラミック層16の表面には、半導体チップ15(フ
リップチップ)を接続するためのパッド17をAg系導
体ペーストでスクリーン印刷する。尚、このセラミック
層16には、各パッド17を導体パターン13,14に
接続するためのビア導体(図示せず)が予めAg系導体
ペーストでスクリーン印刷されている。
【0013】以上のような印刷工程の終了後、各層のグ
リーンシート12を積層し、これを例えば80〜150
℃(好ましくは110℃)、50〜250kg/cm2
の条件で熱圧着して一体化する。そして、この積層体を
基板焼成温度である800〜1000℃(好ましくは9
00℃)で、20分ホールドの条件で焼成し、低温焼成
セラミック基板11とセラミック層16とを同時焼成す
る。この焼成過程で、セラミック層16に含まれるBi
2 3 の一部が表層のグリーンシート12に拡散し、セ
ラミック層16の周辺に中間的な熱膨張係数のセラミッ
クを形成する。これにより、低温焼成セラミック基板1
1とセラミック層16との間の熱膨張係数が連続的に変
化し、焼成時の応力を緩和して、低温焼成セラミック基
板11の反りを防ぐ。
【0014】この後、低温焼成セラミック基板11の上
面に、RuO2 系抵抗体ペーストを用いて表層抵抗体1
8をスクリーン印刷し、この表層抵抗体18上に、オー
バーコートペーストを用いてオーバーコート(図示せ
ず)をスクリーン印刷する。この後、この低温焼成セラ
ミック基板11を上記基板焼成温度よりも僅かに低い温
度(例えば890℃)で、10分ホールドの条件で表層
抵抗体18とオーバーコートを焼成する。これにて、低
温焼成セラミック基板11の製造が完了する。
【0015】この後、この低温焼成セラミック基板11
に半導体チップ15をフリップチップ実装する場合に
は、低温焼成セラミック基板11のセラミック層16の
パッド17に、半導体チップ15の下面の電極をAgエ
ポキシ19又は半田バンプによって接続する。
【0016】本発明者は、次の表1に示す3種類の組成
A,B,Cの低温焼成セラミックの熱膨張係数を測定し
た。
【0017】
【表1】
【0018】この表1においてガラス粉末の各成分(C
aO,Al2 3 ,SiO2 ,B23 )の重量比は、
低温焼成セラミックに対する重量比で表されている。組
成Aは、CaO−Al2 3 −SiO2 −B2 3 系ガ
ラス粉末60重量%とAl2 3 粉末40重量%との混
合物であり、熱膨張係数は5.5×10-6/degであ
る。
【0019】組成Bは、CaO−Al2 3 −SiO2
−B2 3 系ガラス粉末55重量%とAl2 3 粉末4
5重量%との混合物であり、熱膨張係数は5.7×10
-6/degである。
【0020】組成Cは、CaO−Al2 3 −SiO2
−B2 3 系ガラス粉末65重量%とAl2 3 粉末3
5重量%との混合物であり、熱膨張係数は5.2×10
-6/degである。これらの組成A,B,Cの低温焼成
セラミックの熱膨張係数は、アルミナ基板の熱膨張係数
(7.0×10-6/deg)と比較すれば、いずれも小
さい。
【0021】更に、本発明者は、セラミック層16を形
成する低温焼成セラミック材料の組成と熱膨張係数との
関係を評価する試験を行ったので、その試験結果を次の
表2に示す。
【0022】
【表2】
【0023】この表2は、前記表1の各組成A,B,C
の低温焼成セラミックにBi2 3を添加した場合、B
2 3 の添加量によって熱膨張係数がどの程度変化す
るかを測定したものである。この測定結果から、Bi2
3 の添加量が外掛けで0.5〜15重量%であれば、
いずれの組成でも、熱膨張係数が5.0×10-6/de
g以下となり、Bi2 3 を含まない低温焼成セラミッ
クよりも熱膨張係数が小さくなる。
【0024】本発明者は、低温焼成セラミック基板11
のセラミック層16に実装する半導体チップ15の接合
信頼性を評価するために、前記組成Aの低温焼成セラミ
ックにBi2 3 を添加して作った絶縁用ペーストで低
温焼成セラミック基板11の表層にセラミック層16を
印刷し、これを焼成した後、このセラミック層16上に
半導体チップ15をAgエポキシ19で実装して、温度
サイクル試験(−55℃30分/+150℃30分:1
00サイクル)を行い、チップ接合部の故障率を測定し
たので、その測定結果を次の表3に示す。
【0025】
【表3】
【0026】この表3の試験結果から明らかなように、
Bi2 3 の添加量が0重量%(セラミック層16が無
い場合と実質的に同じ)の場合には、故障率が0.5%
であるが、Bi2 3 の添加量が外掛けで0.5〜15
重量%であれば、熱膨張係数が4.9×10-6/deg
以下となり、半導体チップ15(Si)の熱膨張係数
(3.5×10-6/deg)に近くなるため、故障率が
0%であり、極めて高い接合信頼性が得られる。Bi2
3 の添加量が外掛けで20重量%以上になるとSiと
の熱膨張係数の差が大きくなるため、故障率が0.2%
以上となり、接合信頼性が低下する。従って、十分な接
合信頼性を確保するには、Bi2 3 の添加量を外掛け
で0.5〜15重量%の範囲内に設定することが好まし
い。この場合、セラミック層16とSiとの熱膨張係数
の差が1.2〜1.4×10-6/degであるが、この
程度の差であれば、チップ接合部(Agエポキシ19)
の弾性によって残留応力や熱応力を十分に緩和でき、故
障率を0%に維持できる。
【0027】ところで、低温焼成セラミック基板11と
セラミック層16との熱膨張係数の差が大きいと、焼成
時の応力によって低温焼成セラミック基板11が反った
り、セラミック層16が剥がれてしまうおそれがある。
【0028】上述したように、Bi2 3 の添加量を外
掛けで0.5〜15重量%の範囲内に設定すると、セラ
ミック層16の熱膨張係数が4.6〜5.0×10-6
deg(表2参照)となり、セラミック層16と低温焼
成セラミック基板11との熱膨張係数の差が0.9×1
-6/deg以下となる。この程度の熱膨張係数の差で
あれば、焼成時のBi2 3 の拡散によってセラミック
層16の周辺に中間的な熱膨張係数のセラミックを形成
することで、焼成時の応力を十分に緩和でき、低温焼成
セラミック基板11の反りやセラミック層16の剥がれ
を十分に抑えることができる。一般には、セラミック層
16と低温焼成セラミック基板11との熱膨張係数の差
が1.5×10-6/deg以下であれば、低温焼成セラ
ミック基板11の反りやセラミック層16の剥がれを十
分に抑えることができる。
【0029】次に、表層抵抗体18の信頼性について考
察する。一般に、焼成後の表層抵抗体18は、抵抗値が
ばらついているので、焼成後に表層抵抗体18をレーザ
トリミング法等でトリミングして抵抗値を調整するよう
にしているが、トリミング時の熱歪により表層抵抗体1
8にマイクロクラックが入ることがあり、このマイクロ
クラックが実使用環境下で徐々に進行して抵抗値が経時
変化し、回路の信頼性を低下させるおそれがある。この
マイクロクラックの進行は、表層抵抗体18に引張応力
が作用している状態で発生しやすい。従って、マイクロ
クラックの進行を防ぐには、表層抵抗体18に圧縮力が
加わるように、低温焼成セラミック基板11の熱膨張係
数>表層抵抗体18の熱膨張係数の関係に設定すること
が望ましい。
【0030】一般に、表層抵抗体18を形成するRuO
2 系抵抗体ペーストは、RuO2 粉末(熱膨張係数:
6.0×10-6/deg)とガラス粉末との混合物であ
るため、熱膨張係数の小さいガラス粉末を使用しても、
表層抵抗体18の熱膨張係数を5.0×10-6/deg
より小さくするのは困難である。従って、表層抵抗体1
8を形成する部分のセラミックは、5.0×10-6/d
eg以上の熱膨張係数が望ましい。この観点から、上記
実施形態では、低温焼成セラミック基板11の表面に表
層抵抗体18を形成している。
【0031】尚、Bi2 3 を含むセラミック層16の
熱膨張係数の影響を受けないように、表層抵抗体18は
セラミック層16より0.5mm以上(好ましくは1m
m以上)の距離をおくのが良い。
【0032】本発明者は、この表層抵抗体18の信頼性
を評価するために、次のような試験を行った。図2に示
すように、低温焼成セラミック基板21(熱膨張係数:
5.5×10-6/deg)の表面に、抵抗体電極用のA
g導体22を2mm間隔で印刷・焼成し、更に、その上
から、熱膨張係数が5.3×10-6/degの表層抵抗
体23(幅1mm)を印刷・焼成した。この後、表層抵
抗体23をレーザトリミングして、その抵抗値を初期値
の2倍の値に調整した後、温度サイクル試験(−55℃
30分/+150℃30分:100サイクル)を行い、
表層抵抗体23の抵抗値の変化率を測定した。この測定
をサンプル数100個について行ったところ、次の表4
の結果が得られた。
【0033】
【表4】
【0034】この試験で測定された表層抵抗体23の抵
抗値の変化率は、最大値でも0.23%と小さく、要求
値(1%以内)を十分に満たす。従って、低温焼成セラ
ミック基板21の表面に部分的に異なる熱膨張係数のセ
ラミック層が存在していても、表層抵抗体23の信頼性
に全く影響を及ぼさない。
【0035】尚、本実施形態(図1)では、低温焼成セ
ラミック基板11の表面にセラミック層16を印刷した
が、セラミック層16と同じ組成の材料で形成したグリ
ーンシートを積層しても良い。
【0036】[第2の実施形態]上記第1の実施形態で
は、低温焼成セラミック基板11の表面にセラミック層
16を印刷したが、図3に示す第2の実施形態では、表
層のグリーンシート12のうちの半導体チップ15を搭
載する部位に開口部25を形成し、この開口部25に、
低温焼成セラミック基板11と半導体チップ15との中
間的な熱膨張係数のセラミック層26を充填して焼成
し、このセラミック層26上に半導体チップ15を実装
する。セラミック層26は、前記第1の実施形態と同じ
組成であり、絶縁性ペーストを印刷して形成しても良い
し、後述する第3の実施形態で用いるグリーンシートを
所定寸法に切断して開口部25に嵌め込んでも良い。こ
れ以外の構成は、前述した第1の実施形態と同じである
ので、同一符号を付して説明を省略する。
【0037】尚、上記第1及び第2の実施形態では、表
層抵抗体18を形成しているが、これを省いた構成とし
ても良いことは言うまでもない。また、1枚の低温焼成
セラミック基板11について複数箇所にセラミック層1
6,26を形成しても良く、また、1箇所のセラミック
層16,26に複数個のフリップチップを実装するよう
にしても良い。
【0038】[第3の実施形態]上記第1及び第2の実
施形態では、低温焼成セラミック基板11の表面の一部
のみにセラミック層16,26を形成したが、図4に示
す第3の実施形態では、低温焼成セラミック基板11の
最上層(表層)に、低温焼成セラミック基板11と半導
体チップ15との中間的な熱膨張係数のグリーンシート
27を“セラミック層”として積層することで、低温焼
成セラミック基板11の表面全面に熱膨張係数の異なる
セラミック層27を形成している。このセラミック層2
7の組成は前記第1の実施形態と同じである。セラミッ
ク層27を形成するグリーンシートは、Bi2 3 を外
掛けで0.5〜15重量%含む低温焼成セラミック材料
に、バインダー樹脂、溶剤及び可塑剤を加えて作製した
スラリーをテープ成形したものであり、バインダー樹脂
としては、アクリル樹脂又はポリビニルブチラールを用
いれば良い。
【0039】この第3の実施形態では、熱膨張係数の異
なる2種類のグリーンシート12,27を積層して焼成
するため、通常の焼成方法では、低温焼成セラミック基
板11が反ったり、セラミック層27が剥がれてしまう
おそれがある。この対策として、グリーンシート12,
27の積層体を加圧しながら焼成すれば良い。この加圧
焼成により、低温焼成セラミック基板11の反りやセラ
ミック層27の剥がれを防止できる。
【0040】尚、この第3の実施形態は、基板表面に表
層抵抗体を設けない回路基板に適用することが好まし
い。表層抵抗体を設けると、基板表面の熱膨張係数<表
層抵抗体の熱膨張係数の関係となり、表層抵抗体に引張
応力が作用して表層抵抗体にマイクロクラックが発生し
やすくなり、表層抵抗体の抵抗値の変化率が大きくなる
ためである。
【0041】また、この第3の実施形態では、Bi2
3 を含まないグリーンシート12にBi2 3 を含むグ
リーンシート27を積層したが、Bi2 3 を含むグリ
ーンシート27のみを複数枚積層して多層基板を製造し
ても良い。
【0042】
【発明の効果】以上の説明から明らかなように、本発明
の低温焼成セラミック材料によれば、Bi2 3 を外掛
けで0.5〜15重量%配合することで、従来の低温焼
成セラミックよりも熱膨張係数を小さくでき、フリップ
チップの接合信頼性向上に寄与できる。しかも、この低
温焼成セラミック材料を用途に応じてグリーンシート又
は絶縁性ペーストの形態で利用でき、極めて便利であ
る。
【図面の簡単な説明】
【図1】本発明の第1の実施形態におけるセラミック回
路基板の構造を模式的に示す拡大縦断面図
【図2】表層抵抗体の信頼性評価試験に用いた表層抵抗
体と導体のパターンを示す拡大平面図
【図3】本発明の第2の実施形態におけるセラミック回
路基板の構造を模式的に示す拡大縦断面図
【図4】本発明の第3の実施形態におけるセラミック回
路基板の構造を模式的に示す拡大縦断面図
【符号の説明】
11…低温焼成セラミック基板、12…グリーンシー
ト、13…内層導体パターン、14…表層導体パター
ン、15…半導体チップ、16…セラミック層、17…
パッド、18…表層抵抗体、19…Agエポキシ、21
…低温焼成セラミック基板、22…Ag導体、23…表
層抵抗体、26…セラミック層、27…グリーンシート
(セラミック層)。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 CaO−Al2 3 −SiO2 −B2
    3 系ガラス粉末50〜65重量%と、不純物が0〜10
    重量%のアルミナ粉末50〜35重量%との混合物に、
    Bi2 3 を外掛けで0.5〜15重量%配合してなる
    低温焼成セラミック材料。
  2. 【請求項2】 請求項1に記載の低温焼成セラミック材
    料に、バインダー樹脂、溶剤及び可塑剤を加えて作製し
    たスラリーをテープ成形してなるグリーンシート。
  3. 【請求項3】 請求項2に記載のグリーンシートにおい
    て、前記バインダー樹脂は、アクリル樹脂又はポリビニ
    ルブチラールであることを特徴とするグリーンシート。
  4. 【請求項4】 請求項1に記載の低温焼成セラミック材
    料に、バインダー樹脂と溶剤を配合して混練してなる絶
    縁用ペースト。
  5. 【請求項5】 請求項4に記載の絶縁用ペーストにおい
    て、前記バインダー樹脂は、エチルセルローズ又はポリ
    ビニルブチラールであることを特徴とする絶縁用ペース
    ト。
JP9007299A 1997-01-20 1997-01-20 低温焼成セラミック材料とグリーンシート及び絶縁用ペースト Pending JPH10203863A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9007299A JPH10203863A (ja) 1997-01-20 1997-01-20 低温焼成セラミック材料とグリーンシート及び絶縁用ペースト

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9007299A JPH10203863A (ja) 1997-01-20 1997-01-20 低温焼成セラミック材料とグリーンシート及び絶縁用ペースト

Publications (1)

Publication Number Publication Date
JPH10203863A true JPH10203863A (ja) 1998-08-04

Family

ID=11662158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9007299A Pending JPH10203863A (ja) 1997-01-20 1997-01-20 低温焼成セラミック材料とグリーンシート及び絶縁用ペースト

Country Status (1)

Country Link
JP (1) JPH10203863A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011016442A1 (ja) * 2009-08-04 2011-02-10 積水化学工業株式会社 無機微粒子分散ペースト
KR101106632B1 (ko) 2009-03-20 2012-01-25 주식회사 엑사이엔씨 금속판상 발열체의 절연층용 페이스트 조성물 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101106632B1 (ko) 2009-03-20 2012-01-25 주식회사 엑사이엔씨 금속판상 발열체의 절연층용 페이스트 조성물 및 그 제조방법
WO2011016442A1 (ja) * 2009-08-04 2011-02-10 積水化学工業株式会社 無機微粒子分散ペースト

Similar Documents

Publication Publication Date Title
JP3237258B2 (ja) セラミック多層配線基板
JPS6014494A (ja) セラミツク多層配線基板およびその製造方法
JP3331083B2 (ja) 低温焼成セラミック回路基板
EP0997941B1 (en) Conductive paste and ceramic printed circuit substrate using the same
JPH09246723A (ja) 低温焼成セラミック回路基板
US7303698B2 (en) Thick film conductor case compositions for LTCC tape
US5138426A (en) Ceramic joined body
JP3265996B2 (ja) 低温焼成ガラスセラミックス多層配線基板とその製造方法
US7731812B2 (en) Thick film conductor case compositions for LTCC tape
JP3846651B2 (ja) セラミック回路基板
JPH08181441A (ja) 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
JPH10203863A (ja) 低温焼成セラミック材料とグリーンシート及び絶縁用ペースト
JPH0613755A (ja) セラミック多層配線基板とその製造方法
JPH09102560A (ja) 低温焼成セラミック基板の外部リードピン接合構造
KR100744855B1 (ko) 높은 열적 사이클 전도체 시스템
JPH1116418A (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP2002134885A (ja) 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
JP2004327945A (ja) セラミック電子回路部品
JP2001143527A (ja) 導電ペースト及びそれを用いたセラミック配線基板
JP2002016176A (ja) 配線基板およびその接続構造
JP2002124590A (ja) セラミック回路基板及びその製造方法
JP3210587B2 (ja) 低温焼成セラミック回路基板
JP2002076628A (ja) ガラスセラミック基板の製造方法
JP3905991B2 (ja) ガラスセラミック配線基板
JP3076214B2 (ja) 低温焼成セラミック多層回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040120

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061226