JP3076214B2 - 低温焼成セラミック多層回路基板 - Google Patents
低温焼成セラミック多層回路基板Info
- Publication number
- JP3076214B2 JP3076214B2 JP07062311A JP6231195A JP3076214B2 JP 3076214 B2 JP3076214 B2 JP 3076214B2 JP 07062311 A JP07062311 A JP 07062311A JP 6231195 A JP6231195 A JP 6231195A JP 3076214 B2 JP3076214 B2 JP 3076214B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- low
- temperature
- firing
- ceramic multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、Ａｇ系の内層導体及び
ビアを低温焼成セラミックと同時焼成して成る低温焼成
セラミック多層回路基板に関するものである。
ビアを低温焼成セラミックと同時焼成して成る低温焼成
セラミック多層回路基板に関するものである。
【０００２】
【従来の技術】Ａｇ系の配線導体は、導通抵抗が小さく
電気的特性に優れているが、融点がアルミナ基板等の一
般的なセラミック基板の焼成温度（１６００℃前後）よ
りも低いため、アルミナ基板等にはＡｇ系の配線導体を
使用できない。このため、アルミナ基板等では配線導体
として高融点のＷやＭｏを用いているが、これらの高融
点金属は導通抵抗が大きく、しかも、酸化防止のために
還元雰囲気中で高温焼成しなければならないという欠点
がある。
電気的特性に優れているが、融点がアルミナ基板等の一
般的なセラミック基板の焼成温度（１６００℃前後）よ
りも低いため、アルミナ基板等にはＡｇ系の配線導体を
使用できない。このため、アルミナ基板等では配線導体
として高融点のＷやＭｏを用いているが、これらの高融
点金属は導通抵抗が大きく、しかも、酸化防止のために
還元雰囲気中で高温焼成しなければならないという欠点
がある。
【０００３】そこで、本出願人は、特公平３−５３２６
９号公報に示すように、Ａｇ系導体の融点以下の温度
（８００〜１０００℃）の空気中で焼成できる低温焼成
セラミック多層回路基板を開発し、この低温焼成セラミ
ック多層回路基板にＡｇ系の内層導体を同時焼成するよ
うにしている。この場合、Ａｇ系導体は特定条件下でマ
イグレーションを生じるため、耐マイグレーション性が
要求される基板表面の電極部等には、耐マイグレーショ
ン性に優れたＡｕ系導体をＡｇ系導体上に成膜する必要
がある。現在、使用されている通常のＡｕ系導体は、８
５０℃前後で焼成する必要があるため、このＡｕ系導体
をＡｇ系導体上に直接印刷して８５０℃前後で焼成する
と、カーケンドール効果によりＡｇ原子がＡｕ系導体中
に拡散して接合界面に多数の空孔が発生し、接合部の信
頼性を低下させてしまう。
９号公報に示すように、Ａｇ系導体の融点以下の温度
（８００〜１０００℃）の空気中で焼成できる低温焼成
セラミック多層回路基板を開発し、この低温焼成セラミ
ック多層回路基板にＡｇ系の内層導体を同時焼成するよ
うにしている。この場合、Ａｇ系導体は特定条件下でマ
イグレーションを生じるため、耐マイグレーション性が
要求される基板表面の電極部等には、耐マイグレーショ
ン性に優れたＡｕ系導体をＡｇ系導体上に成膜する必要
がある。現在、使用されている通常のＡｕ系導体は、８
５０℃前後で焼成する必要があるため、このＡｕ系導体
をＡｇ系導体上に直接印刷して８５０℃前後で焼成する
と、カーケンドール効果によりＡｇ原子がＡｕ系導体中
に拡散して接合界面に多数の空孔が発生し、接合部の信
頼性を低下させてしまう。
【０００４】これを防ぐために、本出願人は、特公平５
−６９３１９号公報に示すように、Ａｇ系導体とＡｕ系
導体との間にＮｉ，Ｃｒ，Ｔｉ等の中間金属層をメッ
キ，スパッタ等により形成し、Ａｇ原子がＡｕ系導体中
に拡散することを中間金属層により防いで、Ａｇ−Ａｕ
接合部の信頼性を向上させるようにしている。
−６９３１９号公報に示すように、Ａｇ系導体とＡｕ系
導体との間にＮｉ，Ｃｒ，Ｔｉ等の中間金属層をメッ
キ，スパッタ等により形成し、Ａｇ原子がＡｕ系導体中
に拡散することを中間金属層により防いで、Ａｇ−Ａｕ
接合部の信頼性を向上させるようにしている。
【０００５】
【発明が解決しようとする課題】しかしながら、Ａｇ系
導体とＡｕ系導体との間にＮｉ，Ｃｒ，Ｔｉ等の中間金
属層を介在させる構成とすると、中間金属層をコストの
かかるメッキ，スパッタにより形成しなければならず、
コスト高になってしまう。そこで、中間金属層を厚膜印
刷法で形成することも考えられるが、Ｎｉの焼成は酸化
防止のためにＮ2雰囲気中で行う必要があり、やはりコ
スト高になってしまう。
導体とＡｕ系導体との間にＮｉ，Ｃｒ，Ｔｉ等の中間金
属層を介在させる構成とすると、中間金属層をコストの
かかるメッキ，スパッタにより形成しなければならず、
コスト高になってしまう。そこで、中間金属層を厚膜印
刷法で形成することも考えられるが、Ｎｉの焼成は酸化
防止のためにＮ2雰囲気中で行う必要があり、やはりコ
スト高になってしまう。
【０００６】また、中間金属層上にＡｕ系導体の厚膜を
焼成した後、抵抗等の他の回路素子を形成するために、
８００〜９００℃程度の焼成を繰り返し行うと、Ａｇ−
Ａｕ接合部に断線等が生じることがあり、Ａｇ−Ａｕ接
合部の信頼性にも今一歩の向上が望まれていた。
焼成した後、抵抗等の他の回路素子を形成するために、
８００〜９００℃程度の焼成を繰り返し行うと、Ａｇ−
Ａｕ接合部に断線等が生じることがあり、Ａｇ−Ａｕ接
合部の信頼性にも今一歩の向上が望まれていた。
【０００７】更に、例えばＲｕＯ2 系抵抗を焼成した
後、Ａｕ系の表層導体を８５０℃前後で焼成すると、Ｒ
ｕＯ2 系抵抗の抵抗値がドリフトしやすく、また、予め
Ａｇ−Ｃｕ接合が形成されている基板では、Ａｕ系の表
層導体の焼成温度（８５０℃前後）がＡｇ−Ｃｕ接合の
共晶点７７６℃を越えてしまい、Ａｕ系の表層導体を後
付けできないというという問題もあった。
後、Ａｕ系の表層導体を８５０℃前後で焼成すると、Ｒ
ｕＯ2 系抵抗の抵抗値がドリフトしやすく、また、予め
Ａｇ−Ｃｕ接合が形成されている基板では、Ａｕ系の表
層導体の焼成温度（８５０℃前後）がＡｇ−Ｃｕ接合の
共晶点７７６℃を越えてしまい、Ａｕ系の表層導体を後
付けできないというという問題もあった。
【０００８】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、製造のプロセスを簡
単化して低コスト化を実現できると共に、Ａｇ−Ａｕ接
合部の信頼性も向上することができ、しかも、Ａｕ系導
体の焼成温度が高いことに起因する上述した各種の問題
を解決できる低温焼成セラミック多層回路基板を提供す
ることにある。
たものであり、従ってその目的は、製造のプロセスを簡
単化して低コスト化を実現できると共に、Ａｇ−Ａｕ接
合部の信頼性も向上することができ、しかも、Ａｕ系導
体の焼成温度が高いことに起因する上述した各種の問題
を解決できる低温焼成セラミック多層回路基板を提供す
ることにある。
【０００９】
【課題を解決するための手段】上述した目的を達成する
ために、本発明の低温焼成セラミック多層回路基板は、
Ａｇ系の内層導体及びＡｇ系のビアを低温焼成セラミッ
クと同時焼成したものであって、前記Ａｇ系のビアに接
合する表層導体の少なくとも一部の表層導体を、焼成後
の基板表面のうちの前記ビア上に７５０℃以下で焼成可
能なＡｕ系導体ペーストを印刷して７５０℃以下の低温
度で焼成して形成している（請求項１）。 この場合、
７５０℃以下で焼成可能なＡｕ系導体ペーストは、易焼
結性Ａｕ粉及び／又は低融点フリットを含有させること
で、焼成温度を低温化したものを用いると良い（請求項
２）。 また、低温焼成セラミックは、ＣａＯ−ＳｉＯ
２ −Ａｌ２ Ｏ３ −Ｂ２Ｏ３ 系ガラス粉末とＡｌ
２ Ｏ３ 粉末との混合物を用いると良い（請求項
３）。
ために、本発明の低温焼成セラミック多層回路基板は、
Ａｇ系の内層導体及びＡｇ系のビアを低温焼成セラミッ
クと同時焼成したものであって、前記Ａｇ系のビアに接
合する表層導体の少なくとも一部の表層導体を、焼成後
の基板表面のうちの前記ビア上に７５０℃以下で焼成可
能なＡｕ系導体ペーストを印刷して７５０℃以下の低温
度で焼成して形成している（請求項１）。 この場合、
７５０℃以下で焼成可能なＡｕ系導体ペーストは、易焼
結性Ａｕ粉及び／又は低融点フリットを含有させること
で、焼成温度を低温化したものを用いると良い（請求項
２）。 また、低温焼成セラミックは、ＣａＯ−ＳｉＯ
２ −Ａｌ２ Ｏ３ −Ｂ２Ｏ３ 系ガラス粉末とＡｌ
２ Ｏ３ 粉末との混合物を用いると良い（請求項
３）。
【００１０】
【作用】本発明の低温焼成セラミック多層回路基板は、
Ａｇ系のビアに接合する表層導体の少なくとも一部をＡ
ｕ系導体で形成するものであるが、ここで用いるＡｕ系
導体は、従来のＡｕ系導体とは異なり、７５０℃以下の
低温度で焼成可能なＡｕ系導体を用いる。この低温焼成
用のＡｕ系導体は、Ａｕ粉体の微粒化等による易焼結性
Ａｕ粉を採用したり、低融点フリットを採用すること
で、焼成温度を低温化したものである。このような低温
焼成用のＡｕ系導体を焼成後の基板表面に印刷して７５
０℃以下の低温度で焼成すれば、Ａｇ原子がＡｕ系導体
中に拡散するカーケンドール効果が抑えられて、接合界
面に空孔が発生せず、Ａｇ−Ａｕ接合部の信頼性が向上
する。
Ａｇ系のビアに接合する表層導体の少なくとも一部をＡ
ｕ系導体で形成するものであるが、ここで用いるＡｕ系
導体は、従来のＡｕ系導体とは異なり、７５０℃以下の
低温度で焼成可能なＡｕ系導体を用いる。この低温焼成
用のＡｕ系導体は、Ａｕ粉体の微粒化等による易焼結性
Ａｕ粉を採用したり、低融点フリットを採用すること
で、焼成温度を低温化したものである。このような低温
焼成用のＡｕ系導体を焼成後の基板表面に印刷して７５
０℃以下の低温度で焼成すれば、Ａｇ原子がＡｕ系導体
中に拡散するカーケンドール効果が抑えられて、接合界
面に空孔が発生せず、Ａｇ−Ａｕ接合部の信頼性が向上
する。
【００１１】また、低温焼成セラミックとして、ＣａＯ
−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3系ガラス粉末とＡｌ
2 Ｏ3 粉末との混合物を用いると、焼成過程においてア
ノーサイト若しくはアノーサイト＋ケイ酸カルシウムの
部分結晶化を起こさせて、酸化雰囲気（空気）中で８０
０〜１０００℃の低温焼成を可能にするだけでなく、焼
成過程における微細パターンのずれを上述した部分結晶
化により抑えながら、焼成時間の短時間化が可能とな
る。
−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3系ガラス粉末とＡｌ
2 Ｏ3 粉末との混合物を用いると、焼成過程においてア
ノーサイト若しくはアノーサイト＋ケイ酸カルシウムの
部分結晶化を起こさせて、酸化雰囲気（空気）中で８０
０〜１０００℃の低温焼成を可能にするだけでなく、焼
成過程における微細パターンのずれを上述した部分結晶
化により抑えながら、焼成時間の短時間化が可能とな
る。
【００１２】
【実施例】まず、本発明の実施例１における低温焼成セ
ラミック多層回路基板の構成を図１に基づいて説明す
る。セラミック多層基板１１は、後述する組成の低温焼
成用のグリーンシート１２を複数枚積層して焼成して一
体化したものである。各層のグリーンシート１２の所定
位置には、０．０５〜１．００ｍｍφ程度のビアホール
１３が打ち抜き形成され、層間を電気的に接続できるよ
うに、各ビアホール１３にＡｇ系導体ペースト（ビア）
１４が充填されている。更に、表層を除く各層のグリー
ンシート１２の表面には、ビア１４と同じＡｇ系導体ペ
ーストで内層導体１５がスクリーン印刷されている。こ
れらＡｇ系導体のビア１４と内層導体１５は、グリーン
シート１２の積層体と同時焼成されている。
ラミック多層回路基板の構成を図１に基づいて説明す
る。セラミック多層基板１１は、後述する組成の低温焼
成用のグリーンシート１２を複数枚積層して焼成して一
体化したものである。各層のグリーンシート１２の所定
位置には、０．０５〜１．００ｍｍφ程度のビアホール
１３が打ち抜き形成され、層間を電気的に接続できるよ
うに、各ビアホール１３にＡｇ系導体ペースト（ビア）
１４が充填されている。更に、表層を除く各層のグリー
ンシート１２の表面には、ビア１４と同じＡｇ系導体ペ
ーストで内層導体１５がスクリーン印刷されている。こ
れらＡｇ系導体のビア１４と内層導体１５は、グリーン
シート１２の積層体と同時焼成されている。
【００１３】一方、セラミック多層基板１１の表面に形
成するＡｕ系の表層導体１６は、焼成後のセラミック多
層基板１１の表面に低温焼成用のＡｕ系導体ペーストを
スクリーン印刷して７５０℃以下の低温度で焼成したも
のであり、このＡｕ系の表層導体１６が基板表面に出た
Ａｇ系のビア１４に接合されている。このＡｕ系の表層
導体１６上には、半導体チップ１８がダイボンディング
され、この半導体チップ１８上面の電極とＡｕ系の表層
導体１６とが金線等のボンディングワイヤ１９で接続さ
れている。
成するＡｕ系の表層導体１６は、焼成後のセラミック多
層基板１１の表面に低温焼成用のＡｕ系導体ペーストを
スクリーン印刷して７５０℃以下の低温度で焼成したも
のであり、このＡｕ系の表層導体１６が基板表面に出た
Ａｇ系のビア１４に接合されている。このＡｕ系の表層
導体１６上には、半導体チップ１８がダイボンディング
され、この半導体チップ１８上面の電極とＡｕ系の表層
導体１６とが金線等のボンディングワイヤ１９で接続さ
れている。
【００１４】次に、上記構成の低温焼成セラミック多層
回路基板の製造方法を説明する。まず、ＣａＯ１８．２
重量％、Ａｌ2 Ｏ3 １８．２重量％、ＳｉＯ2 ５４．５
重量％及びＢ2 Ｏ3 ９．１重量％を含む混合物を１４５
０℃で溶融してガラス化した後、水中で急冷しこれを粉
砕して平均粒径が３〜３．５μｍのＣａＯ−ＳｉＯ2−
Ａｌ2 Ｏ3 −Ｂ2 Ｏ3 系ガラス粉末を作製する。このガ
ラス粉末６０重量％と平均粒径１．２μｍのアルミナ粉
末４０重量％とを混合したセラミック絶縁体用混合粉末
に溶剤（例えばトルエン、キシレン）、バインダー（例
えばアクリル樹脂）及び可塑性（例えばＤＯＰ）を加
え、充分混練して粘度２０００〜４００００ｃｐｓのス
ラリーを作製し、通常のドクターブレード法を用いて厚
み０．４ｍｍのグリーンシート１２を作製する。
回路基板の製造方法を説明する。まず、ＣａＯ１８．２
重量％、Ａｌ2 Ｏ3 １８．２重量％、ＳｉＯ2 ５４．５
重量％及びＢ2 Ｏ3 ９．１重量％を含む混合物を１４５
０℃で溶融してガラス化した後、水中で急冷しこれを粉
砕して平均粒径が３〜３．５μｍのＣａＯ−ＳｉＯ2−
Ａｌ2 Ｏ3 −Ｂ2 Ｏ3 系ガラス粉末を作製する。このガ
ラス粉末６０重量％と平均粒径１．２μｍのアルミナ粉
末４０重量％とを混合したセラミック絶縁体用混合粉末
に溶剤（例えばトルエン、キシレン）、バインダー（例
えばアクリル樹脂）及び可塑性（例えばＤＯＰ）を加
え、充分混練して粘度２０００〜４００００ｃｐｓのス
ラリーを作製し、通常のドクターブレード法を用いて厚
み０．４ｍｍのグリーンシート１２を作製する。
【００１５】この後、打抜き型やパンチングマシーン等
を用いて、このグリーンシート１２を例えば３０ｍｍ角
に切断すると共に、所定位置に例えば０．３ｍｍφのビ
アホール１３を打ち抜き形成する。予め、Ａｇ粉末にバ
インダー（例えばエチルセルローズ）と溶剤（例えばテ
ルピオネール）を加え、これらを充分混練して作製した
Ａｇ系導体ペースト１４を上記ビアホール１３に充填
し、同じＡｇ系導体ペーストを使用して内層導体１５を
スクリーン印刷する。同様の方法で、複数枚のグリーン
シート１２にＡｇ系導体の内層導体１５を順次印刷し
（但し表層のグリーンシート１２にはＡｇ系導体を印刷
しない）、これら複数枚のグリーンシート１２を積層
し、この積層体を例えば８０〜１５０℃、５０〜２５０
ｋｇ／ｃｍ2 の条件で熱圧着して一体化する。次いで、
この積層体を通常の電気式連続ベルト炉を使用して、８
００〜１０００℃（好ましくは９００℃）、２０分ホー
ルドの条件で酸化雰囲気（空気）中で焼成して、セラミ
ック多層基板１１を作製する。このセラミック多層基板
１１に同時焼成されたＡｇ系導体（ビア１４と内層導体
１５）の導通抵抗は２．４ｍΩ／□と小さかった。
を用いて、このグリーンシート１２を例えば３０ｍｍ角
に切断すると共に、所定位置に例えば０．３ｍｍφのビ
アホール１３を打ち抜き形成する。予め、Ａｇ粉末にバ
インダー（例えばエチルセルローズ）と溶剤（例えばテ
ルピオネール）を加え、これらを充分混練して作製した
Ａｇ系導体ペースト１４を上記ビアホール１３に充填
し、同じＡｇ系導体ペーストを使用して内層導体１５を
スクリーン印刷する。同様の方法で、複数枚のグリーン
シート１２にＡｇ系導体の内層導体１５を順次印刷し
（但し表層のグリーンシート１２にはＡｇ系導体を印刷
しない）、これら複数枚のグリーンシート１２を積層
し、この積層体を例えば８０〜１５０℃、５０〜２５０
ｋｇ／ｃｍ2 の条件で熱圧着して一体化する。次いで、
この積層体を通常の電気式連続ベルト炉を使用して、８
００〜１０００℃（好ましくは９００℃）、２０分ホー
ルドの条件で酸化雰囲気（空気）中で焼成して、セラミ
ック多層基板１１を作製する。このセラミック多層基板
１１に同時焼成されたＡｇ系導体（ビア１４と内層導体
１５）の導通抵抗は２．４ｍΩ／□と小さかった。
【００１６】上述したようにして低温焼成されたセラミ
ック多層基板１１表面に、低温焼成用のＡｕ系導体ペー
ストを使用してＡｕ系の表層導体１６を基板表面のＡｇ
系のビア１４に接合させるようにスクリーン印刷する。
ここで使用する低温焼成用のＡｕ系導体ペーストは、７
５０℃以下の低温度で焼成可能なＡｕ系導体ペースト
（例えば田中貴金属インターナショナル株式会社製の商
品名「ＴＲ−１４０Ｓ」）を用いる。この低温焼成用の
Ａｕ系導体ペーストは、Ａｕ粉体の微粒化等による易焼
結性Ａｕ粉を採用したり、低融点フリットを採用するこ
とで、焼成温度を低温化したものである。表層導体１６
の印刷後、６００℃、１０分ホールドの条件で通常の電
気式連続ベルト炉を使用して酸化雰囲気（空気）中で焼
成し、セラミック多層基板１１表面にＡｕ系の表層導体
１６を低温焼成する。
ック多層基板１１表面に、低温焼成用のＡｕ系導体ペー
ストを使用してＡｕ系の表層導体１６を基板表面のＡｇ
系のビア１４に接合させるようにスクリーン印刷する。
ここで使用する低温焼成用のＡｕ系導体ペーストは、７
５０℃以下の低温度で焼成可能なＡｕ系導体ペースト
（例えば田中貴金属インターナショナル株式会社製の商
品名「ＴＲ−１４０Ｓ」）を用いる。この低温焼成用の
Ａｕ系導体ペーストは、Ａｕ粉体の微粒化等による易焼
結性Ａｕ粉を採用したり、低融点フリットを採用するこ
とで、焼成温度を低温化したものである。表層導体１６
の印刷後、６００℃、１０分ホールドの条件で通常の電
気式連続ベルト炉を使用して酸化雰囲気（空気）中で焼
成し、セラミック多層基板１１表面にＡｕ系の表層導体
１６を低温焼成する。
【００１７】本発明者らは、以上のようにして作製した
低温焼成セラミック多層回路基板のＡｇ系導体のビア１
４とＡｕ系の表層導体１６との間の接合部（以下「Ａｇ
−Ａｕ接合部」という）の信頼性を評価するために、こ
の低温焼成セラミック多層回路基板（実施例１）につい
て、０℃〜＋１００℃のヒートショックテストを１００
サイクル行い、Ａｇ−Ａｕ接合部を含む配線パターンの
抵抗変化率を測定したところ、抵抗変化率は１％以下で
あり、実質的な抵抗変化は認められなかった。
低温焼成セラミック多層回路基板のＡｇ系導体のビア１
４とＡｕ系の表層導体１６との間の接合部（以下「Ａｇ
−Ａｕ接合部」という）の信頼性を評価するために、こ
の低温焼成セラミック多層回路基板（実施例１）につい
て、０℃〜＋１００℃のヒートショックテストを１００
サイクル行い、Ａｇ−Ａｕ接合部を含む配線パターンの
抵抗変化率を測定したところ、抵抗変化率は１％以下で
あり、実質的な抵抗変化は認められなかった。
【００１８】また、実施例２として次のようなプロセス
で低温焼成セラミック多層回路基板を作製した。まず、
上記実施例１と同様なグリーンシート積層法でセラミッ
ク多層基板を低温焼成した後、その基板表面のビア以外
の領域にＡｇ／Ｐｄ導体を印刷し、９００℃、１０分ホ
ールドの条件で酸化雰囲気（空気）中で焼成し、更にＲ
ｕＯ2 系抵抗体を印刷し、９００℃、１０分ホールドの
条件で酸化雰囲気（空気）中で焼成する。出来上がった
Ａｇ／Ｐｄ表層導体とＲｕＯ2 系抵抗体とを有するセラ
ミック多層基板の表面のビアを含む領域に、実施例１と
同じ低温焼成用のＡｕ系表層導体をＡｇ系のビアに接合
させるように印刷する。この後、７５０℃、１０分ホー
ルドの条件で通常の電気式連続ベルト炉を使用して酸化
雰囲気（空気）中で焼成し、セラミック多層基板表面に
Ａｕ系の表層導体を低温焼成する。
で低温焼成セラミック多層回路基板を作製した。まず、
上記実施例１と同様なグリーンシート積層法でセラミッ
ク多層基板を低温焼成した後、その基板表面のビア以外
の領域にＡｇ／Ｐｄ導体を印刷し、９００℃、１０分ホ
ールドの条件で酸化雰囲気（空気）中で焼成し、更にＲ
ｕＯ2 系抵抗体を印刷し、９００℃、１０分ホールドの
条件で酸化雰囲気（空気）中で焼成する。出来上がった
Ａｇ／Ｐｄ表層導体とＲｕＯ2 系抵抗体とを有するセラ
ミック多層基板の表面のビアを含む領域に、実施例１と
同じ低温焼成用のＡｕ系表層導体をＡｇ系のビアに接合
させるように印刷する。この後、７５０℃、１０分ホー
ルドの条件で通常の電気式連続ベルト炉を使用して酸化
雰囲気（空気）中で焼成し、セラミック多層基板表面に
Ａｕ系の表層導体を低温焼成する。
【００１９】以上のようにして作製した実施例２の低温
焼成セラミック多層回路基板について、０℃〜＋１００
℃のヒートショックテストを１００サイクル行い、Ａｇ
−Ａｕ接合部とＲｕＯ2 系抵抗体とを含む配線パターン
の抵抗変化率を測定したところ、実施例１の場合と同じ
く、抵抗変化率は１％以下であり、実質的な抵抗変化は
認められなかった。
焼成セラミック多層回路基板について、０℃〜＋１００
℃のヒートショックテストを１００サイクル行い、Ａｇ
−Ａｕ接合部とＲｕＯ2 系抵抗体とを含む配線パターン
の抵抗変化率を測定したところ、実施例１の場合と同じ
く、抵抗変化率は１％以下であり、実質的な抵抗変化は
認められなかった。
【００２０】一方、比較例として次のようなプロセスで
低温焼成セラミック多層回路基板を作製した。まず、上
記実施例１と同様なグリーンシート積層法でセラミック
多層基板を低温焼成した後、その基板表面にＡｕ系導体
をＡｇ系のビアに接合させるように印刷し、８５０℃、
１０分ホールドの条件で酸化雰囲気（空気）中で焼成す
る。このようにして作製した比較例の低温焼成セラミッ
ク多層回路基板について、０℃〜＋１００℃のヒートシ
ョックテストを１００サイクル行い、Ａｇ−Ａｕ接合部
を含む配線パターンの抵抗変化率を測定したところ、一
部に断線が発生し、その断線箇所を調査したところ、Ａ
ｇ−Ａｕ接合部であった。
低温焼成セラミック多層回路基板を作製した。まず、上
記実施例１と同様なグリーンシート積層法でセラミック
多層基板を低温焼成した後、その基板表面にＡｕ系導体
をＡｇ系のビアに接合させるように印刷し、８５０℃、
１０分ホールドの条件で酸化雰囲気（空気）中で焼成す
る。このようにして作製した比較例の低温焼成セラミッ
ク多層回路基板について、０℃〜＋１００℃のヒートシ
ョックテストを１００サイクル行い、Ａｇ−Ａｕ接合部
を含む配線パターンの抵抗変化率を測定したところ、一
部に断線が発生し、その断線箇所を調査したところ、Ａ
ｇ−Ａｕ接合部であった。
【００２１】以上説明した実施例１，２と比較例から明
らかなように、Ａｇ系のビア１４に接合する表層導体１
６として、７５０℃以下で焼成するＡｕ系導体を用いる
と、ヒートショックテストでもＡｇ−Ａｕ接合部の実質
的な劣化が認められず、Ａｇ−Ａｕ接合部の信頼性が向
上する。この低温焼成用のＡｕ系導体は、５００℃程度
でも焼成可能である。
らかなように、Ａｇ系のビア１４に接合する表層導体１
６として、７５０℃以下で焼成するＡｕ系導体を用いる
と、ヒートショックテストでもＡｇ−Ａｕ接合部の実質
的な劣化が認められず、Ａｇ−Ａｕ接合部の信頼性が向
上する。この低温焼成用のＡｕ系導体は、５００℃程度
でも焼成可能である。
【００２２】また、実施例２から明らかなように、Ａｕ
系の表層導体の焼成前に基板表面に焼成したＲｕＯ2 系
抵抗体の抵抗値のドリフトも認められない。しかも、Ａ
ｕ系の表層導体の焼成温度（７５０℃以下）がＡｇ−Ｃ
ｕ接合の共晶点７７６℃より低いため、Ａｕ系の表層導
体の焼成前にＡｇ−Ｃｕ接合が焼成されていてもＡｇ−
Ｃｕ接合を劣化させること無くＡｕ系の表層導体を後付
けすることができ、従来のＡｕ系導体の焼成温度が高い
ことに起因する各種の問題を解決できる。
系の表層導体の焼成前に基板表面に焼成したＲｕＯ2 系
抵抗体の抵抗値のドリフトも認められない。しかも、Ａ
ｕ系の表層導体の焼成温度（７５０℃以下）がＡｇ−Ｃ
ｕ接合の共晶点７７６℃より低いため、Ａｕ系の表層導
体の焼成前にＡｇ−Ｃｕ接合が焼成されていてもＡｇ−
Ｃｕ接合を劣化させること無くＡｕ系の表層導体を後付
けすることができ、従来のＡｕ系導体の焼成温度が高い
ことに起因する各種の問題を解決できる。
【００２３】更に、実施例１，２では、Ａｇ系のビアと
Ａｕ系表層導体との間にＮｉ，Ｃｒ，Ｔｉ等の中間金属
層を介在させる必要がなく、製造のプロセスを短縮でき
ると共に、Ａｕ系の表層導体の焼成温度の低温化により
焼成コストも低減でき、低コスト化の要求を十分に満た
すことができる。
Ａｕ系表層導体との間にＮｉ，Ｃｒ，Ｔｉ等の中間金属
層を介在させる必要がなく、製造のプロセスを短縮でき
ると共に、Ａｕ系の表層導体の焼成温度の低温化により
焼成コストも低減でき、低コスト化の要求を十分に満た
すことができる。
【００２４】一方、セラミック多層基板１１を作製する
ためのグリーンシート１２はＣａＯ−ＳｉＯ2 −Ａｌ2
Ｏ3 −Ｂ2 Ｏ3 系ガラス粉末とＡｌ2 Ｏ3 粉末との混合
物を用いると良く、その好ましい組成は、ＣａＯ１０〜
５５重量％、ＳｉＯ2 ４５〜７０重量％、Ａｌ2 Ｏ3 ０
〜３０重量％、Ｂ2 Ｏ3 ５〜２０重量％からなるガラス
粉末６５〜５０重量％、Ａｌ2 Ｏ3 粉末５０〜３５重量
％である。このような組成のグリーンシート１２を用い
ると、焼成過程においてアノーサイト若しくはアノーサ
イト＋ケイ酸カルシウムの部分結晶化を起こさせて、酸
化雰囲気（空気）中で８００〜１０００℃の低温焼成を
可能にするだけでなく、焼成過程における微細パターン
のずれを上述した部分結晶化により抑えることができ
て、ファインパターンの形成が容易である。また、焼成
時に３０〜５０℃／分という早いスピードで昇温して
も、７３０〜８５０℃までガラス層が全く軟化せず、収
縮もしない多孔質体を維持するため、クラックが入った
り、カーボンをガラス層に封じ込めること無く、バイン
ダーを容易に除去でき、更に、８００〜１０００℃の焼
成温度付近で急速に収縮焼結するため、大型の緻密なセ
ラミック基板を短時間で焼成可能である。
ためのグリーンシート１２はＣａＯ−ＳｉＯ2 −Ａｌ2
Ｏ3 −Ｂ2 Ｏ3 系ガラス粉末とＡｌ2 Ｏ3 粉末との混合
物を用いると良く、その好ましい組成は、ＣａＯ１０〜
５５重量％、ＳｉＯ2 ４５〜７０重量％、Ａｌ2 Ｏ3 ０
〜３０重量％、Ｂ2 Ｏ3 ５〜２０重量％からなるガラス
粉末６５〜５０重量％、Ａｌ2 Ｏ3 粉末５０〜３５重量
％である。このような組成のグリーンシート１２を用い
ると、焼成過程においてアノーサイト若しくはアノーサ
イト＋ケイ酸カルシウムの部分結晶化を起こさせて、酸
化雰囲気（空気）中で８００〜１０００℃の低温焼成を
可能にするだけでなく、焼成過程における微細パターン
のずれを上述した部分結晶化により抑えることができ
て、ファインパターンの形成が容易である。また、焼成
時に３０〜５０℃／分という早いスピードで昇温して
も、７３０〜８５０℃までガラス層が全く軟化せず、収
縮もしない多孔質体を維持するため、クラックが入った
り、カーボンをガラス層に封じ込めること無く、バイン
ダーを容易に除去でき、更に、８００〜１０００℃の焼
成温度付近で急速に収縮焼結するため、大型の緻密なセ
ラミック基板を短時間で焼成可能である。
【００２５】尚、図１に示す低温焼成セラミック回路基
板は、片面のみにＡｕ系表層導体１６を低温焼成してい
るが、基板両面にＡｕ系の表層導体を低温焼成するよう
にしても良い。その他、本発明は、グリーンシート１２
の積層枚数を変更しても良い等、要旨を逸脱しない範囲
で種々変更して実施できることは言うまでもない。
板は、片面のみにＡｕ系表層導体１６を低温焼成してい
るが、基板両面にＡｕ系の表層導体を低温焼成するよう
にしても良い。その他、本発明は、グリーンシート１２
の積層枚数を変更しても良い等、要旨を逸脱しない範囲
で種々変更して実施できることは言うまでもない。
【００２６】
【発明の効果】以上の説明から明らかなように、本発明
の低温焼成セラミック多層回路基板によれば、Ａｇ系の
ビアに接合する表層導体の少なくとも一部の表層導体
は、焼成後の基板表面のうちのビア上に７５０℃以下で
焼成可能なＡｕ系導体ペーストを、焼成後の基板表面に
低温焼成用のＡｕ系導体を印刷して７５０℃以下の低温
度で焼成するようにしたので、Ａｇ原子がＡｕ系導体中
に拡散するカーケンドール効果を抑えることができて、
Ａｇ−Ａｕ接合部の信頼性を向上させることができると
共に、従来のＡｕ系導体の焼成温度が高いことに起因す
るＲｕＯ２ 系抵抗体の抵抗値のドリフト等の各種の問
題を解決できる。しかも、Ａｇ系のビアとＡｕ系の表層
導体との間にＮｉ，Ｃｒ，Ｔｉ等の中間金属層を介在さ
せる必要がなく、製造のプロセスを短縮できると共に、
Ａｕ系の表層導体の焼成温度の低温化により焼成コスト
も低減でき、低コスト化の要求を十分に満たすことがで
きる。尚、基板表層のＡｇ系のビア上に直接印刷するＡ
ｕ系導体ペーストは、易焼結性Ａｕ粉及び／又は低融点
フリットを含有させることで、焼成温度を容易に７５０
℃以下に低温化することができる。
の低温焼成セラミック多層回路基板によれば、Ａｇ系の
ビアに接合する表層導体の少なくとも一部の表層導体
は、焼成後の基板表面のうちのビア上に７５０℃以下で
焼成可能なＡｕ系導体ペーストを、焼成後の基板表面に
低温焼成用のＡｕ系導体を印刷して７５０℃以下の低温
度で焼成するようにしたので、Ａｇ原子がＡｕ系導体中
に拡散するカーケンドール効果を抑えることができて、
Ａｇ−Ａｕ接合部の信頼性を向上させることができると
共に、従来のＡｕ系導体の焼成温度が高いことに起因す
るＲｕＯ２ 系抵抗体の抵抗値のドリフト等の各種の問
題を解決できる。しかも、Ａｇ系のビアとＡｕ系の表層
導体との間にＮｉ，Ｃｒ，Ｔｉ等の中間金属層を介在さ
せる必要がなく、製造のプロセスを短縮できると共に、
Ａｕ系の表層導体の焼成温度の低温化により焼成コスト
も低減でき、低コスト化の要求を十分に満たすことがで
きる。尚、基板表層のＡｇ系のビア上に直接印刷するＡ
ｕ系導体ペーストは、易焼結性Ａｕ粉及び／又は低融点
フリットを含有させることで、焼成温度を容易に７５０
℃以下に低温化することができる。
【００２７】また、低温焼成セラミックとして、ＣａＯ
−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3系ガラス粉末とＡｌ
2 Ｏ3 粉末との混合物を用いれば、焼成過程における部
分結晶化により、酸化雰囲気（空気）中で８００〜１０
００℃の低温焼成を行い得ると共に、焼成過程における
微細パターンのずれを上述した部分結晶化により抑えな
がら、焼成時間を短時間化することができる。
−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3系ガラス粉末とＡｌ
2 Ｏ3 粉末との混合物を用いれば、焼成過程における部
分結晶化により、酸化雰囲気（空気）中で８００〜１０
００℃の低温焼成を行い得ると共に、焼成過程における
微細パターンのずれを上述した部分結晶化により抑えな
がら、焼成時間を短時間化することができる。
【図１】本発明の一実施例を示す低温焼成セラミック多
層回路基板の拡大縦断面図である。
層回路基板の拡大縦断面図である。
１１…セラミック基板、１２…焼成後のグリーンシー
ト、１３…ビアホール、１４…ビア（Ａｇ系導体）、１
５…Ａｇ系の内層導体、１６…低温焼成Ａｕ系の表層導
体、１８…半導体チップ、１９…ボンディングワイヤ。
ト、１３…ビアホール、１４…ビア（Ａｇ系導体）、１
５…Ａｇ系の内層導体、１６…低温焼成Ａｕ系の表層導
体、１８…半導体チップ、１９…ボンディングワイヤ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46
Claims (3)
- 【請求項１】 Ａｇ系の内層導体及びＡｇ系のビアを低
温焼成セラミックと同時焼成して成る低温焼成セラミッ
ク多層回路基板において、前記Ａｇ系のビアに接合する
表層導体の少なくとも一部の表層導体は、焼成後の基板
表面のうちの前記ビア上に７５０℃以下で焼成可能なＡ
ｕ系導体ペーストを印刷して７５０℃以下の低温度で焼
成して形成したことを特徴とする低温焼成セラミック多
層回路基板。 - 【請求項２】 前記７５０℃以下で焼成可能なＡｕ系導
体ペーストは、易焼結性Ａｕ粉及び／又は低融点フリッ
トを含有させることで、焼成温度を低温化したことを特
徴とする請求項１に記載の低温焼成セラミック多層回路
基板。 - 【請求項３】 前記低温焼成セラミックは、ＣａＯ−Ｓ
ｉＯ２ −Ａｌ２Ｏ３ −Ｂ２ Ｏ３ 系ガラス粉末と
Ａｌ２ Ｏ３ 粉末との混合物より成ることを特徴とす
る請求項１又は２に記載の低温焼成セラミック多層回路
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07062311A JP3076214B2 (ja) | 1995-03-22 | 1995-03-22 | 低温焼成セラミック多層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07062311A JP3076214B2 (ja) | 1995-03-22 | 1995-03-22 | 低温焼成セラミック多層回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08264945A JPH08264945A (ja) | 1996-10-11 |
| JP3076214B2 true JP3076214B2 (ja) | 2000-08-14 |
Family
ID=13196473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07062311A Expired - Lifetime JP3076214B2 (ja) | 1995-03-22 | 1995-03-22 | 低温焼成セラミック多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3076214B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100674843B1 (ko) * | 2005-03-15 | 2007-01-26 | 삼성전기주식회사 | 기판의 치수변형을 최소화할 수 있는 ｌｔｃｃ기판의제조방법 및 이로부터 제조된 ｌｔｃｃ기판 |
-
1995
- 1995-03-22 JP JP07062311A patent/JP3076214B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08264945A (ja) | 1996-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3237258B2 (ja) | セラミック多層配線基板 | |
| JP3331083B2 (ja) | 低温焼成セラミック回路基板 | |
| JPH11504159A (ja) | セラミック回路板支持基板用ガラスボンディング層 | |
| JPH0361359B2 (ja) | ||
| JPH0992983A (ja) | セラミック多層基板の製造方法 | |
| US5847326A (en) | Low-temperature fired ceramic circuit substrate with improved Ag-Au connection reliability | |
| JP2010080679A (ja) | 半導体装置の製造方法 | |
| EP0247617A2 (en) | Multilayer ceramic substrate with circuit patterns | |
| JP3401102B2 (ja) | 回路基板およびその製造方法、電子デバイス実装体、グリーンシート | |
| JP3076214B2 (ja) | 低温焼成セラミック多層回路基板 | |
| JP4571853B2 (ja) | 配線基板 | |
| JP3258231B2 (ja) | セラミック回路基板およびその製造方法 | |
| JP2003224338A (ja) | ガラスセラミック配線基板 | |
| JP2817890B2 (ja) | セラミックス多層基板及びその製造方法 | |
| JP2885477B2 (ja) | 多層配線基板及びその製造方法 | |
| JP3130914B2 (ja) | 多層回路基板 | |
| JP2665557B2 (ja) | セラミック本体と外部端子の接合構造体 | |
| JPH0290551A (ja) | セラミックパッケージの製法 | |
| JP4465852B2 (ja) | 低温焼成セラミック回路基板 | |
| JP2002141646A (ja) | 回路基板 | |
| JP3493264B2 (ja) | 回路基板 | |
| JPH06302968A (ja) | セラミックス多層配線基板 | |
| JP2002198626A (ja) | 低温焼成セラミック回路基板の製造方法 | |
| JPH0878847A (ja) | 低温焼成多層回路基板 | |
| JPH088505A (ja) | 低温焼成セラミック回路基板およびその製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080609 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |