JP3076214B2 - 低温焼成セラミック多層回路基板 - Google Patents
低温焼成セラミック多層回路基板Info
- Publication number
- JP3076214B2 JP3076214B2 JP07062311A JP6231195A JP3076214B2 JP 3076214 B2 JP3076214 B2 JP 3076214B2 JP 07062311 A JP07062311 A JP 07062311A JP 6231195 A JP6231195 A JP 6231195A JP 3076214 B2 JP3076214 B2 JP 3076214B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- low
- temperature
- firing
- ceramic multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
ビアを低温焼成セラミックと同時焼成して成る低温焼成
セラミック多層回路基板に関するものである。
電気的特性に優れているが、融点がアルミナ基板等の一
般的なセラミック基板の焼成温度(1600℃前後)よ
りも低いため、アルミナ基板等にはAg系の配線導体を
使用できない。このため、アルミナ基板等では配線導体
として高融点のWやMoを用いているが、これらの高融
点金属は導通抵抗が大きく、しかも、酸化防止のために
還元雰囲気中で高温焼成しなければならないという欠点
がある。
9号公報に示すように、Ag系導体の融点以下の温度
(800〜1000℃)の空気中で焼成できる低温焼成
セラミック多層回路基板を開発し、この低温焼成セラミ
ック多層回路基板にAg系の内層導体を同時焼成するよ
うにしている。この場合、Ag系導体は特定条件下でマ
イグレーションを生じるため、耐マイグレーション性が
要求される基板表面の電極部等には、耐マイグレーショ
ン性に優れたAu系導体をAg系導体上に成膜する必要
がある。現在、使用されている通常のAu系導体は、8
50℃前後で焼成する必要があるため、このAu系導体
をAg系導体上に直接印刷して850℃前後で焼成する
と、カーケンドール効果によりAg原子がAu系導体中
に拡散して接合界面に多数の空孔が発生し、接合部の信
頼性を低下させてしまう。
−69319号公報に示すように、Ag系導体とAu系
導体との間にNi,Cr,Ti等の中間金属層をメッ
キ,スパッタ等により形成し、Ag原子がAu系導体中
に拡散することを中間金属層により防いで、Ag−Au
接合部の信頼性を向上させるようにしている。
導体とAu系導体との間にNi,Cr,Ti等の中間金
属層を介在させる構成とすると、中間金属層をコストの
かかるメッキ,スパッタにより形成しなければならず、
コスト高になってしまう。そこで、中間金属層を厚膜印
刷法で形成することも考えられるが、Niの焼成は酸化
防止のためにN2雰囲気中で行う必要があり、やはりコ
スト高になってしまう。
焼成した後、抵抗等の他の回路素子を形成するために、
800〜900℃程度の焼成を繰り返し行うと、Ag−
Au接合部に断線等が生じることがあり、Ag−Au接
合部の信頼性にも今一歩の向上が望まれていた。
後、Au系の表層導体を850℃前後で焼成すると、R
uO2 系抵抗の抵抗値がドリフトしやすく、また、予め
Ag−Cu接合が形成されている基板では、Au系の表
層導体の焼成温度(850℃前後)がAg−Cu接合の
共晶点776℃を越えてしまい、Au系の表層導体を後
付けできないというという問題もあった。
たものであり、従ってその目的は、製造のプロセスを簡
単化して低コスト化を実現できると共に、Ag−Au接
合部の信頼性も向上することができ、しかも、Au系導
体の焼成温度が高いことに起因する上述した各種の問題
を解決できる低温焼成セラミック多層回路基板を提供す
ることにある。
ために、本発明の低温焼成セラミック多層回路基板は、
Ag系の内層導体及びAg系のビアを低温焼成セラミッ
クと同時焼成したものであって、前記Ag系のビアに接
合する表層導体の少なくとも一部の表層導体を、焼成後
の基板表面のうちの前記ビア上に750℃以下で焼成可
能なAu系導体ペーストを印刷して750℃以下の低温
度で焼成して形成している(請求項1)。 この場合、
750℃以下で焼成可能なAu系導体ペーストは、易焼
結性Au粉及び/又は低融点フリットを含有させること
で、焼成温度を低温化したものを用いると良い(請求項
2)。 また、低温焼成セラミックは、CaO−SiO
2 −Al2 O3 −B2O3 系ガラス粉末とAl
2 O3 粉末との混合物を用いると良い(請求項
3)。
Ag系のビアに接合する表層導体の少なくとも一部をA
u系導体で形成するものであるが、ここで用いるAu系
導体は、従来のAu系導体とは異なり、750℃以下の
低温度で焼成可能なAu系導体を用いる。この低温焼成
用のAu系導体は、Au粉体の微粒化等による易焼結性
Au粉を採用したり、低融点フリットを採用すること
で、焼成温度を低温化したものである。このような低温
焼成用のAu系導体を焼成後の基板表面に印刷して75
0℃以下の低温度で焼成すれば、Ag原子がAu系導体
中に拡散するカーケンドール効果が抑えられて、接合界
面に空孔が発生せず、Ag−Au接合部の信頼性が向上
する。
−SiO2 −Al2 O3 −B2 O3系ガラス粉末とAl
2 O3 粉末との混合物を用いると、焼成過程においてア
ノーサイト若しくはアノーサイト+ケイ酸カルシウムの
部分結晶化を起こさせて、酸化雰囲気(空気)中で80
0〜1000℃の低温焼成を可能にするだけでなく、焼
成過程における微細パターンのずれを上述した部分結晶
化により抑えながら、焼成時間の短時間化が可能とな
る。
ラミック多層回路基板の構成を図1に基づいて説明す
る。セラミック多層基板11は、後述する組成の低温焼
成用のグリーンシート12を複数枚積層して焼成して一
体化したものである。各層のグリーンシート12の所定
位置には、0.05〜1.00mmφ程度のビアホール
13が打ち抜き形成され、層間を電気的に接続できるよ
うに、各ビアホール13にAg系導体ペースト(ビア)
14が充填されている。更に、表層を除く各層のグリー
ンシート12の表面には、ビア14と同じAg系導体ペ
ーストで内層導体15がスクリーン印刷されている。こ
れらAg系導体のビア14と内層導体15は、グリーン
シート12の積層体と同時焼成されている。
成するAu系の表層導体16は、焼成後のセラミック多
層基板11の表面に低温焼成用のAu系導体ペーストを
スクリーン印刷して750℃以下の低温度で焼成したも
のであり、このAu系の表層導体16が基板表面に出た
Ag系のビア14に接合されている。このAu系の表層
導体16上には、半導体チップ18がダイボンディング
され、この半導体チップ18上面の電極とAu系の表層
導体16とが金線等のボンディングワイヤ19で接続さ
れている。
回路基板の製造方法を説明する。まず、CaO18.2
重量%、Al2 O3 18.2重量%、SiO2 54.5
重量%及びB2 O3 9.1重量%を含む混合物を145
0℃で溶融してガラス化した後、水中で急冷しこれを粉
砕して平均粒径が3〜3.5μmのCaO−SiO2−
Al2 O3 −B2 O3 系ガラス粉末を作製する。このガ
ラス粉末60重量%と平均粒径1.2μmのアルミナ粉
末40重量%とを混合したセラミック絶縁体用混合粉末
に溶剤(例えばトルエン、キシレン)、バインダー(例
えばアクリル樹脂)及び可塑性(例えばDOP)を加
え、充分混練して粘度2000〜40000cpsのス
ラリーを作製し、通常のドクターブレード法を用いて厚
み0.4mmのグリーンシート12を作製する。
を用いて、このグリーンシート12を例えば30mm角
に切断すると共に、所定位置に例えば0.3mmφのビ
アホール13を打ち抜き形成する。予め、Ag粉末にバ
インダー(例えばエチルセルローズ)と溶剤(例えばテ
ルピオネール)を加え、これらを充分混練して作製した
Ag系導体ペースト14を上記ビアホール13に充填
し、同じAg系導体ペーストを使用して内層導体15を
スクリーン印刷する。同様の方法で、複数枚のグリーン
シート12にAg系導体の内層導体15を順次印刷し
(但し表層のグリーンシート12にはAg系導体を印刷
しない)、これら複数枚のグリーンシート12を積層
し、この積層体を例えば80〜150℃、50〜250
kg/cm2 の条件で熱圧着して一体化する。次いで、
この積層体を通常の電気式連続ベルト炉を使用して、8
00〜1000℃(好ましくは900℃)、20分ホー
ルドの条件で酸化雰囲気(空気)中で焼成して、セラミ
ック多層基板11を作製する。このセラミック多層基板
11に同時焼成されたAg系導体(ビア14と内層導体
15)の導通抵抗は2.4mΩ/□と小さかった。
ック多層基板11表面に、低温焼成用のAu系導体ペー
ストを使用してAu系の表層導体16を基板表面のAg
系のビア14に接合させるようにスクリーン印刷する。
ここで使用する低温焼成用のAu系導体ペーストは、7
50℃以下の低温度で焼成可能なAu系導体ペースト
(例えば田中貴金属インターナショナル株式会社製の商
品名「TR−140S」)を用いる。この低温焼成用の
Au系導体ペーストは、Au粉体の微粒化等による易焼
結性Au粉を採用したり、低融点フリットを採用するこ
とで、焼成温度を低温化したものである。表層導体16
の印刷後、600℃、10分ホールドの条件で通常の電
気式連続ベルト炉を使用して酸化雰囲気(空気)中で焼
成し、セラミック多層基板11表面にAu系の表層導体
16を低温焼成する。
低温焼成セラミック多層回路基板のAg系導体のビア1
4とAu系の表層導体16との間の接合部(以下「Ag
−Au接合部」という)の信頼性を評価するために、こ
の低温焼成セラミック多層回路基板(実施例1)につい
て、0℃〜+100℃のヒートショックテストを100
サイクル行い、Ag−Au接合部を含む配線パターンの
抵抗変化率を測定したところ、抵抗変化率は1%以下で
あり、実質的な抵抗変化は認められなかった。
で低温焼成セラミック多層回路基板を作製した。まず、
上記実施例1と同様なグリーンシート積層法でセラミッ
ク多層基板を低温焼成した後、その基板表面のビア以外
の領域にAg/Pd導体を印刷し、900℃、10分ホ
ールドの条件で酸化雰囲気(空気)中で焼成し、更にR
uO2 系抵抗体を印刷し、900℃、10分ホールドの
条件で酸化雰囲気(空気)中で焼成する。出来上がった
Ag/Pd表層導体とRuO2 系抵抗体とを有するセラ
ミック多層基板の表面のビアを含む領域に、実施例1と
同じ低温焼成用のAu系表層導体をAg系のビアに接合
させるように印刷する。この後、750℃、10分ホー
ルドの条件で通常の電気式連続ベルト炉を使用して酸化
雰囲気(空気)中で焼成し、セラミック多層基板表面に
Au系の表層導体を低温焼成する。
焼成セラミック多層回路基板について、0℃〜+100
℃のヒートショックテストを100サイクル行い、Ag
−Au接合部とRuO2 系抵抗体とを含む配線パターン
の抵抗変化率を測定したところ、実施例1の場合と同じ
く、抵抗変化率は1%以下であり、実質的な抵抗変化は
認められなかった。
低温焼成セラミック多層回路基板を作製した。まず、上
記実施例1と同様なグリーンシート積層法でセラミック
多層基板を低温焼成した後、その基板表面にAu系導体
をAg系のビアに接合させるように印刷し、850℃、
10分ホールドの条件で酸化雰囲気(空気)中で焼成す
る。このようにして作製した比較例の低温焼成セラミッ
ク多層回路基板について、0℃〜+100℃のヒートシ
ョックテストを100サイクル行い、Ag−Au接合部
を含む配線パターンの抵抗変化率を測定したところ、一
部に断線が発生し、その断線箇所を調査したところ、A
g−Au接合部であった。
らかなように、Ag系のビア14に接合する表層導体1
6として、750℃以下で焼成するAu系導体を用いる
と、ヒートショックテストでもAg−Au接合部の実質
的な劣化が認められず、Ag−Au接合部の信頼性が向
上する。この低温焼成用のAu系導体は、500℃程度
でも焼成可能である。
系の表層導体の焼成前に基板表面に焼成したRuO2 系
抵抗体の抵抗値のドリフトも認められない。しかも、A
u系の表層導体の焼成温度(750℃以下)がAg−C
u接合の共晶点776℃より低いため、Au系の表層導
体の焼成前にAg−Cu接合が焼成されていてもAg−
Cu接合を劣化させること無くAu系の表層導体を後付
けすることができ、従来のAu系導体の焼成温度が高い
ことに起因する各種の問題を解決できる。
Au系表層導体との間にNi,Cr,Ti等の中間金属
層を介在させる必要がなく、製造のプロセスを短縮でき
ると共に、Au系の表層導体の焼成温度の低温化により
焼成コストも低減でき、低コスト化の要求を十分に満た
すことができる。
ためのグリーンシート12はCaO−SiO2 −Al2
O3 −B2 O3 系ガラス粉末とAl2 O3 粉末との混合
物を用いると良く、その好ましい組成は、CaO10〜
55重量%、SiO2 45〜70重量%、Al2 O3 0
〜30重量%、B2 O3 5〜20重量%からなるガラス
粉末65〜50重量%、Al2 O3 粉末50〜35重量
%である。このような組成のグリーンシート12を用い
ると、焼成過程においてアノーサイト若しくはアノーサ
イト+ケイ酸カルシウムの部分結晶化を起こさせて、酸
化雰囲気(空気)中で800〜1000℃の低温焼成を
可能にするだけでなく、焼成過程における微細パターン
のずれを上述した部分結晶化により抑えることができ
て、ファインパターンの形成が容易である。また、焼成
時に30〜50℃/分という早いスピードで昇温して
も、730〜850℃までガラス層が全く軟化せず、収
縮もしない多孔質体を維持するため、クラックが入った
り、カーボンをガラス層に封じ込めること無く、バイン
ダーを容易に除去でき、更に、800〜1000℃の焼
成温度付近で急速に収縮焼結するため、大型の緻密なセ
ラミック基板を短時間で焼成可能である。
板は、片面のみにAu系表層導体16を低温焼成してい
るが、基板両面にAu系の表層導体を低温焼成するよう
にしても良い。その他、本発明は、グリーンシート12
の積層枚数を変更しても良い等、要旨を逸脱しない範囲
で種々変更して実施できることは言うまでもない。
の低温焼成セラミック多層回路基板によれば、Ag系の
ビアに接合する表層導体の少なくとも一部の表層導体
は、焼成後の基板表面のうちのビア上に750℃以下で
焼成可能なAu系導体ペーストを、焼成後の基板表面に
低温焼成用のAu系導体を印刷して750℃以下の低温
度で焼成するようにしたので、Ag原子がAu系導体中
に拡散するカーケンドール効果を抑えることができて、
Ag−Au接合部の信頼性を向上させることができると
共に、従来のAu系導体の焼成温度が高いことに起因す
るRuO2 系抵抗体の抵抗値のドリフト等の各種の問
題を解決できる。しかも、Ag系のビアとAu系の表層
導体との間にNi,Cr,Ti等の中間金属層を介在さ
せる必要がなく、製造のプロセスを短縮できると共に、
Au系の表層導体の焼成温度の低温化により焼成コスト
も低減でき、低コスト化の要求を十分に満たすことがで
きる。尚、基板表層のAg系のビア上に直接印刷するA
u系導体ペーストは、易焼結性Au粉及び/又は低融点
フリットを含有させることで、焼成温度を容易に750
℃以下に低温化することができる。
−SiO2 −Al2 O3 −B2 O3系ガラス粉末とAl
2 O3 粉末との混合物を用いれば、焼成過程における部
分結晶化により、酸化雰囲気(空気)中で800〜10
00℃の低温焼成を行い得ると共に、焼成過程における
微細パターンのずれを上述した部分結晶化により抑えな
がら、焼成時間を短時間化することができる。
層回路基板の拡大縦断面図である。
ト、13…ビアホール、14…ビア(Ag系導体)、1
5…Ag系の内層導体、16…低温焼成Au系の表層導
体、18…半導体チップ、19…ボンディングワイヤ。
Claims (3)
- 【請求項1】 Ag系の内層導体及びAg系のビアを低
温焼成セラミックと同時焼成して成る低温焼成セラミッ
ク多層回路基板において、前記Ag系のビアに接合する
表層導体の少なくとも一部の表層導体は、焼成後の基板
表面のうちの前記ビア上に750℃以下で焼成可能なA
u系導体ペーストを印刷して750℃以下の低温度で焼
成して形成したことを特徴とする低温焼成セラミック多
層回路基板。 - 【請求項2】 前記750℃以下で焼成可能なAu系導
体ペーストは、易焼結性Au粉及び/又は低融点フリッ
トを含有させることで、焼成温度を低温化したことを特
徴とする請求項1に記載の低温焼成セラミック多層回路
基板。 - 【請求項3】 前記低温焼成セラミックは、CaO−S
iO2 −Al2O3 −B2 O3 系ガラス粉末と
Al2 O3 粉末との混合物より成ることを特徴とす
る請求項1又は2に記載の低温焼成セラミック多層回路
基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07062311A JP3076214B2 (ja) | 1995-03-22 | 1995-03-22 | 低温焼成セラミック多層回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07062311A JP3076214B2 (ja) | 1995-03-22 | 1995-03-22 | 低温焼成セラミック多層回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08264945A JPH08264945A (ja) | 1996-10-11 |
JP3076214B2 true JP3076214B2 (ja) | 2000-08-14 |
Family
ID=13196473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07062311A Expired - Lifetime JP3076214B2 (ja) | 1995-03-22 | 1995-03-22 | 低温焼成セラミック多層回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3076214B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100674843B1 (ko) * | 2005-03-15 | 2007-01-26 | 삼성전기주식회사 | 기판의 치수변형을 최소화할 수 있는 ltcc기판의제조방법 및 이로부터 제조된 ltcc기판 |
-
1995
- 1995-03-22 JP JP07062311A patent/JP3076214B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08264945A (ja) | 1996-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3237258B2 (ja) | セラミック多層配線基板 | |
JP3331083B2 (ja) | 低温焼成セラミック回路基板 | |
JPH11504159A (ja) | セラミック回路板支持基板用ガラスボンディング層 | |
JPH0361359B2 (ja) | ||
JPH0992983A (ja) | セラミック多層基板の製造方法 | |
US5847326A (en) | Low-temperature fired ceramic circuit substrate with improved Ag-Au connection reliability | |
JP2010080679A (ja) | 半導体装置の製造方法 | |
EP0247617A2 (en) | Multilayer ceramic substrate with circuit patterns | |
JP3401102B2 (ja) | 回路基板およびその製造方法、電子デバイス実装体、グリーンシート | |
JP3076214B2 (ja) | 低温焼成セラミック多層回路基板 | |
JP4571853B2 (ja) | 配線基板 | |
JP3258231B2 (ja) | セラミック回路基板およびその製造方法 | |
JP2003224338A (ja) | ガラスセラミック配線基板 | |
JP2817890B2 (ja) | セラミックス多層基板及びその製造方法 | |
JP2885477B2 (ja) | 多層配線基板及びその製造方法 | |
JP3130914B2 (ja) | 多層回路基板 | |
JP2665557B2 (ja) | セラミック本体と外部端子の接合構造体 | |
JPH0290551A (ja) | セラミックパッケージの製法 | |
JP4465852B2 (ja) | 低温焼成セラミック回路基板 | |
JP2002141646A (ja) | 回路基板 | |
JP3493264B2 (ja) | 回路基板 | |
JPH06302968A (ja) | セラミックス多層配線基板 | |
JP2002198626A (ja) | 低温焼成セラミック回路基板の製造方法 | |
JPH0878847A (ja) | 低温焼成多層回路基板 | |
JPH088505A (ja) | 低温焼成セラミック回路基板およびその製造法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080609 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term |