JPH0361359B2 - - Google Patents

Info

Publication number
JPH0361359B2
JPH0361359B2 JP57117765A JP11776582A JPH0361359B2 JP H0361359 B2 JPH0361359 B2 JP H0361359B2 JP 57117765 A JP57117765 A JP 57117765A JP 11776582 A JP11776582 A JP 11776582A JP H0361359 B2 JPH0361359 B2 JP H0361359B2
Authority
JP
Japan
Prior art keywords
weight
conductor
wiring board
wiring
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57117765A
Other languages
English (en)
Other versions
JPS599992A (ja
Inventor
Hiromi Tozaki
Heikichi Tanei
Takanobu Noro
Akira Ikegami
Nobuyuki Sugishita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57117765A priority Critical patent/JPS599992A/ja
Priority to US06/511,482 priority patent/US4547625A/en
Publication of JPS599992A publication Critical patent/JPS599992A/ja
Publication of JPH0361359B2 publication Critical patent/JPH0361359B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/102—Glass compositions containing silica with 40% to 90% silica, by weight containing lead
    • C03C3/108—Glass compositions containing silica with 40% to 90% silica, by weight containing lead containing boron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Description

【発明の詳細な説明】
本発明は、多数の大規模集積回路（LSI）を搭
載するための配線基板の製造方法、特に低誘電率
のガラスセラミツクスを絶縁材料とする多層配線
基板の製造に関する。 従来、LSIを搭載する配線基板は、アルミナを
主材とするグリーンシート（未焼結基板）上にタ
ングステン等の高融点金属の導体を厚膜技術によ
り印刷形成し、この導体を印刷したグリーンシー
トを貼り合わせて積層し、これを1500℃の高温非
酸化性雰囲気内で焼結して製造されていた。 一方、近年、特に情報処理装置においては、演
算処理の高速化が望まれているが、従来のアルミ
ナ系の多層配線基板は、アルミナの比較的高い比
誘電率、一般に９程度と、タングステン導体によ
る微細配線の高い配線抵抗、一般に１Ω／cm程度
のために、多層に構成された配線内を伝播する信
号の遅延時間が大きく、一段と高まつた演算処理
の高速化に応じることが困難であつた。このた
め、電気抵抗の低い金属による配線と誘電率の低
い絶縁材料を組み合わせた多層配線基板が要求さ
れている。 この要求に応えるため、特開昭51−127112号に
おいて、絶縁基板の材料としてアルミナの代りに
ガラスを用い、これに低抵抗の金属、例えば、
金、銀、銅等を用いた配線を行なうことが提案さ
れている。また、特開昭54−111517号及び特開昭
54−128856号においては、特にα−コージエライ
トあるいはβ−スポジユメンを主成分とする結晶
化可能なガラス組成物を絶縁基板の材料として用
いることが提案されている。しかしながら、これ
らのガラス質絶縁材料を用いた絶縁基板は、その
比誘電率が５以上であり、より高速演算処理を可
能とするためには、なおその比誘電率をさらに小
さくしなければならないという欠点があつた。 本発明の目的は、上記従来技術の欠点を除き、
絶縁基板の比誘電率を極めて小さくすることがで
き、該絶縁基板上に形成される配線導体の抵抗値
を低減化して、信号の伝播遅延時間を充分に短か
くするようにした多層配線基板を製造方法を提供
するにある。 この目的を達成するために、本発明は、ホウケ
イ酸ガラスに石英ガラスを混合して絶縁基板を形
成し、該絶縁基板上に低抵抗の導体金属でもつて
配線導体を形成するようにした点を特徴とする。 一般に、石英ガラス自体は、その機械的な特性
から、たとえば、ホウケイ酸ガラスのような他の
ガラスに比べて非常にもろく、従来、回路基板の
絶縁材料として用いられていなかつた。しかし、
石英ガラスの比誘電率は非常に小さく、４程度で
ある。 そこで、本発明者等は、従来の絶縁材料ではも
はや誘電率の低減化が限界であることから、石英
ガラスが非常に優れた誘電特性を有していること
に着目し、各種ガラス組成物と石英ガラスとの混
合物について絶縁基板としての性能試験を行なつ
た結果、ホウケイ酸ガラスと石英ガラスとの適度
な混合比による混合物を用いることにより、機械
的特性に優れ、極めて小さい比誘電率の絶縁基板
を得ることができた。 かかる絶縁基板は55〜75重量％のSiO2、1325
重量％のB2O3、５〜13重量％のAl2O3、１〜５重
量％のPbO、MgO、BaO、１〜２重量％の
Na2O、K2Oの組成をもつホウケイ酸ガラスの粉
末と、石英ガラスの粉末の混合物の合計量の10〜
70重量％を石英ガラスの粉末としたガラス混合物
をグリーンシートにした後焼結したものである。
上記ホウケイ酸ガラスの組成例の具体例と、それ
らの軟化温度、比誘電率を次表に示す。
【表】 上表のように組成したホウケイ酸ガラスと石英
ガラスとの混合物で形成された絶縁基板では、非
晶質のホウケイ酸ガラスのみの場合に、熱処理に
おいて生じていたガラスの溶融過度の流動による
配線などの崩れが生じることがなく、また、ホウ
ケイ酸ガラス自体の比誘電率よりも小さい、５以
下の比誘電率が得られた。 次に、絶縁基板上に形成する配線用導体やスル
ーホールに充填する導電体の材料は、金、銀、銅
等の低抵抗金属単独か、あるいは前述した絶縁基
板を構成するホウケイ酸ガラスを、前記低抵抗金
属とガラスの合計量に対して最大10重量％含んだ
混合物により構成される。これは、絶縁基板とし
て焼結する前のグリーンシート自体が非晶質のホ
ウケイ酸ガラスを含んでおり、焼結時にホウケイ
酸ガラスがバインダガラスとして配線導体中に浸
み込んで、配線導体と絶縁基板との結合性を向上
できるので、一般には、配線導体の材料である金
属中にあらかじめバインダガラスを含有させる必
要はないが、10重量％までのホウケイ酸ガラスを
金属中にあらかじめ含有させておくことによつ
て、配線導体と絶縁基板との結合性をさらに向上
させることができるためである。ここで、配線導
体用の金属にあらかじめ含有させておくホウケイ
酸ガラスの量を10重量％までとしたのは、これよ
り多量のガラスを含ませると焼結後の配線導体の
配線抵抗が著しく増大し、配線導体の材料として
金、銀、銅等の低抵抗金属を用いた効果がなくな
るためである。 以下、本発明の実施例を図面について説明す
る。 第１図は本発明による多層配線基板の製造方法
によつて得られたグリーンシートの一具体列を示
す断面図であつて、１はグリーンシート、２はス
ルーホール、３は位置決め用基準孔、４は充填導
体、５は配線導体である。 第２図は第１図のグリーンシートを積層し焼結
して得られた多層配線基板の一具体例を示す断面
図であつて、６は絶縁基板、７はLSI搭載用パツ
ト部、８は入出力ピン接続用パツト部であり、第
１図に対応する部分には同一符号をつけている。 第１図において、導通孔２及び位置決め用の規
準孔３を有しスクリーン印刷法等によつて導通孔
内充填導体４及び配線導体５を設けたグリーンシ
ート１を複数枚積み重ねて焼結するものである。
焼結されて得た多層配線基板は、第２図に示すよ
うに、複数枚のグリーンシートが一体となつた絶
縁基板６と、該絶縁基板６内に多層に構成された
配線導体５及び導通孔内充填導体４と、絶縁基板
６の上面及び下面に構成された配線導体５、LSI
搭載用部子パツト部７、入出力ピン接続用パツト
部８により構成される。 実施例 １ SiO261重量％、B2o322重量％、Al2O35重量
％、PbO3重量％、MgO3重量％、BaO4重量
％、Na2O1重量％、K2O1重量％から成る、平
均粒径2.5μｍ、比誘電率4.5、軟化温度743℃の
前記表の資料No.３として示したホイケイ酸ガラ
ス粉末100ｇと、平均粒径2.0μｍの石英ガラス
粉末100ｇとをボールミルで混合し、粘結剤と
してポリビニルブチラール樹脂20ｇ、可塑剤と
してブチルフタリルベンジルグリコレート３
ml、揮発生溶剤100mlを加えてボールミルで24
時間混練後、減圧下で脱泡処理してガラススリ
ツプを調製した。 前述のようにして調製したガラススリツプを
ドクターブレード法によりポリエステルフイル
ム上に、0.15mm厚の連続した乾燥シートとして
形成し、ポリエステルフイルムシートからはが
して切断し、10cm×10cmのガラスセラミツクの
グリーンシート１を作成し、このグリーンシー
ト１に回路上必要なスルーホール２と印刷及び
積層のための位置決め用基準孔３を形成した。 金粉末100ｇにエチルセルローズを溶解した
α−テルピネオール溶液20ml及び30mlを加えて
ロールミルで混練し、ペースト粘度50万cpsと
20万cpsの２種類の導体ペーストを調製した。 粘度50万cpsの高粘度ペーストをグリーンシ
ート１のスルホール２内に充填して充填導体４
を形成し、粘度20万cpsの低粘度ペーストをグ
リーンシート上に印刷して所定のパターンを有
する配線導体５、LSI搭載用端子パツド部７及
び入出力ピン接続用パツド部８の必要なものを
形成した。 所定の回路パターンを形成したグリーンシー
ト１を位置決め用基準孔３を基準として順次重
ね合わせ、圧力40Kg／cm2、温度120℃の条件で
10分間加圧して積層し、位置決め用基準孔３等
のグリーンシートの余白部を切断除去して必要
な回路基板部を残した積層体を形成した。 前述の積層体を毎時200℃で400℃まで昇温
し、これを１時間保持してグリーンシート１内
の粘結剤等の有機物質を除去した後、さらに、
毎時200℃で850℃まで昇温し、これを１時間保
持して焼結し複数枚のグリーンシート１を絶縁
基板６として一体化させた多層配線基板を形成
した。 前述した製造工程において、工程〜により
第１図に示したグリーンシート１が形成され、工
程〜の全工程終了後、第２図に示した多層配
基板が形成される。 このようにして形成した多層配線基板における
配線導体５の抵抗は、配線導体５の配線幅を75μ
ｍとしたとき、0.4Ω／cm、絶縁基板６の比誘電
率は、4.3といずれも極めて小さなものとするこ
とができた。 実施例 ２ SiO255重量％、B2O325重量％、Al2O35重量
％、BaO5重量％、MgO5重量％、PbO1重量
％、Na2O2重量％、K2O2重量％から成る平均
粒径2.3μｍ、比誘電率5.1、軟化温度685℃の前
記表の資料No.１として示したホウケイ酸ガラス
粉末60ｇと、平均粒径2.0μｍの石英ガラス粉末
140ｇとを用いて、実施例１により説明したと
同様な工程により、0.15mm厚のグリーンシート
１を形成した。 銀粉末90ｇに前述のグリーンシート形式に用
いたと同一組成のホウケイ酸ガラス10ｇを加
え、有機バインダと溶剤を加えて導体ペースト
を調製した。この導体ペーストを用い、前述の
実施例１の場合と同様にして所定の回路パター
ン５を形成し、スルーホール２内に充填導体４
を形成した後、グリーンシートの積層を行な
い、400℃で１時間の有機物質除去、800℃で30
分間の焼結を行なつて多層配線基板を形成し
た。 このようにして形成した多層配線基板における
配線導体５の抵抗は、配線導体５の配線幅を75μ
ｍとしたとき0.5Ω／cm、絶縁基板６の比誘電率
は4.3であつた。 実施例 ３ SiO275重量％、B2O313重量％、Al2O35重量
％、PbO1重量％、MgO3重量％、BaO1重量
％、Na2O1重量％、K2O1重量％から成る平均
粒径2.7μｍ、比誘電率4.3、軟化温度805℃の前
記表の資料No.６として示したホウケイ酸ガラス
粉末180ｇと、平均粒径2.0μｍの石英ガラス粉
末20ｇとを用いて、実施例１により説明したと
同様な工程により、0.15mm厚のグリーンシート
１を形成した。 銅粉末を用い、実施例１の場合と同様に導体
ペーストを調製し、このペーストを用い、実施
例１の場合と同様に配線パターン５及び充填導
体４を形成した後、グリーンシートの積層を行
なつた。 積層されたグリーンシートを600℃の水素−
水蒸気−窒素の混合気体中で１時加熱し、有機
物質を除去した後、900℃の窒素中で１時間焼
結し、多層配線基板を形成する。 このようにして形成した多層配線基板における
配線導体５の抵抗は、配線導体５の配線幅を75μ
ｍとしたとき0.4Ω／cmであり、絶縁基板６の比
誘電率は4.2であつた。 以上説明したように、本発明によれば、絶縁基
板の比誘電率を極めて小さくすることができ、配
線導体の抵抗値も充分に小さくすることができる
から、信号伝播遅延時間が極めて短縮された多層
配線基板を得ることができ、前記従来技術の欠点
を除いて優れた機能の多層配線基板の製造方法を
提供することができる。
【図面の簡単な説明】
第１図は本発明による多層配線基板の製造方法
によつて得られたグリーンシートの一具体例を示
す断面図、第２図は第１図のグリーンシートを積
層し焼結して得られた多層配線基板の一具体例を
示す断面図である。 １……グリーンシート、２……スルーホール、
３……位置決め用基準孔、４……導通孔内充填導
体、５……配線導体、６……絶縁基板、７……
LSI搭載用端子パツト部、８……入出力ピン接続
用パツト部。

Claims (1)

  1. 【特許請求の範囲】 １ 配線導体が形成されたグリーンシートを複数
    枚積層し焼結してなる多層配線基板の製造方法に
    おいて、55〜75重量％のSiO2、13〜25重量％の
    B2O3、５〜13重量％のAl2O3、夫々１〜５重量％
    のPbO、MgO、BaO、夫々１〜２重量％の
    Na2O、K2Oからなるホウケイ酸ガラス粉末と石
    英ガラス粉末とを混合し全重量に対して10〜70重
    量％の該石英ガラスを含んだグリーンシートを調
    製する工程と、該グリーンシートに低抵抗の導電
    材料からなる導体を形成する工程と、該導体が形
    成されたグリーンシートを多層に積層し焼結する
    工程とからなることを特徴とする多層配線基板の
    製造方法。 ２ 特許請求の範囲第１項において、前記導体材
    料は、０〜10重量％の前記ホウケイ酸ガラスを含
    み金、銀、あるいは、銅からなることを特徴とす
    る多層配線基板の製造方法。
JP57117765A 1982-07-08 1982-07-08 多層配線基板の製造方法 Granted JPS599992A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP57117765A JPS599992A (ja) 1982-07-08 1982-07-08 多層配線基板の製造方法
US06/511,482 US4547625A (en) 1982-07-08 1983-07-07 Glass multilayer wiring board and method for its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57117765A JPS599992A (ja) 1982-07-08 1982-07-08 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPS599992A JPS599992A (ja) 1984-01-19
JPH0361359B2 true JPH0361359B2 (ja) 1991-09-19

Family

ID=14719764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57117765A Granted JPS599992A (ja) 1982-07-08 1982-07-08 多層配線基板の製造方法

Country Status (2)

Country Link
US (1) US4547625A (ja)
JP (1) JPS599992A (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5911700A (ja) * 1982-07-12 1984-01-21 株式会社日立製作所 セラミツク多層配線回路板
JPS60235744A (ja) * 1984-05-04 1985-11-22 Asahi Glass Co Ltd セラミック基板用組成物
JPS60254697A (ja) * 1984-05-31 1985-12-16 富士通株式会社 多層セラミック回路基板および製法
FR2566386A1 (fr) * 1984-06-22 1985-12-27 Labo Electronique Physique Melange de depart pour une composition isolante comprenant un verre au plomb, encre serigraphiable comportant un tel melange et utilisation de cette encre pour la protection de microcircuits hybrides sur substrat ceramique
JPS61163696A (ja) * 1985-01-11 1986-07-24 日本特殊陶業株式会社 多層回路基板
US4593006A (en) * 1985-04-11 1986-06-03 Asahi Glass Company, Ltd. Composition for multilayer printed wiring board
JPS61270897A (ja) * 1985-05-25 1986-12-01 株式会社住友金属セラミックス 多層回路基板
US4627160A (en) * 1985-08-02 1986-12-09 International Business Machines Corporation Method for removal of carbonaceous residues from ceramic structures having internal metallurgy
JPH0634452B2 (ja) * 1985-08-05 1994-05-02 株式会社日立製作所 セラミツクス回路基板
JPS6247198A (ja) * 1985-08-27 1987-02-28 松下電工株式会社 多層配線基板
US4746557A (en) * 1985-12-09 1988-05-24 Murata Manufacturing Co., Ltd. LC composite component
JPS62173797A (ja) * 1986-01-27 1987-07-30 松下電器産業株式会社 セラミック多層配線基板
JPS62226839A (ja) * 1986-03-27 1987-10-05 Nippon Sheet Glass Co Ltd 低誘電率ガラス繊維
JPS62287658A (ja) * 1986-06-06 1987-12-14 Hitachi Ltd セラミックス多層回路板
JPH0797703B2 (ja) * 1986-09-04 1995-10-18 松下電器産業株式会社 セラミツク多層基板
US4820524A (en) * 1987-02-20 1989-04-11 Mcneilab, Inc. Gelatin coated caplets and process for making same
JPS63215559A (ja) * 1987-02-27 1988-09-08 日本碍子株式会社 セラミツク基板
US4778549A (en) * 1987-04-13 1988-10-18 Corning Glass Works Catalysts for accelerating burnout or organic materials
JPS6435990A (en) * 1987-07-30 1989-02-07 Nec Corp Multilayered ceramic wiring board
US4788046A (en) * 1987-08-13 1988-11-29 Ceramics Process Systems Corporation Method for producing materials for co-sintering
US5120579A (en) * 1988-07-19 1992-06-09 Ferro Corporation Dielectric compositions
US5070047A (en) * 1988-07-19 1991-12-03 Ferro Corporation Dielectric compositions
US5164342A (en) * 1988-10-14 1992-11-17 Ferro Corporation Low dielectric, low temperature fired glass ceramics
US5188886A (en) * 1988-10-14 1993-02-23 Raychem Corporation Metal oxide dielectric dense bodies, precursor powders therefor, and methods for preparing same
US5258335A (en) * 1988-10-14 1993-11-02 Ferro Corporation Low dielectric, low temperature fired glass ceramics
US4985376A (en) * 1989-01-31 1991-01-15 Asahi Glass Company, Ltd. Conductive paste compositions and ceramic substrates
US5066620A (en) * 1989-01-31 1991-11-19 Asahi Glass Company Ltd. Conductive paste compositions and ceramic substrates
US5071794A (en) * 1989-08-04 1991-12-10 Ferro Corporation Porous dielectric compositions
US5245136A (en) * 1989-10-06 1993-09-14 International Business Machines Corporation Hermetic package for an electronic device
US5024975A (en) * 1989-10-19 1991-06-18 E. I. Du Pont De Nemours And Co., Inc. Crystallizable, low dielectric constant, low dielectric loss composition
US5071793A (en) * 1990-08-23 1991-12-10 Aluminum Company Of America Low dielectric inorganic composition for multilayer ceramic package
US5079194A (en) * 1990-10-11 1992-01-07 Aluminum Company Of America Crystal growth inhibitor for glassy low dielectric inorganic composition
US5118643A (en) * 1990-10-25 1992-06-02 Aluminum Company Of America Low dielectric inorganic composition for multilayer ceramic package containing titanium silicate glass
US5283104A (en) * 1991-03-20 1994-02-01 International Business Machines Corporation Via paste compositions and use thereof to form conductive vias in circuitized ceramic substrates
JPH04314394A (ja) * 1991-04-12 1992-11-05 Fujitsu Ltd ガラスセラミック回路基板とその製造方法
JPH0723252B2 (ja) * 1991-07-31 1995-03-15 日本電気株式会社 低温焼結性低誘電率無機組成物
US5242867A (en) * 1992-03-04 1993-09-07 Industrial Technology Research Institute Composition for making multilayer ceramic substrates and dielectric materials with low firing temperature
US5728470A (en) * 1994-05-13 1998-03-17 Nec Corporation Multi-layer wiring substrate, and process for producing the same
US5985473A (en) * 1997-11-17 1999-11-16 Cooper Automotive Products, Inc. Low-temperature barium/lead-free glaze for alumina ceramics
JP4650794B2 (ja) * 2005-07-01 2011-03-16 昭栄化学工業株式会社 積層電子部品用導体ペーストおよびそれを用いた積層電子部品
JP2016219683A (ja) * 2015-05-25 2016-12-22 ソニー株式会社 配線基板、および製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3808042A (en) * 1970-06-05 1974-04-30 Owens Illinois Inc Multilayer dielectric
US3998667A (en) * 1974-12-20 1976-12-21 Owens-Illinois, Inc. Barium aluminoborosilicate glass-ceramics for semiconductor doping
US4301324A (en) * 1978-02-06 1981-11-17 International Business Machines Corporation Glass-ceramic structures and sintered multilayer substrates thereof with circuit patterns of gold, silver or copper
JPS5563900A (en) * 1978-11-08 1980-05-14 Fujitsu Ltd Multilyaer ceramic circuit board
US4221047A (en) * 1979-03-23 1980-09-09 International Business Machines Corporation Multilayered glass-ceramic substrate for mounting of semiconductor device
JPS576257A (en) * 1980-06-10 1982-01-13 Matsushita Electric Ind Co Ltd Water heater by solar heat
US4378481A (en) * 1981-03-02 1983-03-29 United Technologies Corporation Backers having glass particulates for electron beam hole drilling
JPS57184296A (en) * 1981-05-09 1982-11-12 Hitachi Ltd Ceramic circuit board
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
JPS5860666A (ja) * 1981-10-06 1983-04-11 旭硝子株式会社 緻密質の溶融石英ガラス焼結体の製造方法

Also Published As

Publication number Publication date
US4547625A (en) 1985-10-15
JPS599992A (ja) 1984-01-19

Similar Documents

Publication Publication Date Title
JPH0361359B2 (ja)
JPH0343786B2 (ja)
JPH0249550B2 (ja)
JPH0992983A (ja) セラミック多層基板の製造方法
JPS6244879B2 (ja)
JP3331083B2 (ja) 低温焼成セラミック回路基板
JPH025315B2 (ja)
KR100744855B1 (ko) 높은 열적 사이클 전도체 시스템
JPH0569319B2 (ja)
JPS59178752A (ja) 多層配線基板
JP3093601B2 (ja) セラミック回路基板
JPH0226798B2 (ja)
JP2004256346A (ja) ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造
JPH1116418A (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP2872273B2 (ja) セラミツク基板材料
JP2004256347A (ja) ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造
JPS63292504A (ja) 導体ペ−スト
JP3047985B2 (ja) 多層セラミック配線基板の製造方法
JPH057343B2 (ja)
JPH01166599A (ja) 積層セラミック基板の製造方法
JPH0250638B2 (ja)
JPH0537160A (ja) 多層セラミツク回路基板
JP3076214B2 (ja) 低温焼成セラミック多層回路基板
JPH06243716A (ja) 銅ペースト
JPS63293899A (ja) 多層配線板