JPH0343786B2 - - Google Patents

Info

Publication number
JPH0343786B2
JPH0343786B2 JP56115039A JP11503981A JPH0343786B2 JP H0343786 B2 JPH0343786 B2 JP H0343786B2 JP 56115039 A JP56115039 A JP 56115039A JP 11503981 A JP11503981 A JP 11503981A JP H0343786 B2 JPH0343786 B2 JP H0343786B2
Authority
JP
Japan
Prior art keywords
circuit
dielectric
resistor
glass
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56115039A
Other languages
English (en)
Other versions
JPS5817651A (ja
Inventor
Hiromi Tozaki
Nobuyuki Sugishita
Akira Ikegami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56115039A priority Critical patent/JPS5817651A/ja
Priority to US06/398,862 priority patent/US4490429A/en
Priority to DE3227657A priority patent/DE3227657C2/de
Publication of JPS5817651A publication Critical patent/JPS5817651A/ja
Publication of JPH0343786B2 publication Critical patent/JPH0343786B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24851Intermediate layer is discontinuous or differential
    • Y10T428/24868Translucent outer layer
    • Y10T428/24876Intermediate layer contains particulate material [e.g., pigment, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 本発明は、配線導体のみならず抵抗体、誘電体
をも多層化した多層回路板(多層混成回路板も含
む)とその製造方法に関する。
近年、電子回路には、半導体ICを装着した回
路板が使用されている。そして、半導体ICには
セラミツクなどで封止した、いわゆる封止ICが
使用されている。
半導体ICを装着した回路板の小形化は、ICチ
ツプ自体を回路板に装置すれば、以下(a)、(b)の理
由で達成される。
(a) チツプ素子自体は、封止ICより小さい。
(b) 接続用端子間隔が狭くなる。
この場合、基板上のIC接続用導体間200μm程
度と微細で高密度にする必要がある。しかし、こ
のような微細パターンはセラミツク基板上に導体
ペーストを印刷し、乾燥し、焼成する厚膜技術で
は、印刷だれ、印刷ペースト乾燥中の低粘度化に
よるにじみなどにより導体間隔が400μm程度と
なり製造ができなかつた。
これに対し、アルミナを主成分とするグリーン
シート(未焼成板)に導体シートを印刷し、乾燥
し、焼成するいわゆるグリーンシート法は、以下
(a)、(b)の理由で高密度な配線導体を形成するのに
適している。
(a) 印刷したペースト中の溶剤がグリーンシート
中にしみ込むため、印刷したペーストはだれ、
にじみを生じない。
(b) グリーンシートは焼結時にシートが10〜20%
収縮する。
しかし、アルミナのグリーンシートは1500〜
1600℃で焼結させるため、導体は焼結時変質しな
いモリブデン、タングステン、マンガンなどの高
融点金属にせねばならず、抵抗体は多層構造の内
層に設けると、グリーンシート焼結時変質するた
め、多層板ではこれを焼結してから最上層に抵抗
体を形成せざるを得なかつた。
ここで、アルミナの替りに、1000℃程度以下で
焼結する絶縁材料をグリーンシート、層間絶縁層
とすれば、導体、抵抗体などの各種厚膜材料が適
用でき、微細で高密度な配線の形成と、基板と抵
抗体よりなる抵抗回路の多層化ができると思われ
る。
このような材料には、βリチア輝石を主成分と
しメタ珪酸リチウムを副成分とした微結晶を析出
する結晶化ガラス、α−菫青石を主成分とし斜頑
輝石を副成分とした微結晶を析出する結晶化ガラ
スが知られている。これら材料は昇温速度2℃/
分以下、高温保持時間1〜5時間、降温速度4
℃/分以下と加熱時間を長く、かつ短時間加熱で
は導体が基板よりはく離することがあつた。
本発明の目的は、上記した従来技術の欠点をな
くし、グリーンシート法により微細で高密度な導
体配線を有し、かつ抵抗体と誘電体をその層間に
形成した新規な小形多層回路板と短時間焼成で上
記の多層回路板が製造できる方法を提供するにあ
る。
本発明は、低温で焼結する各種無機材料、厚膜
導体、厚膜抵抗体、厚膜誘電体の各種材料の巾広
い探索とその諸特性の解析ならびに熱処理工程の
詳細な検討によつて成されたものである。
本発明を達成するためのグリーンシートおよび
層間絶縁用無機材料、厚膜導体材料、厚膜抵抗体
材料、厚膜誘電体材料は、相互に適用できる材料
の特性の範囲を限定するが、これらの材料を総括
的に述べると、 上記目的は、グリンシートおよび層間絶縁用無
機材料は、(a)結晶化ガラス、(b)絶縁性酸化物結晶
粒子と非晶質ガラスの混合物、あるいは、(c)低融
点の絶縁性酸化物多結晶体であり、厚膜導体は(a)
金属粒子単独あるいは(b)金属粒子と非晶質ガラス
の混合物であり、厚膜抵抗体はRuO2やその他の
導電性微粒子とガラスの混合物であり、厚膜抵抗
体はチタン酸バリウム等の高融点高誘電率誘電体
微粉末とガラスの混合物、あるいは、鉄−タング
ステン酸鉛等の低融点高誘電率誘電体を厚膜誘電
体であることで達成される。
また、本発明の多層混成集積回路基板の製造に
あたつては、 (a) 絶縁材料を構成する粉末に高分子結合剤を加
えたグリンシートを印刷基板とし、また高分子
結合剤と有機溶剤を加えたベヒクルに絶縁材
料、厚膜導体、厚膜抵抗体、厚膜誘電体を構成
する粉末をそれぞれ加えて絶縁ペースト、抵抗
体ペースト、誘電体ペーストとし、 (b) グリンシート上に導体ペースト、抵抗体ペー
スト、絶縁ペーストの印刷を繰返し、あるいは
導体ペースト、抵抗体ペースト、誘電体ペース
トを印刷したグリンシートを積層し、導体、抵
抗体、誘電体を層間および層上に形成した多層
回路板を作成し、 (c) 絶縁材料が焼結し、かつ導体、抵抗体、誘電
体を構成するガラス材が軟化溶融する600〜
1000℃の温度で熱処理する。
本発明の多層回路板の基板となる絶縁材料の組
成や熱的特性について述べると、 (a) 熱処理により微結晶が析出する結晶化ガラス
を用いる場合には、アノーサイト
(CaAl2Si2O8)、セルジアン(BaAl2Si2O8)、
ネフエリン(NaAlSiO4)、スフエン
(CaTiSiO5)、コージエライト
(Mg2Al2Si5O15)、スポジユメン(LiAlSi2O6
等のケイ酸塩あるいはアルミノケイ酸塩を析出
するガラス組成物を用いる。
(b) 絶縁性酸化物結晶の微粉末と非晶質ガラスの
混合物を用いる場合には、酸化物としてアルミ
ナ(Al2O3)、シリカ(SiO2)、マグネシア
(MgO)、カルシア(CaO)、酸化バリウム
(BaO)、ジルコニア(ZrO2)等の金属酸化物、
マグネシアスピネル(MgAl2O4)、ジルコン酸
カルシウム(CaZrO3)、コージエライト、セル
ジアン、アノーサイト、ジルコン(ZrSiO4
等のアルミノケイ酸塩、ケイ酸塩の絶縁性複合
金属酸化物を用い、非晶質ガラスとしては特に
その組成を限定されないがBaO、CaO、ZnO、
SrO、TiO2、Bi2O3等を含むアルミノホウケイ
酸鉛ガラスがよく、Na2O、Li2O、K2O等のア
ルカリ金属の酸化物を少量加えてもよい。この
時、非晶質ガラスの軟化点は、1000℃以下で熱
処理するに750℃以下であることが必要である。
(c) また、低融点の絶縁性酸化物多結晶体を用い
る場合には、酸化ゲルマニウムと酸化ゲルマニ
ウムを主成分としSiO2、Al2O3、CaO、PbO、
Bi2O3、B2O3等を加え、1000℃以下で焼結する
セラミツク組成物が用いられる。
以下、前記絶縁材料のグリンシートおよび絶縁
層上あるいは絶縁層間に形成する導体、抵抗体、
誘電体の組成、熱的特性等について、絶縁材の熱
処理温度との関係について述べる。
(a) 導体:導体用の金属としては、金、銀、白
金、パラジウムのそれぞれの単独の微粉末、あ
るいは混合粉末、合金粉末等を用いる。この
時、回路基体(前記絶縁材のグリンシートある
いはグリンシート上の絶縁層)との接着性を向
上するために、非晶質ガラスを加えることがで
きる。しかし、この非晶質ガラスは次の要件を
満たさなければ導体の発泡、はく離等を生じ
る。これらは、 (i) 非晶質ガラスの軟化点が、絶縁剤の熱処理
温度に対して150〜250℃低い温度範囲にある
こと、 (ii) 非晶質ガラスの熱膨張係数が、絶縁剤の熱
膨張係数に対して−30×10-7〜+10×10-7
degの範囲にあること、 である。
(b) 抵抗体:導電性粉末として、金、銀、白金、
パラジウム等の金属やRuO2、Bi2Ru2O7
Pb2Ru2O6等の酸化ルテニウム、ルテニウム酸
塩、Rh2O3Bi2Rh2O6、Pb2Rh2O5等の酸化ロジ
ウム、ロジウム酸塩、酸化イリジウム、イリジ
ウム酸塩あるいはケイ化物等が用いられ、この
バインダガラスとしては(i)非晶ガラスや(ii)結晶
化ガラスが用いられる。
バインダガラスが非晶質ガラスの時には、非
晶質ガラスの軟化点が絶縁材の熱処理温度に対
して、150〜250℃低い温度範囲にあり、かつ熱
膨張係数が絶縁材の熱膨張係数に対して+10×
10-7〜−30×10-7/degの範囲にあることが必
要である。非晶質ガラスの軟化点が規定の温度
より低いと、絶縁材の熱処理温度でガラスが異
常に流動して抵抗体の形状が崩れ、また、この
ガラスが絶縁材へ浸み込んで焼結収縮が不均一
となつて、絶縁材の反りを生じる。軟化点が規
定の温度より高いとガラスの溶解が不充分とな
り、ち密な抵抗膜が形成できない。また、熱膨
張係数が規定の範囲を越えると、抵抗膜なクラ
ツクを生じる。バインダガラスに結晶化ガラス
を用いる時には、絶縁材の熱処理温度に対し
て、−50〜+50℃の範囲の温度で結晶化するガ
ラス組成物を用いる必要がある。結晶化温度が
規定より低いと、絶縁材の熱処理温度ではガラ
スの結晶化による高粘性固化のため絶縁材の均
一な焼結収縮が妨げられ、絶縁材の反りや抵抗
膜のはく離を生じる。規定より高いとガラスは
熱処理温度では未だ溶融状態にあり、実質的に
は非晶質ガラスをバインダとして用いたのと同
様であり、ガラスの軟化温度、熱膨張係数は前
記非晶質ガラスの規定が適用される。
(c) 誘電体:高誘電率誘電体材料としては、(i)チ
タン酸バリウムにチタン酸マグネシウム、チタ
ン酸カルシウム、チタン酸ストロンチウム、ジ
ルコン酸カルシウム、ジルコン酸バリウム、錫
酸ニツケル、錫酸カルシウム、酸化バリウム、
酸化ランタン等を加えた高融点誘電体セラミツ
クスと、(ii)鉛を含む複合ペロブスカイト型酸化
物や鉛を含むビスマス層状型酸化物等の低融点
誘電体セラミツクスを用いる。
高融点誘電体セラミツクスを用いる場合に
は、誘電体材料自体が1000℃以下の絶縁材の熱
処理温度で焼結しないため、非晶質ガラスや結
晶化ガラス等の粒子結合剤を必要とする。
非晶質ガラスを用いる場合には、絶縁材の熱
処理温度に対して、150℃低い温度に軟化点を
もつガラス組成物とすることが必要である。誘
電体用の非晶質ガラスは、一般的に10wt%以
下であり、抵抗体ほどその影響は大きくはい
が、軟化点が規定の温度より高いと、絶縁材の
熱処理温度ではガラスの溶融が不充分で誘電体
粉体の強固な結合ができず、誘電体膜の機械的
強度が極めて小さい。
結晶化ガラスをバインダとして用いる場合に
は、絶縁材の熱処理温度に対して−50〜+50℃
の温度範囲で結晶化するガラス組成物とするこ
とが必要である。規定温度より結晶化温度が低
いと絶縁材の熱処理温度ではガラスの結晶化に
よる高粘性固化のために絶縁材の均一な焼結収
縮が妨げられ、絶縁材の反りや誘電体膜のはく
離を生じる。規定温度より結晶化温度が高いと
絶縁材の熱処理温度では未だガラスは溶融状態
にあり、実質的には非晶質ガラスをバインダと
して用いる場合と同様に、そのガラスの軟化点
が規定される。
低融点誘電体セラミツクスを用いる場合に
は、多くの場合誘電体自体の焼結のためにガラ
ス等の粒子結合剤を必要としない。本発明で用
いる低融点誘電体は、絶縁材の熱処理温度に対
して−50〜+150℃の温度範囲で焼結するもの
を用いる。この誘電体の焼結が絶縁材の熱処理
温度で規定される温度より低いと、絶縁材の焼
結以前に誘電体膜の焼結収縮がおこり、熱処理
後に誘電体膜のはく離を生じる。規定の温度よ
り誘電体の焼結温度が高いと、絶縁材の熱処理
温度では誘電体粒子の反応・焼結がおこらず、
機械的強度の高い誘電体膜を形成することがで
きない。
上記各種材料を用いる多層回路板の製造方法
において、ガラスおよびガラス粉末の製造、絶
縁材のグリンシート化、各種素子組成物の製造
およびペースト化そのものは従来からよく知ら
れた方法により後述の実施例で示すようにして
行なつた。
本発明の製造上の特徴となる点は、絶縁材のグ
リーンシート上、および絶縁層上に導体のみなら
ず、抵抗体や誘電体をも印刷形成し、これを多層
化した回路基板を、その絶縁材の焼結収縮によつ
て規定される1000℃以下の温度にて10〜30分間熱
処理することである。
この時、絶縁材や抵抗体に非晶質ガラスを用い
る場合には、そのいずれかの低い軟化点以上の昇
降温速度は50〜100℃/分であるのがよい。これ
より昇、降温度度速が遅い場合には、過度のガラ
スの流動により、回路パターンの変形や基板の焼
結収縮の不均一による反りを生じる。また、これ
より速い昇、降温では、加熱、冷却の不均一性に
よる基板の反りやうねりを生じる。
以上のように、本発明で規定した範囲の材料の
組み合せ、およびその熱処理により、良好な素子
膜および平滑な回路基板が形成できる。
以下具体例により詳しく説明する。
実施例 1 絶縁材に結晶化ガラス、抵抗体のバインダガラ
スに非晶質ガラス、そして低融点の誘電体材料を
用い、第1図で示す構成の多層混成集積回路基板
を作成した例について述べる。
グリーンシート用および層間絶縁体材料は、次
のようにして調製した。重量百分率でSiO2が30
%、CaOが13%、Al2O3が12%、ZrO2が11%、
PbOが28%、B2O3が4%、MgOが2%となるよ
う酸化物、炭酸塩あるいは水酸化物を秤量し、ボ
ールミルで混合し、これを白金ビーカに入れて
1500℃で溶融し、次いで水中に注いで急冷してガ
ラスの粗枠物をつくる。これをメノー製乳鉢およ
びボールミルで粉砕して、平均粒径が20μmのガ
ラス微粉末とした。これは、820℃でアノーサイ
ト(CaAl2Si2O5)の結晶を析出する。発熱ピー
ケをもち、850℃で熱処理した時の熱膨張係数は
52×10-7ppm/℃であつた。
ガラス微粉末は、通常のグリーンシートの製造
方法ならびに厚膜用ペーストの製造方法により、
次のようにしてグリンシートおよび絶縁ペースト
とした。ガラス微粉末にポリビニルブチラールを
加えて混合後、ブチルフタルブチルグリコレート
とトリクレン−バークレン−ブチルアルコールの
混合溶剤を加えてアルミナボールミル中で混練し
てスラリー状とする。これをドクターブレードに
通して乾燥後膜厚0.8mmのシートを作成し、適当
に切断して回路形成用の印刷用基体(グリンシー
ト:未焼成基板)とした。絶縁ペーストは、エチ
ルセルロースをトリデカノールに溶かした有機ビ
ヒクルをガラス微粉末に加えてアルミナ製らいか
い機で混練して作成した。
導体および抵抗体のバインダガラスは、重量百
分率でSiO2が60%、PbOが14%、Al2O3が9%、
CaOが7%、B2O3が5%、MgOが1%、Na2O
とK2Oそれぞれ2%である非晶質ガラスで、軟化
点が680℃、熱膨張係数は60×10-7ppm/℃であ
る。平均粒径が2.5μmとなるまで粉砕したこのガ
ラス微粉末0.3gに、Ag・Pbの混合粉を9.7gの
割合で混合し、また、ガラス粉8.0gに平均粒径
0.8μmのRuO2を2.0gの割合で混合し、有機ビヒ
クルを加えて混練して導体ペーストおよび抵抗ペ
ーストを調製した。
低融点の誘電体には、PbO、Fe2O3、WO3
TiO2を混合し、800℃で2時間熱処理して合成し
た0.75Pb(Fe2/3W1/3)O3−0.25PbTiO3を粉砕
し、平均粒径2.3μmとした。これに、有機ビヒク
ルを加えて誘電体ペーストとした。この誘電体
は、850℃で焼結収縮する。また、この融点は
1100℃である。
次に第1図により製造方法について述べる。作
成したガラスのグリンシートを印刷基体1とし、
調整した導電ペーストを印刷して第1層配線2、
抵抗体用電極3、コンデンサ用電極4を形成し、
乾燥後調整した抵抗ペーストを印刷して第1層抵
抗体5を形成した。次いで調整した誘電体ペース
トを印刷して第1層誘電体6を形成し、導電ペー
ストを印刷して、コンデンサ用対向電極7を形成
した。その後、調整した絶縁ペーストを印刷して
層間絶縁体8を形成した。この時、層の上・下を
電気的に接続するためのスルーホール9を形成し
ておく。次いで導電ペーストを印刷してスルーホ
ールを通して層間導通をとるとともに、第1層と
同様、第2層配線10の他に抵抗体用電極3′、
コンデンサ用電極4′、コンデンサ用対向電極
7′、ならびに外部接続用端子11や部品搭載用
端子12を形成し、抵抗ペースト、誘電体ペース
トを印刷し、誘電体層上には、さらに導電ペース
トを印刷して、第2層抵抗体13、第2層誘電体
14が形成した。
このようにして印刷積層した未焼結基板を、
850℃を10分間保持する空気焼成の厚膜ベルト炉
で熱処理した。この時グリンシートは15%収縮し
たが、基板の反りや抵抗膜・誘電膜のはく離・ク
ラツクは無かつた。
実施例 2 絶縁材に低融点の酸化物セラミツクス、抵抗体
および誘電体のバインダガラスに結晶化ガラスを
用い、第1図に示す構成の多層混成集積回路基板
を作製した例について述べる。
グリンシート用および層間絶縁体材料は次のよ
うにして調製した。重量百分率でGeO2が35%、
BaOが35%、Al2O3が14%、CaOが7%、PbOが
5%、Bi2O3が3%、B2O3が1%となるように酸
化物、炭酸塩および水酸化物を秤量し、ボールミ
ルで混合し、ポリビニルアルコールの水溶液を加
えてプレスにより円板に成型した。これを、900
℃を2時間保持する条件で熱処理した。この焼結
体をメノー製乳鉢およびボールミルで粉砕し、平
均粒径2.2μmの微粉末を作成した。
この微粉末を、実施例1で示した要領に従つて
グリンシートおよび層間絶縁体用の絶縁ペースト
とした。
抵抗体および誘電体用の結晶化ガラスには、実
施例1において絶縁材料に用いた組成のガラス微
粉末を用いた。抵抗体ペーストは、平均粒径0.8μ
mの酸化ルテニウム(RuO2)8.0gにバインダガ
ラス微粉末を2.0gの割合で混合し、誘電体ペー
ストは、平均粒径2.7μmのチタン酸バリウム
(BaTiO3)9.5gにバインダガラス微粉末を0.5g
の割合で混合し、それぞれ有機ビヒクルを加えて
混練して作成した。
作成したグリンシート上に実施例1で調製した
導電ペースト、新たに調製した抵抗ペースト、誘
電体ペーストおよび調製した絶縁体ペーストを印
刷し、実施例1に示した要領に従つて多層化し、
850℃を20分間保持する空気焼成の粉末ベルト炉
で熱処理し、第1図に示した回路基板を作成し
た。回路基板の反りや抵抗膜・誘電体膜のはく
離・クラツクは無かつた。
以上述べたように本発明によれば、1000℃以下
で熱処理して焼成する絶縁材料を回路基板材およ
び層間絶縁材とすることで、従来の厚膜回路に用
いられたと同様の抵抗体や誘電体をも多層化する
ことが可能となり、かつ、グリンシートを用いる
ため微細な導体配線をも形成できる。
このように、従来技術の欠点を補い、また長所
を生かすことにより、半導体ICチツプその他の
部品を高密度に実装できる小形、高集積の回路基
板を製造できるようになつた。
【図面の簡単な説明】
第1図は本発明による多層混成集積回路基板の
一例を示す断面図である。 1……印刷基体、2……第1層配線、3……抵
抗体用電極、4……コンデンサ用電極、5……第
1層抵抗体、6……第1層誘電体、7……コンデ
ンサ用対向電極、8……絶縁体、9……スルーホ
ール、10……第2層配線、11……外部接続用
端子、12……部品搭載用端子、13……第2層
抵抗体、14……第2層誘電体。

Claims (1)

  1. 【特許請求の範囲】 1 抵抗と誘電体回路、抵抗回路もしくは誘電体
    回路の設けられた基板、この基板の回路形成面の
    接続部を除いた全面に設けられた絶縁層、この絶
    縁層上に上記接続部で上記回路と接続されている
    第2抵抗と誘電体回路、第2抵抗回路もしくは第
    2誘電体回路、必要に応じて更に絶縁層、抵抗と
    誘電体回路、抵抗回路もしくは誘電体回路が上記
    と同様にして最小1回設けられた多層回路板であ
    つて、前記基板と前記絶縁層が夫々結晶化ガラ
    ス、絶縁性酸化物結晶の微粒子と非晶質ガラスの
    混合物、低融点の絶縁性酸化物多結晶体のうちか
    ら選ばれた少なくとも1種類の実質的に1000℃以
    下の温度で焼結する材料であり、前記回路の導体
    路が金属とガラスの混合物もしくは金属のみであ
    り、前記回路の抵抗体が導電性微粉末とガラスの
    混合物であり、前記回路の誘電体が高融点の高誘
    電率誘電体微粉末とガラスの混合物もしくは低融
    点の高誘電率誘電体であることを特徴とする多層
    回路板。 2 グリーンシート上に導体ペーストと抵抗ペー
    スト、誘電体ペーストの少なくとも一方を夫々印
    刷、乾燥して導体路で抵抗体、誘電体が接続され
    た未焼成回路を形成し、ついで上記のグリーンシ
    ートの回路形成面の接続部を除いた全面に絶縁ペ
    ーストを印刷、乾燥して未焼成絶縁層を形成し、
    更にこの絶縁層上に導体ペーストで上記抵抗回路
    と接続するように未焼成導体回路を印刷、乾燥し
    て形成すると共に抵抗ペースト、誘電体ペースト
    の少なくとも一方のペーストを印刷、乾燥して未
    焼成第2の回路を形成し、必要に応じて更に未焼
    成絶縁層、未焼成回路を上記と同様にして夫々最
    小1回設けて多層化した未焼成回路板とし、その
    後これを焼成することを特徴とする多層回路板の
    製造方法。
JP56115039A 1981-07-24 1981-07-24 多層回路板とその製造方法 Granted JPS5817651A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP56115039A JPS5817651A (ja) 1981-07-24 1981-07-24 多層回路板とその製造方法
US06/398,862 US4490429A (en) 1981-07-24 1982-07-16 Process for manufacturing a multilayer circuit board
DE3227657A DE3227657C2 (de) 1981-07-24 1982-07-23 Keramische Vielschicht-Schaltungsplatte und Verfahren zu ihrer Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56115039A JPS5817651A (ja) 1981-07-24 1981-07-24 多層回路板とその製造方法

Publications (2)

Publication Number Publication Date
JPS5817651A JPS5817651A (ja) 1983-02-01
JPH0343786B2 true JPH0343786B2 (ja) 1991-07-03

Family

ID=14652676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56115039A Granted JPS5817651A (ja) 1981-07-24 1981-07-24 多層回路板とその製造方法

Country Status (3)

Country Link
US (1) US4490429A (ja)
JP (1) JPS5817651A (ja)
DE (1) DE3227657C2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013088957A1 (ja) * 2011-12-16 2015-04-27 エプコス アクチエンゲゼルシャフトEpcos Ag 抵抗体内蔵多層ガラスセラミック基板

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5857703A (ja) * 1981-10-01 1983-04-06 日本電気株式会社 抵抗アレ−
JPS599992A (ja) * 1982-07-08 1984-01-19 株式会社日立製作所 多層配線基板の製造方法
JPS5911700A (ja) * 1982-07-12 1984-01-21 株式会社日立製作所 セラミツク多層配線回路板
JPS59162169A (ja) * 1983-03-04 1984-09-13 株式会社日立製作所 セラミック多層配線板
JPS6028296A (ja) * 1983-07-27 1985-02-13 株式会社日立製作所 セラミツク多層配線回路板
KR900004379B1 (ko) * 1983-09-16 1990-06-23 마쯔시다덴기산교 가부시기가이샤 세라믹 다층기판 및 그 제조방법
EP0155364B1 (en) * 1983-11-30 1989-03-08 Taiyo Yuden Co., Ltd. Low temperature sintered ceramic materials for use in soliddielectric capacitors or the like, and method of manufacture
JPS60208886A (ja) * 1984-03-31 1985-10-21 株式会社東芝 電子部品の製造方法
JPS60221358A (ja) * 1984-04-13 1985-11-06 日本碍子株式会社 電気絶縁体用セラミック組成物
JPS60254697A (ja) * 1984-05-31 1985-12-16 富士通株式会社 多層セラミック回路基板および製法
US4650923A (en) * 1984-06-01 1987-03-17 Narumi China Corporation Ceramic article having a high moisture proof
FR2575331B1 (fr) * 1984-12-21 1987-06-05 Labo Electronique Physique Boitier pour composant electronique
US4943470A (en) * 1985-01-11 1990-07-24 Ngk Spark Plug Co., Ltd. Ceramic substrate for electrical devices
US4712161A (en) * 1985-03-25 1987-12-08 Olin Corporation Hybrid and multi-layer circuitry
DE3621667A1 (de) * 1985-06-29 1987-01-08 Toshiba Kawasaki Kk Mit einer mehrzahl von dickfilmen beschichtetes substrat, verfahren zu seiner herstellung und dieses enthaltende vorrichtung
JPH0634452B2 (ja) * 1985-08-05 1994-05-02 株式会社日立製作所 セラミツクス回路基板
JPS6248097A (ja) * 1985-08-28 1987-03-02 日本特殊陶業株式会社 多層回路基板の製造法
US4766671A (en) * 1985-10-29 1988-08-30 Nec Corporation Method of manufacturing ceramic electronic device
JPH0658841B2 (ja) * 1985-11-16 1994-08-03 株式会社住友金属セラミックス 抵抗体を有する電子回路基板
JPS62117302A (ja) * 1985-11-16 1987-05-28 株式会社住友金属セラミックス 抵抗体を有する電子回路基板
JPS62252901A (ja) * 1985-11-30 1987-11-04 株式会社住友金属セラミックス 抵抗体を有する電子回路基板
US4724040A (en) * 1986-01-14 1988-02-09 Asahi Chemical Research Laboratory Co., Ltd. Method for producing electric circuits on a base boad
DE3786600T2 (de) * 1986-05-30 1993-11-04 Furukawa Electric Co Ltd Mehrschichtige gedruckte schaltung und verfahren zu ihrer herstellung.
JPS63107095A (ja) * 1986-10-23 1988-05-12 富士通株式会社 多層セラミツク回路基板
JPS63181399A (ja) * 1987-01-22 1988-07-26 日本特殊陶業株式会社 高熱伝導性厚膜多層配線基板
US4775596A (en) * 1987-02-18 1988-10-04 Corning Glass Works Composite substrate for integrated circuits
DE3713987A1 (de) * 1987-04-27 1988-11-10 Siemens Ag Verfahren zur herstellung einer strukturierten keramikfolie bzw. eines aus solchen folien aufgebauten keramikkoerpers
JPS6447099A (en) * 1987-08-18 1989-02-21 Nec Corp Ceramic composite substrate
FR2621174B1 (fr) * 1987-09-25 1991-06-14 Thomson Hybrides Microondes Capacite integree dans un circuit hyperfrequence
US4978483A (en) * 1987-09-28 1990-12-18 Redding Bruce K Apparatus and method for making microcapsules
USRE35064E (en) * 1988-08-01 1995-10-17 Circuit Components, Incorporated Multilayer printed wiring board
US4882650A (en) * 1988-12-05 1989-11-21 Sprague Electric Company Magnesium titanate ceramic and dual dielectric substrate using same
JPH0632367B2 (ja) * 1989-01-24 1994-04-27 富士通株式会社 セラミック基板のi/oパッドの形成方法
US4985376A (en) * 1989-01-31 1991-01-15 Asahi Glass Company, Ltd. Conductive paste compositions and ceramic substrates
US5066620A (en) * 1989-01-31 1991-11-19 Asahi Glass Company Ltd. Conductive paste compositions and ceramic substrates
JP2700920B2 (ja) * 1989-05-19 1998-01-21 京セラ株式会社 コンデンサー内蔵複合回路基板
JP2700921B2 (ja) * 1989-05-24 1998-01-21 京セラ株式会社 コンデンサー内蔵複合回路基板
JP2753887B2 (ja) * 1989-09-29 1998-05-20 京セラ株式会社 コンデンサー内蔵複合回路基板
US5024975A (en) * 1989-10-19 1991-06-18 E. I. Du Pont De Nemours And Co., Inc. Crystallizable, low dielectric constant, low dielectric loss composition
JP2753892B2 (ja) * 1990-09-29 1998-05-20 京セラ株式会社 コンデンサー内蔵複合回路基板
JP2743115B2 (ja) * 1990-09-29 1998-04-22 京セラ株式会社 コンデンサー内蔵複合回路基板
EP0523241B1 (en) * 1991-02-05 1997-07-23 TDK Corporation Dielectric filter
JPH05116985A (ja) * 1991-05-22 1993-05-14 Ngk Spark Plug Co Ltd セラミツク基板
US5192622A (en) * 1991-08-09 1993-03-09 International Business Machines Corporation Low-cost ternary composite for use in vias in glass-ceramic structures
US5162977A (en) * 1991-08-27 1992-11-10 Storage Technology Corporation Printed circuit board having an integrated decoupling capacitive element
JPH0563168A (ja) * 1991-08-30 1993-03-12 Sharp Corp アクテイブマトリクス基板
JPH05152111A (ja) * 1991-11-28 1993-06-18 Rohm Co Ltd チツプ型複合部品
DE69329357T2 (de) * 1992-05-14 2001-04-26 Matsushita Electric Industrial Co., Ltd. Verfahren zur Herstellung von Leitern in Kontaktlöcher in vielschichtigen Keramiksubstraten
JP3167455B2 (ja) * 1992-09-14 2001-05-21 新日本製鐵株式会社 半導体装置及びその製造方法
US5387459A (en) * 1992-12-17 1995-02-07 Eastman Kodak Company Multilayer structure having an epitaxial metal electrode
JPH0811696B2 (ja) * 1993-04-22 1996-02-07 日本電気株式会社 多層ガラスセラミック基板とその製造方法
JPH07245482A (ja) * 1994-03-03 1995-09-19 Shinko Electric Ind Co Ltd セラミック回路基板及びその製造方法
US5478653A (en) * 1994-04-04 1995-12-26 Guenzer; Charles S. Bismuth titanate as a template layer for growth of crystallographically oriented silicon
US5504993A (en) * 1994-08-30 1996-04-09 Storage Technology Corporation Method of fabricating a printed circuit board power core using powdered ceramic materials in organic binders
KR100516043B1 (ko) * 1997-03-06 2005-09-26 라미나 세라믹스, 인크. 수동 소자들이 내재된 세라믹 다층 인쇄 회로 기판
US6399230B1 (en) * 1997-03-06 2002-06-04 Sarnoff Corporation Multilayer ceramic circuit boards with embedded resistors
JPH11171645A (ja) * 1997-12-09 1999-06-29 Hitachi Metals Ltd 電子部品
US6068782A (en) * 1998-02-11 2000-05-30 Ormet Corporation Individual embedded capacitors for laminated printed circuit boards
US20020062924A1 (en) * 1998-05-04 2002-05-30 Hartman William F. Definable integrated passives for circuitry
US20040109298A1 (en) * 1998-05-04 2004-06-10 Hartman William F. Dielectric material including particulate filler
US6608760B2 (en) 1998-05-04 2003-08-19 Tpl, Inc. Dielectric material including particulate filler
US6616794B2 (en) 1998-05-04 2003-09-09 Tpl, Inc. Integral capacitance for printed circuit board using dielectric nanopowders
US6270880B1 (en) * 1998-10-16 2001-08-07 Murata Manufacturing Co., Ltd. Crystalline glass composition for use in circuit board, sintered crystalline glass, insulator composition insulating paste and thick film circuit board
US6905989B2 (en) * 2001-06-01 2005-06-14 Paratek Microwave, Inc. Tunable dielectric compositions including low loss glass
DE10122393A1 (de) * 2001-05-09 2002-11-14 Philips Corp Intellectual Pty Flexible Leiterfolie mit einer elektronischen Schaltung
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
JPWO2003007379A1 (ja) * 2001-07-12 2004-11-04 株式会社日立製作所 電子回路部品
JP2004214573A (ja) * 2003-01-09 2004-07-29 Murata Mfg Co Ltd セラミック多層基板の製造方法
JP2005026445A (ja) * 2003-07-02 2005-01-27 North:Kk 多層配線板とその製造方法
US20050094465A1 (en) * 2003-11-03 2005-05-05 Netlist Inc. Printed circuit board memory module with embedded passive components
US20080128961A1 (en) * 2003-12-19 2008-06-05 Tpl, Inc. Moldable high dielectric constant nano-composites
US20060074166A1 (en) * 2003-12-19 2006-04-06 Tpl, Inc. Title And Interest In An Application Moldable high dielectric constant nano-composites
US20060074164A1 (en) * 2003-12-19 2006-04-06 Tpl, Inc. Structured composite dielectrics
US7193838B2 (en) * 2003-12-23 2007-03-20 Motorola, Inc. Printed circuit dielectric foil and embedded capacitors
JP2006093663A (ja) * 2004-07-29 2006-04-06 Rohm & Haas Electronic Materials Llc 誘電体構造
US7135377B1 (en) * 2005-05-20 2006-11-14 Phoenix Precision Technology Corporation Semiconductor package substrate with embedded resistors and method for fabricating same
US20070109720A1 (en) * 2005-10-27 2007-05-17 Kyocera Corporation Dielectric paste, capacitor-embedded glass-ceramic multilayer substrate, electronic component and method of manufacturing capacitor-embedded glass-ceramic multilayer substrate
US7768055B2 (en) * 2005-11-30 2010-08-03 International Business Machines Corporation Passive components in the back end of integrated circuits
JP2007173857A (ja) * 2007-02-13 2007-07-05 Kyocera Corp 多層基板およびその製造方法
JP2007165932A (ja) * 2007-02-22 2007-06-28 Matsushita Electric Ind Co Ltd 多層基板
EP2437581A1 (de) * 2010-09-30 2012-04-04 Odelo GmbH Leuchtdiode auf Keramiksubstratbasis
WO2013002308A1 (ja) * 2011-06-29 2013-01-03 株式会社村田製作所 多層セラミック基板およびその製造方法
JP6380726B1 (ja) * 2016-12-21 2018-08-29 大日本印刷株式会社 貫通電極基板、半導体装置及び貫通電極基板の製造方法
JP7381323B2 (ja) * 2019-12-17 2023-11-15 日東電工株式会社 両面配線回路基板の製造方法および両面配線回路基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50119815A (ja) * 1974-03-08 1975-09-19
JPS55128899A (en) * 1979-03-23 1980-10-06 Ibm Method of fabricating glass ceramic structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE774822A (fr) * 1970-11-04 1972-03-01 Du Pont Dielectriques de transition non-reductibles partiellement cristallises
DE2553763C3 (de) * 1975-11-29 1982-08-19 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur Herstellung einer elektronischen Schaltung
US4301324A (en) * 1978-02-06 1981-11-17 International Business Machines Corporation Glass-ceramic structures and sintered multilayer substrates thereof with circuit patterns of gold, silver or copper

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50119815A (ja) * 1974-03-08 1975-09-19
JPS55128899A (en) * 1979-03-23 1980-10-06 Ibm Method of fabricating glass ceramic structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013088957A1 (ja) * 2011-12-16 2015-04-27 エプコス アクチエンゲゼルシャフトEpcos Ag 抵抗体内蔵多層ガラスセラミック基板

Also Published As

Publication number Publication date
DE3227657A1 (de) 1983-02-17
JPS5817651A (ja) 1983-02-01
US4490429A (en) 1984-12-25
DE3227657C2 (de) 1984-09-13

Similar Documents

Publication Publication Date Title
JPH0343786B2 (ja)
US4621066A (en) Low temperature fired ceramics
US4749665A (en) Low temperature fired ceramics
JPH0361359B2 (ja)
JPH04231363A (ja) 菫青石とガラスを含む誘電性組成物
JPH0676227B2 (ja) ガラスセラミツク焼結体
US5283210A (en) Low temperature sintering low dielectric inorganic composition
JPH0226798B2 (ja)
JPH0758454A (ja) ガラスセラミックス多層基板
JPH0617250B2 (ja) ガラスセラミツク焼結体
JPH0617249B2 (ja) ガラスセラミツク焼結体
JPH068189B2 (ja) 酸化物誘電体材料
JP3719834B2 (ja) 低温焼成セラミックス
JPH0632384B2 (ja) 積層セラミック基板の製造方法
JPH0260236B2 (ja)
JPS58108792A (ja) 多層回路板とその製造方法
JP3047985B2 (ja) 多層セラミック配線基板の製造方法
JPS59162169A (ja) セラミック多層配線板
JPH0738214A (ja) ガラスセラミック基板およびその製造方法
JP2001039735A (ja) 結晶化ガラス組成物及びその焼結体、並びに、それを用いた回路基板
JPH07277791A (ja) 絶縁基板用セラミック組成物およびセラミック多層配線回路板
JP2001244408A (ja) 半導体装置
JP2000185967A (ja) ガラスセラミック配線基板用組成物
JPS6247195A (ja) セラミツク多層基板
JPS61266348A (ja) 誘電体組成物